PCI: xilinx: Check for MSI interrupt flag before handling as INTx
authorRussell Joyce <russell.joyce@york.ac.uk>
Tue, 7 Jul 2015 16:54:19 +0000 (17:54 +0100)
committerBjorn Helgaas <bhelgaas@google.com>
Tue, 21 Jul 2015 15:37:50 +0000 (10:37 -0500)
commite4a8f8ee89ed15eb7849bc064c2defe76cc085cf
tree9a8573fbac388f8dc0ee6168e3aac10fcc6fb34f
parentbc0195aad0daa2ad5b0d76cce22b167bc3435590
PCI: xilinx: Check for MSI interrupt flag before handling as INTx

Occasionally both MSI and INTx bits in the interrupt decode register are
set at once by the Xilinx AXI PCIe Bridge, so the MSI flag in the interrupt
message should be checked to ensure that the correct handler is used.

If this check is not in place and the interrupt message type is MSI, the
INTx handler will be used erroneously when both type bits are set.  This
will also be followed by a second read of the message FIFO, which can
result in the function returning early and the interrupt decode register
not being cleared if the FIFO is now empty.

Signed-off-by: Russell Joyce <russell.joyce@york.ac.uk>
Signed-off-by: Bjorn Helgaas <bhelgaas@google.com>
drivers/pci/host/pcie-xilinx.c