PCI: mvebu: Avoid changing the SCC bit in the Link Status register
authorRussell King <rmk+kernel@armlinux.org.uk>
Tue, 17 Jan 2017 21:40:52 +0000 (21:40 +0000)
committerBjorn Helgaas <bhelgaas@google.com>
Sat, 25 Mar 2017 17:19:10 +0000 (12:19 -0500)
commitb8e82c1bdd2871dc9c704502acc2ca634b51eeda
treedb73820412ca989e448a980982d3e6508297897c
parentc1ae3cfa0e89fa1a7ecc4c99031f5e9ae99d9201
PCI: mvebu: Avoid changing the SCC bit in the Link Status register

It seems on later Armada 38x, the slot clock configuration bit is not
read-only, but can be written.  This means that our RW1C protection ends up
clearing this bit when the link control register is written.

Adjust the mask so that we only avoid writing '1' bits to the RW1C bits of
this register (bits 15 and 14 of the link status) rather than masking out
all the status register bits.

Signed-off-by: Russell King <rmk+kernel@armlinux.org.uk>
Signed-off-by: Bjorn Helgaas <bhelgaas@google.com>
drivers/pci/host/pci-mvebu.c