at91: Enable slow master clock on meesc board
authorDaniel Gorsulowski <Daniel.Gorsulowski@esd.eu>
Wed, 20 Jan 2010 07:00:11 +0000 (08:00 +0100)
committerTom Rix <Tom.Rix@windriver.com>
Sat, 23 Jan 2010 14:15:50 +0000 (08:15 -0600)
commita3f3897bfda9b4729785bdd328b3b7f30417a67f
treeded9dced10adeea568982bf634b9dc7d3c00f537
parent7da692360414d07027c6cf564a15d79cd9dcf488
at91: Enable slow master clock on meesc board

Normally the processor clock has a divisor of 2.
In some cases this this needs to be set to 4.
Check the user has set environment mdiv to 4 to change the divisor.

Signed-off-by: Daniel Gorsulowski <Daniel.Gorsulowski@esd.eu>
board/esd/meesc/meesc.c
include/configs/meesc.h