drm/i915: Store the /5 target clock in struct dpll on vlv/chv
authorVille Syrjälä <ville.syrjala@linux.intel.com>
Wed, 9 Mar 2022 21:43:01 +0000 (23:43 +0200)
committerVille Syrjälä <ville.syrjala@linux.intel.com>
Thu, 10 Mar 2022 09:07:31 +0000 (11:07 +0200)
commit9ca48a806cf241e9fe374206b8b0dd9c80ccdde3
tree14f61e9a87a1c63fb14e7c4662d6557aed8a18c4
parent8d8b2dd3995f80f26723ad61865e1eb265225561
drm/i915: Store the /5 target clock in struct dpll on vlv/chv

Unify vlv/chv with earlier platforms so that the sturct dpll::dot
represents the /5 clock frequency (ie. DP symbol rate or HDMI
TMDS rate) rather than the *5 fast clock (/2 of the bitrate).
Makes life a little less confusing to get the same number back
in .dot which we fed into the DPLL algorithm.

v2: Actually just include the 5x in the final P divider
    Do the same change to the hand rolled gvt code
v3: Missed a few *5 in *_find_best_dpll()

Reviewed-by: Jani Nikula <jani.nikula@intel.com>
Signed-off-by: Ville Syrjälä <ville.syrjala@linux.intel.com>
Link: https://patchwork.freedesktop.org/patch/msgid/20220309214301.22899-1-ville.syrjala@linux.intel.com
drivers/gpu/drm/i915/display/intel_dpll.c
drivers/gpu/drm/i915/gvt/handlers.c