drm/tegra: Prepare DPAUX for supporting generic PM domains
authorJon Hunter <jonathanh@nvidia.com>
Wed, 29 Jun 2016 09:17:51 +0000 (10:17 +0100)
committerThierry Reding <treding@nvidia.com>
Thu, 30 Jun 2016 10:44:50 +0000 (12:44 +0200)
commit9b99044afc125c9dc6f739272d8b6f945a066064
tree63f13e5f395e7f55cbcbcb7ce27477d8cc74476c
parentcaf8a6c4778883bee0975d0daf1042f1ea321444
drm/tegra: Prepare DPAUX for supporting generic PM domains

To utilise the DPAUX on Tegra, the SOR power partition must be enabled.
Now that Tegra supports the generic PM domain framework we manage the
SOR power partition via this framework for DPAUX. However, the sequence
for gating/ungating the SOR power partition requires that the DPAUX
reset is asserted/de-asserted at the time the SOR power partition is
gated/ungated, respectively. Now that the reset control core assumes
that resets are exclusive, the Tegra generic PM domain code and the
DPAUX driver cannot request the same reset unless we mark the resets as
shared. Sharing resets will not work in this case because we cannot
guarantee that the reset will be asserted/de-asserted at the appropriate
time. Therefore, given that the Tegra generic PM domain code will handle
the DPAUX reset, do not request the reset in the DPAUX driver if the
DPAUX device has a PM domain associated.

Signed-off-by: Jon Hunter <jonathanh@nvidia.com>
Signed-off-by: Thierry Reding <treding@nvidia.com>
drivers/gpu/drm/tegra/dpaux.c