mx6: clock: Fix the logic for reading axi_alt_sel
authorFabio Estevam <fabio.estevam@nxp.com>
Mon, 18 Jul 2016 13:19:28 +0000 (10:19 -0300)
committerStefano Babic <sbabic@denx.de>
Wed, 20 Jul 2016 16:26:37 +0000 (18:26 +0200)
commit8f2e2f15ffa1bb03b6e6e189312426059f3215d1
tree590d7251e471c82dbe64ba604c57bc5fea0803d4
parent95cee94bd80c8dfbd5ac3b019782b55f4edebdeb
mx6: clock: Fix the logic for reading axi_alt_sel

According to the IMX6DQRM Reference Manual, the description
of bit 7 (axi_alt_sel) of the CCM_CBCDR register is:

"AXI alternative clock select
0 pll2 396MHz PFD will be selected as alternative clock for AXI root clock
1 pll3 540MHz PFD will be selected as alternative clock for AXI root clock "

The current logic is inverted, so fix it to match the reference manual.

Signed-off-by: Fabio Estevam <fabio.estevam@nxp.com>
arch/arm/cpu/armv7/mx6/clock.c