drm/radeon: Fix PCIe lane width calculation
authorPaul Parsons <lost.distance@yahoo.com>
Sat, 2 Apr 2016 11:32:30 +0000 (12:32 +0100)
committerAlex Deucher <alexander.deucher@amd.com>
Tue, 3 Apr 2018 18:08:45 +0000 (13:08 -0500)
commit85e290d92b4b794d0c758c53007eb4248d385386
tree195e719f43ba7acd6a8d39700bcc196ab2534281
parent20ca25e86c56f5490bdc80318f4fc06466e4c21b
drm/radeon: Fix PCIe lane width calculation

Two years ago I tried an AMD Radeon E8860 embedded GPU with the drm driver.
The dmesg output included driver warnings about an invalid PCIe lane width.
Tracking the problem back led to si_set_pcie_lane_width_in_smc().
The calculation of the lane widths via ATOM_PPLIB_PCIE_LINK_WIDTH_MASK and
ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT macros did not increment the resulting
value, per the comment in pptable.h ("lanes - 1"), and per usage elsewhere.
Applying the increment silenced the warnings.
The code has not changed since, so either my analysis was incorrect or the
bug has gone unnoticed. Hence submitting this as an RFC.

Acked-by: Christian König <christian.koenig@amd.com>
Acked-by: Chunming Zhou <david1.zhou@amd.com>
Signed-off-by: Paul Parsons <lost.distance@yahoo.com>
Signed-off-by: Alex Deucher <alexander.deucher@amd.com>
Cc: stable@vger.kernel.org
drivers/gpu/drm/radeon/si_dpm.c