RISC-V: Change vlmul printing rule
authorJu-Zhe Zhong <juzhe.zhong@rivai.ai>
Wed, 14 Dec 2022 06:57:44 +0000 (14:57 +0800)
committerKito Cheng <kito.cheng@sifive.com>
Mon, 19 Dec 2022 09:40:07 +0000 (17:40 +0800)
commit61f9fe404933552a1858414f8181936d63a88ca2
treeec55a2833827c75f741af6653b9fef39a4ea23b3
parentb346e77f4d7b482df78f119819b1e06a544ef515
RISC-V: Change vlmul printing rule

This patch is preparing patch for the following patch (VSETVL PASS)
support since the current vlmul printing rule is not appropriate
information for VSETVL PASS. I split this fix in a single patch.

gcc/ChangeLog:

* config/riscv/riscv-v.cc (emit_vlmax_vsetvl): Pass through VLMUL enum
instead of machine mode.
* config/riscv/riscv-vector-builtins-bases.cc: Ditto.
* config/riscv/riscv.cc (riscv_print_operand): Print LMUL by enum vlmul
instead of machine mode.
gcc/config/riscv/riscv-v.cc
gcc/config/riscv/riscv-vector-builtins-bases.cc
gcc/config/riscv/riscv.cc