Merge branch 'mlx4-next'
authorDavid S. Miller <davem@davemloft.net>
Fri, 19 Sep 2014 21:30:16 +0000 (17:30 -0400)
committerDavid S. Miller <davem@davemloft.net>
Fri, 19 Sep 2014 21:30:16 +0000 (17:30 -0400)
commit58310b3fc6aaa4f896ad3cbcd88851e7ad0908f6
treebb24828b191225b2af2e5f25ebbcc90c08469faa
parent54003f119c26573d3bb86a5efc64f3e5fd43b8c6
parentb1b6b4da7867d220f0da5f6686b869b304c5459b
Merge branch 'mlx4-next'

Or Gerlitz says:

====================
mlx4: CQE/EQE stride support

This series from Ido Shamay is intended for archs having
cache line larger then 64 bytes.

Since our CQE/EQEs are generally 64B in those systems, HW will write
twice to the same cache line consecutively, causing pipe locks due to
he hazard prevention mechanism. For elements in a cyclic buffer, writes
are consecutive, so entries smaller than a cache line should be
avoided, especially if they are written at a high rate.

Reduce consecutive writes to same cache line in CQs/EQs, by allowing the
driver to increase the distance between entries so that each will reside
in a different cache line.
====================

Signed-off-by: David S. Miller <davem@davemloft.net>