MIPS16/opcodes: Correct 64-bit macros' ISA membership
authorMaciej W. Rozycki <macro@imgtec.com>
Tue, 20 Dec 2016 01:53:03 +0000 (01:53 +0000)
committerMaciej W. Rozycki <macro@imgtec.com>
Tue, 20 Dec 2016 11:52:11 +0000 (11:52 +0000)
commit4ebce1a0a5911e71aa2d00932ffb2126ff1f3633
tree0896d0aaa8e3ba12db285c77e7a572822f6e007b
parentc97dda72b905d5ba9b82004bf4e57dd4cf343147
MIPS16/opcodes: Correct 64-bit macros' ISA membership

Limit the DDIV, DDIVU, DREM, DREMU and DSUBU macros to the MIPS III
rather than MIPS I ISA.  These macros expand to machine code sequences
including 64-bit instructions which require a 64-bit ISA.  Entries for
those instructions are already correctly marked, however the marking is
ignored if entries are used in the process of macro expansion rather
than directly, making it possible to indirectly produce 64-bit machine
code even when output requested has been limited to a 32-bit ISA.

opcodes/
* mips16-opc.c (mips16_opcodes): Set membership to I3 rather
than I1 for the "ddiv", "ddivu", "drem", "dremu" and "dsubu"
INSN_MACRO entries.

gas/
* testsuite/gas/mips/mips16-macro.l: New list test.
* testsuite/gas/mips/mips.exp: Run the new test.
gas/ChangeLog
gas/testsuite/gas/mips/mips.exp
gas/testsuite/gas/mips/mips16-macro.l [new file with mode: 0644]
opcodes/ChangeLog
opcodes/mips16-opc.c