drm/i915: Don't set a MBZ bit in gen2/3 MI_FLUSH
authorChris Wilson <chris@chris-wilson.co.uk>
Wed, 18 Apr 2012 10:12:11 +0000 (11:12 +0100)
committerDaniel Vetter <daniel.vetter@ffwll.ch>
Wed, 18 Apr 2012 10:39:57 +0000 (12:39 +0200)
commit46f0f8d120c4afae53a5670bf3ac80a928340ff3
tree7ba82e0151f2a1620760e3e8a62df0c933e42b13
parent6b8e6ed02a5b06435a6b1c7ddff08c11f3e2d5d1
drm/i915: Don't set a MBZ bit in gen2/3 MI_FLUSH

On gen2 MI_EXE_FLUSH is actually an AGP flush bit and on gen3 marked as
reserved.  On both it is documented as being must-be-zero. So obey the
documentation, and separate the gen2 flush into its own little routine
and share with gen3.

This means that we can rename the existing render_ring_flush() to
reflect the generation from which it first applies and remove the code
for handling earlier generations from it.

v2: Applies to gen3 as well
v3: Make it compile and improve the commit message.

Signed-off-by: Chris Wilson <chris@chris-wilson.co.uk>
Signed-off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
drivers/gpu/drm/i915/intel_ringbuffer.c