clk: sunxi-ng: h6: Fix default PLL GPU rate
authorJernej Skrabec <jernej.skrabec@gmail.com>
Wed, 28 Sep 2022 20:01:22 +0000 (22:01 +0200)
committerStephen Boyd <sboyd@kernel.org>
Wed, 28 Sep 2022 23:42:51 +0000 (16:42 -0700)
commit4014e916fd0cea19b559890588d70b4e9f44b87f
tree1f394675f1aaade0555ee43c1848cf33d2983c40
parentb1ff1bfe81e763420afd5f3f25f0b3cbfd97055c
clk: sunxi-ng: h6: Fix default PLL GPU rate

In commit 4167ac8a657e ("clk: sunxi-ng: sun50i: h6: Modify GPU clock
configuration to support DFS") divider M0 was forced to be 1 in order to
support DFS. However, that left N as it is, at high value of 36. On
boards without devfreq enabled (all of them in kernel 6.0), this
effectively sets GPU frequency to 864 MHz. This is about 100 MHz above
maximum supported frequency.

In order to fix this, let's set N to 18 (register value 17). That way
default frequency of 432 MHz is preserved.

Fixes: 4167ac8a657e ("clk: sunxi-ng: sun50i: h6: Modify GPU clock configuration to support DFS")
Signed-off-by: Jernej Skrabec <jernej.skrabec@gmail.com>
Link: https://lore.kernel.org/r/20220928200122.3963509-1-jernej.skrabec@gmail.com
Signed-off-by: Stephen Boyd <sboyd@kernel.org>
drivers/clk/sunxi-ng/ccu-sun50i-h6.c