drm/tegra: dc: Make sure to set the module clock rate
authorThierry Reding <treding@nvidia.com>
Wed, 30 Aug 2017 15:38:39 +0000 (17:38 +0200)
committerThierry Reding <treding@nvidia.com>
Fri, 20 Oct 2017 12:19:54 +0000 (14:19 +0200)
commit39e08affecf0998be1b01f4752016e33fa98eb9a
tree6dcbc100ab55cb4ddc6c70a05cab59aa7c934a77
parenta4bfa0961c4bccbfd5f23d1283fa3d40e6af1b59
drm/tegra: dc: Make sure to set the module clock rate

When applying the PLL changes from the computed state object, make sure
to set the rate of the display controller module clock. Failing to do so
can yield to a situation where the parent will be set to the proper
pixel clock, but the module clock will be divided down to the rate that
is happened to be set to before the parent rate change.

Signed-off-by: Thierry Reding <treding@nvidia.com>
drivers/gpu/drm/tegra/dc.c