clk: agilex: Handle clock configuration differently in SPL and U-Boot proper
authorChee Hong Ang <chee.hong.ang@intel.com>
Fri, 10 Jul 2020 12:55:22 +0000 (20:55 +0800)
committerLey Foon Tan <ley.foon.tan@intel.com>
Fri, 9 Oct 2020 09:53:10 +0000 (17:53 +0800)
commit35d847ed908d3b1d6e58d95b3b9f326111343df5
tree1b164cdf0ab1fbfbbf8145342030ab1d313b2288
parentd3e829b6183a857b9f5b7626ae6af2eaff95c555
clk: agilex: Handle clock configuration differently in SPL and U-Boot proper

Since warm reset may optionally set the CLock Manager to'boot mode',
the clock driver should always force the Agilex's Clock Manager to
'boot mode' before the clock driver start configuring the Clock Manager
in SPL.
In SSBL, clock driver will skip the Clock Manager configuration
if it's already being setup by SPL (Clock Manager NOT in 'boot
mode') to prevent any inaccurate clocking issues happened on HPS
peripherals such as UART, MAC and etc.

Signed-off-by: Chee Hong Ang <chee.hong.ang@intel.com>
drivers/clk/altera/clk-agilex.c