[ARM] Clear reserved bits in CPSR
authorYao Qi <yao.qi@linaro.org>
Fri, 22 Apr 2016 14:53:05 +0000 (15:53 +0100)
committerYao Qi <yao.qi@linaro.org>
Fri, 22 Apr 2016 14:54:43 +0000 (15:54 +0100)
commit3539aa13fbcadd930b0b6d8a97f9f125f02a73dc
tree6518aa835631d8c4a65391b9f2d1f3ff2290f125
parent495346f6f07ea711662106f0e6f8d684fe489cd8
[ARM] Clear reserved bits in CPSR

Bits 20 ~ 23 of CPSR are reserved (RAZ, read as zero), but they are not
zero if the arm program runs on aarch64-linux.  AArch64 tracer gets PSTATE
from arm 32-bit tracee as CPSR, but bits 20 ~ 23 are used in PSTATE.  I
think kernel should clear these bits when it is read through ptrace, but
the fix in user space is still needed.

This patch fixes these two fails,

-FAIL: gdb.reverse/insn-reverse.exp: ext_reg_push_pop: compare registers on insn 0:vldr d7, [r11, #-12]
-FAIL: gdb.reverse/insn-reverse.exp: ext_reg_push_pop: compare registers on insn 0:vldr d7, [r7]

gdb:

2016-04-22  Yao Qi  <yao.qi@linaro.org>

* aarch32-linux-nat.c (aarch32_gp_regcache_supply): Clear CPSR
bits 20 to 23.

gdb/gdbserver:

2016-04-22  Yao Qi  <yao.qi@linaro.org>

* linux-aarch32-low.c (arm_store_gregset): Clear CPSR bits 20
to 23.
gdb/ChangeLog
gdb/aarch32-linux-nat.c
gdb/gdbserver/ChangeLog
gdb/gdbserver/linux-aarch32-low.c