drm/i915: invalidate render cache on gen2
authorDaniel Vetter <daniel.vetter@ffwll.ch>
Thu, 19 Apr 2012 14:45:22 +0000 (16:45 +0200)
committerDaniel Vetter <daniel.vetter@ffwll.ch>
Fri, 20 Apr 2012 07:28:06 +0000 (09:28 +0200)
commit31b14c9fc596a68a2a982d7e3c136922f81a2e25
tree52e02fcb3ac6bd0f344786e6c567d9100ec39185
parent284d5df5716aad3c729d1ac4a2a93b8d0ac33ecc
drm/i915: invalidate render cache on gen2

It looks like we also need to flush the render cache when we just
invalidate it. This fixes a regression in i-g-t/gem_tiled_blits on my
i855gm. I guess the render cache there is virtually indexed, so we
need to clean it when changing gtt mappings.

This regression has been introduce in

commit 46f0f8d120c4afae53a5670bf3ac80a928340ff3
Author: Chris Wilson <chris@chris-wilson.co.uk>
Date:   Wed Apr 18 11:12:11 2012 +0100

    drm/i915: Don't set a MBZ bit in gen2/3 MI_FLUSH

Reviewed-by: Chris Wilson <chris@chris-wilson.co.uk>
Signed-Off-by: Daniel Vetter <daniel.vetter@ffwll.ch>
drivers/gpu/drm/i915/intel_ringbuffer.c