drm/sun4i: Handle DRM_BUS_FLAG_PIXDATA_*EDGE
authorGiulio Benetti <giulio.benetti@micronovasrl.com>
Tue, 13 Mar 2018 17:54:37 +0000 (18:54 +0100)
committerMaxime Ripard <maxime.ripard@bootlin.com>
Wed, 14 Mar 2018 08:16:08 +0000 (09:16 +0100)
commit2c17a4368aad2b88b68e4390c819e226cf320f70
tree4b7d88eeb8942e49d412686ddc448eebc552f4bd
parente4e4b7ad50cfd6e8ee4dc358cf4eeeb29b612f35
drm/sun4i: Handle DRM_BUS_FLAG_PIXDATA_*EDGE

Handle both positive and negative dclk polarity,
according to bus_flags, taking care of this:

On A20 and similar SoCs, the only way to achieve Positive Edge
(Rising Edge), is setting dclk clock phase to 2/3(240°).
By default TCON works in Negative Edge(Falling Edge), this is why phase
is set to 0 in that case.
Unfortunately there's no way to logically invert dclk through IO_POL
register.
The only acceptable way to work, triple checked with scope,
is using clock phase set to 0° for Negative Edge and set to 240° for
Positive Edge.
On A33 and similar SoCs there would be a 90° phase option, but it divides
also dclk by 2.
This patch is a way to avoid quirks all around TCON and DOTCLOCK drivers
for using A33 90° phase divided by 2 and consequently increase code
complexity.

Signed-off-by: Giulio Benetti <giulio.benetti@micronovasrl.com>
Signed-off-by: Maxime Ripard <maxime.ripard@bootlin.com>
Link: https://patchwork.freedesktop.org/patch/msgid/1520963677-124239-1-git-send-email-giulio.benetti@micronovasrl.com
drivers/gpu/drm/sun4i/sun4i_tcon.c