net/faraday: Adapt for Aspeed SoCs
authorJoel Stanley <joel@jms.id.au>
Wed, 21 Sep 2016 23:05:00 +0000 (08:35 +0930)
committerDavid S. Miller <davem@davemloft.net>
Thu, 22 Sep 2016 07:31:14 +0000 (03:31 -0400)
commit2a0ab8ebbec634127987fc8dbbd09a7fd7274e3d
tree5fff6131219a7d63df7bfa9d13b44bf75442d5f2
parent7906a4da0ef845d01e76f2187c23cc71ae00fa1d
net/faraday: Adapt for Aspeed SoCs

The RXDES and TXDES registers bits in the ftgmac100 indicates EDO{R,T}R
at bit position 15 for the Faraday Tech IP. However, the version of this
IP present in the Aspeed SoCs has these bits at position 30 in the
registers.

It appers that ast2400 SoCs support both positions, with the 15th bit
marked as reserved but still functional. In the ast2500 this bit is
reused for another function, so we need a work around.

This was confirmed with engineers from Aspeed that using bit 30 is
correct for both the ast2400 and ast2500 SoCs.

Signed-off-by: Joel Stanley <joel@jms.id.au>
Signed-off-by: David S. Miller <davem@davemloft.net>
drivers/net/ethernet/faraday/ftgmac100.c