arm: mvebu: AXP: Add possiblity to configure PEX detection pulse width
authorStefan Roese <sr@denx.de>
Fri, 10 Mar 2017 14:40:30 +0000 (15:40 +0100)
committerStefan Roese <sr@denx.de>
Thu, 23 Mar 2017 09:52:28 +0000 (10:52 +0100)
commit2399e40120f7a04fc24d496f486e5e406852538f
treef16560e2a0e97630ccc49714a9f3496359ddabc7
parentd71e24950e5b2e9374cecd9655356a840917af13
arm: mvebu: AXP: Add possiblity to configure PEX detection pulse width

Tests have shown that on some boards the default width of the
configuration pulse for the PEX link detection might lead to
non-established PCIe links (link down). Especially under certain
conditions (higher temperature) and with specific PCIe devices
(in the case on the theadorable board its a Atheros PCIe WLAN
device). To enable a board-specific detection pulse width this weak
array "serdes_pex_pulse_width[4]" is introduced which can be
overwritten if needed by a board-specific version. If the board
code does not provide a non-weak version of this variable, the
default value will be used. So nothing is changed from the
current setup on the supported board.

Many thanks to Adam from Marvell for all his insights here and
his suggestion about testing with a changed detection pulse width.

Signed-off-by: Stefan Roese <sr@denx.de>
Suggested-by: Adam Shobash <adams@marvell.com>
Cc: Adam Shobash <adams@marvell.com>
Cc: Nadav Haklai <nadavh@marvell.com>
Cc: Konstantin Porotchkin <kostap@marvell.com>
Signed-off-by: Stefan Roese <sr@denx.de>
arch/arm/mach-mvebu/serdes/axp/high_speed_env_lib.c