MIPS: Malta: Fix interupt number of CBUS UART.
authorRalf Baechle <ralf@linux-mips.org>
Tue, 13 Nov 2012 09:41:50 +0000 (10:41 +0100)
committerRalf Baechle <ralf@linux-mips.org>
Tue, 13 Nov 2012 13:50:15 +0000 (14:50 +0100)
commit225ae5fd9a320e22841410049c3bdb6cf14a5841
treedb0b280c58bffb29b66475b19a9af40035dae98c
parente97c5b609880d97313b13eb71830fca62cee50c2
MIPS: Malta: Fix interupt number of CBUS UART.

The CBUS UART's interrupt number was wrong conflicting with the interrupt
being tied to the Intel PIIX4.  Since the PIIX4's interrupt is registered
before the CBUS UART which is not being used on most systems this would
not be noticed.

Attempts to open the ttyS2 CBUS UART would result in:

genirq: Flags mismatch irq 18. 00000000 (serial) vs. 00010000 (XT-PIC cascade)
serial_link_irq_chain: request failed: -16 for irq: 18

Qemu was written to match the kernel so will need to be fixed also.

Signed-off-by: Ralf Baechle <ralf@linux-mips.org>
arch/mips/mti-malta/malta-platform.c