Merge tag 'meson-clk-headers-5.2' of git://github.com/BayLibre/clk-meson into v5...
authorKevin Hilman <khilman@baylibre.com>
Mon, 15 Apr 2019 22:30:12 +0000 (15:30 -0700)
committerKevin Hilman <khilman@baylibre.com>
Mon, 15 Apr 2019 22:30:12 +0000 (15:30 -0700)
commit08af83100949acbd1cbdb192b3a4c86447f9bf36
tree567211e8b01db1722d0706c425c44aa3b17f5351
parent55d76e83a39d2cba7ed686327498efb386b7e8f7
parent77a725ff7a640ab24ff9cf9450e6eae072c49f16
Merge tag 'meson-clk-headers-5.2' of git://github.com/BayLibre/clk-meson into v5.2/dt64

- Adds VPU and Video Decoder clocks IDs on Meson8b
- Finally remove the wrong ABP Meson8b clock id
- Adds Video Decoder, PCIe PLL & CPU Clock IDs on G12A
- Re-expose SAR_ADC_SEL and CTS_OSCIN on G12A AO clock controller
- Unexpose some AXG-Audio input clocks IDs

* tag 'meson-clk-headers-5.2' of git://github.com/BayLibre/clk-meson:
  dt-bindings: clock: meson8b: export the video decoder clocks
  dt-bindings: clock: meson8b: export the VPU clock
  dt-bindings: clock: g12a-aoclk: expose CLKID_AO_CTS_OSCIN
  dt-bindings: clock: meson8b: drop the "ABP" clock definition
  dt-bindings: clk: g12a-clkc: add VDEC clock IDs
  dt-bindings: clock: axg-audio: unexpose controller inputs
  dt-bindings: clk: g12a-clkc: add PCIE PLL clock ID
  clk: g12a-aoclk: re-export CLKID_AO_SAR_ADC_SEL clock id
  clk: meson-g12a: add cpu clock bindings