dt-bindings: clock: samsung: remove define with number of clocks

[platform/kernel/linux-starfive.git] / include / dt-bindings / clock / exynos850.h

diff --git a/include/dt-bindings/clock/exynos850.h b/include/dt-bindings/clock/exynos850.h
index afacba3..3090e09 100644 (file)
--- a/include/dt-bindings/clock/exynos850.h
+++ b/include/dt-bindings/clock/exynos850.h
@@ -88,7 +88,6 @@
 #define CLK_MOUT_G3D_SWITCH            76
 #define CLK_GOUT_G3D_SWITCH            77
 #define CLK_DOUT_G3D_SWITCH            78
-#define TOP_NR_CLK                     79
 
 /* CMU_APM */
 #define CLK_RCO_I3C_PMIC               1
@@ -115,7 +114,6 @@
 #define CLK_GOUT_GPIO_ALIVE_PCLK       22
 #define CLK_GOUT_PMU_ALIVE_PCLK                23
 #define CLK_GOUT_SYSREG_APM_PCLK       24
-#define APM_NR_CLK                     25
 
 /* CMU_AUD */
 #define CLK_DOUT_AUD_AUDIF             1
@@ -179,7 +177,6 @@
 #define IOCLK_AUDIOCDCLK6              59
 #define TICK_USB                       60
 #define CLK_GOUT_AUD_CMU_AUD_PCLK      61
-#define AUD_NR_CLK                     62
 
 /* CMU_CMGP */
 #define CLK_RCO_CMGP                   1
@@ -197,7 +194,6 @@
 #define CLK_GOUT_CMGP_USI1_IPCLK       13
 #define CLK_GOUT_CMGP_USI1_PCLK                14
 #define CLK_GOUT_SYSREG_CMGP_PCLK      15
-#define CMGP_NR_CLK                    16
 
 /* CMU_G3D */
 #define CLK_FOUT_G3D_PLL               1
@@ -212,7 +208,6 @@
 #define CLK_GOUT_G3D_BUSD_CLK          10
 #define CLK_GOUT_G3D_BUSP_CLK          11
 #define CLK_GOUT_G3D_SYSREG_PCLK       12
-#define G3D_NR_CLK                     13
 
 /* CMU_HSI */
 #define CLK_MOUT_HSI_BUS_USER          1
@@ -231,7 +226,6 @@
 #define CLK_GOUT_HSI_PPMU_ACLK         14
 #define CLK_GOUT_HSI_PPMU_PCLK         15
 #define CLK_GOUT_HSI_CMU_HSI_PCLK      16
-#define HSI_NR_CLK                     17
 
 /* CMU_IS */
 #define CLK_MOUT_IS_BUS_USER           1
@@ -257,7 +251,6 @@
 #define CLK_GOUT_IS_SYSMMU_IS0_CLK     21
 #define CLK_GOUT_IS_SYSMMU_IS1_CLK     22
 #define CLK_GOUT_IS_SYSREG_PCLK                23
-#define IS_NR_CLK                      24
 
 /* CMU_MFCMSCL */
 #define CLK_MOUT_MFCMSCL_MFC_USER              1
@@ -275,7 +268,6 @@
 #define CLK_GOUT_MFCMSCL_PPMU_PCLK             13
 #define CLK_GOUT_MFCMSCL_SYSMMU_CLK            14
 #define CLK_GOUT_MFCMSCL_SYSREG_PCLK           15
-#define MFCMSCL_NR_CLK                         16
 
 /* CMU_PERI */
 #define CLK_MOUT_PERI_BUS_USER         1
@@ -312,7 +304,6 @@
 #define CLK_GOUT_UART_PCLK             32
 #define CLK_GOUT_WDT0_PCLK             33
 #define CLK_GOUT_WDT1_PCLK             34
-#define PERI_NR_CLK                    35
 
 /* CMU_CORE */
 #define CLK_MOUT_CORE_BUS_USER         1
@@ -329,7 +320,6 @@
 #define CLK_GOUT_SSS_PCLK              12
 #define CLK_GOUT_GPIO_CORE_PCLK                13
 #define CLK_GOUT_SYSREG_CORE_PCLK      14
-#define CORE_NR_CLK                    15
 
 /* CMU_DPU */
 #define CLK_MOUT_DPU_USER              1