Rename CONFIG_SYS_INIT_RAM_END into CONFIG_SYS_INIT_RAM_SIZE
[platform/kernel/u-boot.git] / include / configs / hymod.h
index 2dacfb6..5a4488b 100644 (file)
@@ -37,6 +37,8 @@
 #define CONFIG_HYMOD           1       /* ...on a Hymod board          */
 #define CONFIG_CPM2            1       /* Has a CPM2 */
 
+#define        CONFIG_SYS_TEXT_BASE    0x40000000
+
 #define        CONFIG_MISC_INIT_F      1       /* Use misc_init_f()            */
 
 #define CONFIG_BOARD_POSTCLK_INIT      /* have board_postclk_init() function */
 # define CONFIG_SYS_FCC_PSMR           (FCC_PSMR_FDE|FCC_PSMR_LPB)
 
 # define MDIO_PORT             0               /* Port A */
+# define MDIO_DECLARE          volatile ioport_t *iop = ioport_addr ( \
+                                       (immap_t *) CONFIG_SYS_IMMR, MDIO_PORT )
+# define MDC_DECLARE           MDIO_DECLARE
+
 # define MDIO_DATA_PINMASK     0x00040000      /* Pin 13 */
 # define MDIO_CLCK_PINMASK     0x00080000      /* Pin 12 */
 
 # define CONFIG_SYS_FCC_PSMR           (FCC_PSMR_FDE|FCC_PSMR_LPB)
 
 # define MDIO_PORT             0               /* Port A */
+# define MDIO_DECLARE          volatile ioport_t *iop = ioport_addr ( \
+                                       (immap_t *) CONFIG_SYS_IMMR, MDIO_PORT )
+# define MDC_DECLARE           MDIO_DECLARE
+
 # define MDIO_DATA_PINMASK     0x00000040      /* Pin 25 */
 # define MDIO_CLCK_PINMASK     0x00000080      /* Pin 24 */
 
 # define CONFIG_SYS_FCC_PSMR           (FCC_PSMR_FDE|FCC_PSMR_LPB)
 
 # define MDIO_PORT             0               /* Port A */
+# define MDIO_DECLARE          volatile ioport_t *iop = ioport_addr ( \
+                                       (immap_t *) CONFIG_SYS_IMMR, MDIO_PORT )
+# define MDC_DECLARE           MDIO_DECLARE
+
 # define MDIO_DATA_PINMASK     0x00000100      /* Pin 23 */
 # define MDIO_CLCK_PINMASK     0x00000200      /* Pin 22 */
 
 #define CONFIG_SYS_MEMTEST_START       0x00400000      /* memtest works on     */
 #define CONFIG_SYS_MEMTEST_END         0x03c00000      /* 4 ... 60 MB in DRAM  */
 
-#define CONFIG_SYS_CLKS_IN_HZ          1       /* everything, incl board info, in Hz */
-
 #define        CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
 
 #define        CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
  * Definitions for initial stack pointer and data area (in DPRAM)
  */
 #define CONFIG_SYS_INIT_RAM_ADDR       CONFIG_SYS_IMMR
-#define        CONFIG_SYS_INIT_RAM_END 0x4000  /* End of used area in DPRAM    */
+#define        CONFIG_SYS_INIT_RAM_SIZE        0x4000  /* Size of used area in DPRAM   */
 #define        CONFIG_SYS_GBL_DATA_SIZE        128  /* size in bytes reserved for initial data */
-#define CONFIG_SYS_GBL_DATA_OFFSET     (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
+#define CONFIG_SYS_GBL_DATA_OFFSET     (CONFIG_SYS_INIT_RAM_SIZE - CONFIG_SYS_GBL_DATA_SIZE)
 #define        CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 
 /*-----------------------------------------------------------------------
  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
  */
 #define        CONFIG_SYS_SDRAM_BASE           0x00000000
-#define CONFIG_SYS_FLASH_BASE          TEXT_BASE
-#define        CONFIG_SYS_MONITOR_BASE TEXT_BASE
+#define CONFIG_SYS_FLASH_BASE          CONFIG_SYS_TEXT_BASE
+#define        CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE
 #define CONFIG_SYS_FPGA_BASE           0x80000000
 /*
  * unfortunately, CONFIG_SYS_MONITOR_LEN must include the
 #define FPGA_MAIN_IRQ          SIU_INT_IRQ2
 
 /*
- * Internal Definitions
- *
- * Boot Flags
- */
-#define        BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH*/
-#define BOOTFLAG_WARM  0x02            /* Software reboot              */
-
-/*
  * JFFS2 partitions
  *
  */