#include "wave5-vpu.h"
#include "wave5-regdefine.h"
#include <linux/delay.h>
+#ifdef CONFIG_SIFIVE_FLUSH
#include <soc/sifive/sifive_l2_cache.h>
+#endif
#define VDI_SRAM_BASE_ADDR 0x00
}
memset(vb->vaddr, 0, vb->size);
- sifive_l2_flush64_range(vb->daddr, vb->size);
+#ifdef CONFIG_SIFIVE_FLUSH
+ sifive_flush64_range(vb->daddr, vb->size);
+#endif
return vb->size;
}
wave5_swap_endian(vpu_dev, data, len, endian);
memcpy(vb->vaddr + offset, data, len);
- sifive_l2_flush64_range(vb->daddr + offset, len);
+#ifdef CONFIG_SIFIVE_FLUSH
+ sifive_flush64_range(vb->daddr + offset, len);
+#endif
return len;
}
vb->vaddr = vaddr;
vb->daddr = daddr;
- sifive_l2_flush64_range(daddr, vb->size);
+#ifdef CONFIG_SIFIVE_FLUSH
+ sifive_flush64_range(daddr, vb->size);
+#endif
return 0;
}