tests/pm_rps.c

   1 /*
   2  * Copyright © 2012 Intel Corporation
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  21  * IN THE SOFTWARE.
  22  *
  23  * Authors:
  24  *    Ben Widawsky <ben@bwidawsk.net>
  25  *    Jeff McGee <jeff.mcgee@intel.com>
  26  *
  27  */
  28
  29 #define _GNU_SOURCE
  30 #include <stdio.h>
  31 #include <stdlib.h>
  32 #include <string.h>
  33 #include <unistd.h>
  34 #include <getopt.h>
  35 #include <fcntl.h>
  36 #include "drmtest.h"
  37 #include "intel_gpu_tools.h"
  38 #include "intel_bufmgr.h"
  39 #include "intel_batchbuffer.h"
  40 #include "igt_debugfs.h"
  41
  42 static bool verbose = false;
  43
  44 static int drm_fd;
  45
  46 static const char sysfs_base_path[] = "/sys/class/drm/card%d/gt_%s_freq_mhz";
  47 enum {
  48         CUR,
  49         MIN,
  50         MAX,
  51         RP0,
  52         RP1,
  53         RPn,
  54         NUMFREQ
  55 };
  56
  57 static int origfreqs[NUMFREQ];
  58
  59 struct junk {
  60         const char *name;
  61         const char *mode;
  62         FILE *filp;
  63 } stuff[] = {
  64         { "cur", "r", NULL }, { "min", "rb+", NULL }, { "max", "rb+", NULL }, { "RP0", "r", NULL }, { "RP1", "r", NULL }, { "RPn", "r", NULL }, { NULL, NULL, NULL }
  65 };
  66
  67 static igt_debugfs_t dfs;
  68
  69 static int readval(FILE *filp)
  70 {
  71         int val;
  72         int scanned;
  73
  74         rewind(filp);
  75         scanned = fscanf(filp, "%d", &val);
  76         igt_assert(scanned == 1);
  77
  78         return val;
  79 }
  80
  81 static void read_freqs(int *freqs)
  82 {
  83         int i;
  84
  85         for (i = 0; i < NUMFREQ; i++)
  86                 freqs[i] = readval(stuff[i].filp);
  87 }
  88
  89 static int do_writeval(FILE *filp, int val, int lerrno)
  90 {
  91         int ret, orig;
  92
  93         orig = readval(filp);
  94         rewind(filp);
  95         ret = fprintf(filp, "%d", val);
  96
  97         if (lerrno) {
  98                 /* Expecting specific error */
  99                 igt_assert(ret == EOF && errno == lerrno);
 100                 igt_assert(readval(filp) == orig);
 101         } else {
 102                 /* Expecting no error */
 103                 igt_assert(ret != EOF);
 104                 igt_assert(readval(filp) == val);
 105         }
 106
 107         return ret;
 108 }
 109 #define writeval(filp, val) do_writeval(filp, val, 0)
 110 #define writeval_inval(filp, val) do_writeval(filp, val, EINVAL)
 111
 112 static void setfreq(int val)
 113 {
 114         if (val > readval(stuff[MAX].filp)) {
 115                 writeval(stuff[MAX].filp, val);
 116                 writeval(stuff[MIN].filp, val);
 117         } else {
 118                 writeval(stuff[MIN].filp, val);
 119                 writeval(stuff[MAX].filp, val);
 120         }
 121 }
 122
 123 static void checkit(const int *freqs)
 124 {
 125         igt_assert(freqs[MIN] <= freqs[MAX]);
 126         igt_assert(freqs[CUR] <= freqs[MAX]);
 127         igt_assert(freqs[MIN] <= freqs[CUR]);
 128         igt_assert(freqs[RPn] <= freqs[MIN]);
 129         igt_assert(freqs[MAX] <= freqs[RP0]);
 130         igt_assert(freqs[RP1] <= freqs[RP0]);
 131         igt_assert(freqs[RPn] <= freqs[RP1]);
 132         igt_assert(freqs[RP0] != 0);
 133         igt_assert(freqs[RP1] != 0);
 134 }
 135
 136 static void matchit(const int *freqs1, const int *freqs2)
 137 {
 138         igt_assert(freqs1[CUR] == freqs2[CUR]);
 139         igt_assert(freqs1[MIN] == freqs2[MIN]);
 140         igt_assert(freqs1[MAX] == freqs2[MAX]);
 141         igt_assert(freqs1[RP0] == freqs2[RP0]);
 142         igt_assert(freqs1[RP1] == freqs2[RP1]);
 143         igt_assert(freqs1[RPn] == freqs2[RPn]);
 144 }
 145
 146 static void dumpit(const int *freqs)
 147 {
 148         int i;
 149
 150         printf("gt freq (MHz):");
 151         for (i = 0; i < NUMFREQ; i++)
 152                 printf("  %s=%d", stuff[i].name, freqs[i]);
 153
 154         printf("\n");
 155 }
 156 #define dump(x) if (verbose) dumpit(x)
 157 #define log(...) if (verbose) printf(__VA_ARGS__)
 158
 159 enum load {
 160         LOW,
 161         HIGH
 162 };
 163
 164 static struct load_helper {
 165         int devid;
 166         int has_ppgtt;
 167         drm_intel_bufmgr *bufmgr;
 168         struct intel_batchbuffer *batch;
 169         drm_intel_bo *target_buffer;
 170         bool ready;
 171         enum load load;
 172         bool exit;
 173         struct igt_helper_process igt_proc;
 174 } lh;
 175
 176 static void load_helper_signal_handler(int sig)
 177 {
 178         if (sig == SIGUSR2)
 179                 lh.load = lh.load == LOW ? HIGH : LOW;
 180         else
 181                 lh.exit = true;
 182 }
 183
 184 static void emit_store_dword_imm(uint32_t val)
 185 {
 186         int cmd;
 187         struct intel_batchbuffer *batch = lh.batch;
 188
 189         cmd = MI_STORE_DWORD_IMM;
 190         if (!lh.has_ppgtt)
 191                 cmd |= MI_MEM_VIRTUAL;
 192
 193         if (intel_gen(lh.devid) >= 8) {
 194                 BEGIN_BATCH(4);
 195                 OUT_BATCH(cmd);
 196                 OUT_RELOC(lh.target_buffer, I915_GEM_DOMAIN_INSTRUCTION,
 197                           I915_GEM_DOMAIN_INSTRUCTION, 0);
 198                 OUT_BATCH(0);
 199                 OUT_BATCH(val);
 200                 ADVANCE_BATCH();
 201         } else {
 202                 BEGIN_BATCH(4);
 203                 OUT_BATCH(cmd);
 204                 OUT_BATCH(0); /* reserved */
 205                 OUT_RELOC(lh.target_buffer, I915_GEM_DOMAIN_INSTRUCTION,
 206                           I915_GEM_DOMAIN_INSTRUCTION, 0);
 207                 OUT_BATCH(val);
 208                 ADVANCE_BATCH();
 209         }
 210 }
 211
 212 #define LOAD_HELPER_PAUSE_USEC 500
 213 static void load_helper_run(enum load load)
 214 {
 215         assert(!lh.igt_proc.running);
 216
 217         igt_require(lh.ready == true);
 218
 219         lh.load = load;
 220
 221         igt_fork_helper(&lh.igt_proc) {
 222                 uint32_t val = 0;
 223
 224                 signal(SIGUSR1, load_helper_signal_handler);
 225                 signal(SIGUSR2, load_helper_signal_handler);
 226
 227                 while (!lh.exit) {
 228                         emit_store_dword_imm(val);
 229                         intel_batchbuffer_flush_on_ring(lh.batch, 0);
 230                         val++;
 231
 232                         /* Lower the load by pausing after every submitted
 233                          * write. */
 234                         if (lh.load == LOW)
 235                                 usleep(LOAD_HELPER_PAUSE_USEC);
 236                 }
 237
 238                 /* Map buffer to stall for write completion */
 239                 drm_intel_bo_map(lh.target_buffer, 0);
 240                 drm_intel_bo_unmap(lh.target_buffer);
 241
 242                 log("load helper sent %u dword writes\n", val);
 243         }
 244 }
 245
 246 static void load_helper_set_load(enum load load)
 247 {
 248         assert(lh.igt_proc.running);
 249
 250         if (lh.load == load)
 251                 return;
 252
 253         lh.load = load;
 254         kill(lh.igt_proc.pid, SIGUSR2);
 255 }
 256
 257 static void load_helper_stop(void)
 258 {
 259         assert(lh.igt_proc.running);
 260         kill(lh.igt_proc.pid, SIGUSR1);
 261         igt_wait_helper(&lh.igt_proc);
 262 }
 263
 264 /* The load helper resource is used by only some subtests. We attempt to
 265  * initialize in igt_fixture but do our igt_require check only if a
 266  * subtest attempts to run it */
 267 static void load_helper_init(void)
 268 {
 269         lh.devid = intel_get_drm_devid(drm_fd);
 270         lh.has_ppgtt = gem_uses_aliasing_ppgtt(drm_fd);
 271
 272         /* MI_STORE_DATA can only use GTT address on gen4+/g33 and needs
 273          * snoopable mem on pre-gen6. */
 274         if (intel_gen(lh.devid) < 6) {
 275                 log("load helper init failed: pre-gen6 not supported\n");
 276                 return;
 277         }
 278
 279         lh.bufmgr = drm_intel_bufmgr_gem_init(drm_fd, 4096);
 280         if (!lh.bufmgr) {
 281                 log("load helper init failed: buffer manager init\n");
 282                 return;
 283         }
 284         drm_intel_bufmgr_gem_enable_reuse(lh.bufmgr);
 285
 286         lh.batch = intel_batchbuffer_alloc(lh.bufmgr, lh.devid);
 287         if (!lh.batch) {
 288                 log("load helper init failed: batch buffer alloc\n");
 289                 return;
 290         }
 291
 292         lh.target_buffer = drm_intel_bo_alloc(lh.bufmgr, "target bo",
 293                                               4096, 4096);
 294         if (!lh.target_buffer) {
 295                 log("load helper init failed: target buffer alloc\n");
 296                 return;
 297         }
 298
 299         lh.ready = true;
 300 }
 301
 302 static void load_helper_deinit(void)
 303 {
 304         if (lh.igt_proc.running)
 305                 load_helper_stop();
 306
 307         if (lh.target_buffer)
 308                 drm_intel_bo_unreference(lh.target_buffer);
 309
 310         if (lh.batch)
 311                 intel_batchbuffer_free(lh.batch);
 312
 313         if (lh.bufmgr)
 314                 drm_intel_bufmgr_destroy(lh.bufmgr);
 315 }
 316
 317 static void stop_rings(void)
 318 {
 319         int fd;
 320         static const char data[] = "0xf";
 321
 322         fd = igt_debugfs_open(&dfs, "i915_ring_stop", O_WRONLY);
 323         igt_assert(fd >= 0);
 324
 325         log("injecting ring stop\n");
 326         igt_assert(write(fd, data, sizeof(data)) == sizeof(data));
 327
 328         close(fd);
 329 }
 330
 331 static bool rings_stopped(void)
 332 {
 333         int fd;
 334         static char buf[128];
 335         unsigned long long val;
 336
 337         fd = igt_debugfs_open(&dfs, "i915_ring_stop", O_RDONLY);
 338         igt_assert(fd >= 0);
 339
 340         igt_assert(read(fd, buf, sizeof(buf)) > 0);
 341         close(fd);
 342
 343         sscanf(buf, "%llx", &val);
 344
 345         return (bool)val;
 346 }
 347
 348 static void min_max_config(void (*check)(void))
 349 {
 350         int fmid = (origfreqs[RPn] + origfreqs[RP0]) / 2;
 351
 352         log("\nCheck original min and max...\n");
 353         check();
 354
 355         log("\nSet min=RPn and max=RP0...\n");
 356         writeval(stuff[MIN].filp, origfreqs[RPn]);
 357         writeval(stuff[MAX].filp, origfreqs[RP0]);
 358         check();
 359
 360         log("\nIncrease min to midpoint...\n");
 361         writeval(stuff[MIN].filp, fmid);
 362         check();
 363
 364         log("\nIncrease min to RP0...\n");
 365         writeval(stuff[MIN].filp, origfreqs[RP0]);
 366         check();
 367
 368         log("\nIncrease min above RP0 (invalid)...\n");
 369         writeval_inval(stuff[MIN].filp, origfreqs[RP0] + 1000);
 370         check();
 371
 372         log("\nDecrease max to RPn (invalid)...\n");
 373         writeval_inval(stuff[MAX].filp, origfreqs[RPn]);
 374         check();
 375
 376         log("\nDecrease min to midpoint...\n");
 377         writeval(stuff[MIN].filp, fmid);
 378         check();
 379
 380         log("\nDecrease min to RPn...\n");
 381         writeval(stuff[MIN].filp, origfreqs[RPn]);
 382         check();
 383
 384         log("\nDecrease min below RPn (invalid)...\n");
 385         writeval_inval(stuff[MIN].filp, 0);
 386         check();
 387
 388         log("\nDecrease max to midpoint...\n");
 389         writeval(stuff[MAX].filp, fmid);
 390         check();
 391
 392         log("\nDecrease max to RPn...\n");
 393         writeval(stuff[MAX].filp, origfreqs[RPn]);
 394         check();
 395
 396         log("\nDecrease max below RPn (invalid)...\n");
 397         writeval_inval(stuff[MAX].filp, 0);
 398         check();
 399
 400         log("\nIncrease min to RP0 (invalid)...\n");
 401         writeval_inval(stuff[MIN].filp, origfreqs[RP0]);
 402         check();
 403
 404         log("\nIncrease max to midpoint...\n");
 405         writeval(stuff[MAX].filp, fmid);
 406         check();
 407
 408         log("\nIncrease max to RP0...\n");
 409         writeval(stuff[MAX].filp, origfreqs[RP0]);
 410         check();
 411
 412         log("\nIncrease max above RP0 (invalid)...\n");
 413         writeval_inval(stuff[MAX].filp, origfreqs[RP0] + 1000);
 414         check();
 415
 416         writeval(stuff[MIN].filp, origfreqs[MIN]);
 417         writeval(stuff[MAX].filp, origfreqs[MAX]);
 418 }
 419
 420 static void basic_check(void)
 421 {
 422         int freqs[NUMFREQ];
 423
 424         read_freqs(freqs);
 425         dump(freqs);
 426         checkit(freqs);
 427 }
 428
 429 #define IDLE_WAIT_TIMESTEP_MSEC 100
 430 #define IDLE_WAIT_TIMEOUT_MSEC 3000
 431 static void idle_check(void)
 432 {
 433         int freqs[NUMFREQ];
 434         int wait = 0;
 435
 436         /* Monitor frequencies until cur settles down to min, which should
 437          * happen within the allotted time */
 438         do {
 439                 read_freqs(freqs);
 440                 dump(freqs);
 441                 checkit(freqs);
 442                 if (freqs[CUR] == freqs[MIN])
 443                         break;
 444                 usleep(1000 * IDLE_WAIT_TIMESTEP_MSEC);
 445                 wait += IDLE_WAIT_TIMESTEP_MSEC;
 446         } while (wait < IDLE_WAIT_TIMEOUT_MSEC);
 447
 448         igt_assert(freqs[CUR] == freqs[MIN]);
 449         log("Required %d msec to reach cur=min\n", wait);
 450 }
 451
 452 #define LOADED_WAIT_TIMESTEP_MSEC 100
 453 #define LOADED_WAIT_TIMEOUT_MSEC 3000
 454 static void loaded_check(void)
 455 {
 456         int freqs[NUMFREQ];
 457         int wait = 0;
 458
 459         /* Monitor frequencies until cur increases to max, which should
 460          * happen within the allotted time */
 461         do {
 462                 read_freqs(freqs);
 463                 dump(freqs);
 464                 checkit(freqs);
 465                 if (freqs[CUR] == freqs[MAX])
 466                         break;
 467                 usleep(1000 * LOADED_WAIT_TIMESTEP_MSEC);
 468                 wait += LOADED_WAIT_TIMESTEP_MSEC;
 469         } while (wait < LOADED_WAIT_TIMEOUT_MSEC);
 470
 471         igt_assert(freqs[CUR] == freqs[MAX]);
 472         log("Required %d msec to reach cur=max\n", wait);
 473 }
 474
 475 #define STABILIZE_WAIT_TIMESTEP_MSEC 100
 476 #define STABILIZE_WAIT_TIMEOUT_MSEC 2000
 477 static void stabilize_check(int *freqs)
 478 {
 479         int wait = 0;
 480
 481         do {
 482                 read_freqs(freqs);
 483                 dump(freqs);
 484                 usleep(1000 * STABILIZE_WAIT_TIMESTEP_MSEC);
 485                 wait += STABILIZE_WAIT_TIMESTEP_MSEC;
 486         } while (wait < STABILIZE_WAIT_TIMEOUT_MSEC);
 487
 488         log("Waited %d msec to stabilize cur\n", wait);
 489 }
 490
 491 static void reset(void)
 492 {
 493         int pre_freqs[NUMFREQ];
 494         int post_freqs[NUMFREQ];
 495
 496         log("Apply low load...\n");
 497         load_helper_run(LOW);
 498         stabilize_check(pre_freqs);
 499
 500         log("Stop rings...\n");
 501         stop_rings();
 502         while (rings_stopped())
 503                 usleep(1000 * 100);
 504         log("Ring stop cleared\n");
 505
 506         log("Apply high load...\n");
 507         load_helper_set_load(HIGH);
 508         loaded_check();
 509
 510         log("Apply low load...\n");
 511         load_helper_set_load(LOW);
 512         stabilize_check(post_freqs);
 513         matchit(pre_freqs, post_freqs);
 514
 515         log("Apply high load...\n");
 516         load_helper_set_load(HIGH);
 517         loaded_check();
 518
 519         log("Removing load...\n");
 520         load_helper_stop();
 521         idle_check();
 522 }
 523
 524 static void pm_rps_exit_handler(int sig)
 525 {
 526         if (origfreqs[MIN] > readval(stuff[MAX].filp)) {
 527                 writeval(stuff[MAX].filp, origfreqs[MAX]);
 528                 writeval(stuff[MIN].filp, origfreqs[MIN]);
 529         } else {
 530                 writeval(stuff[MIN].filp, origfreqs[MIN]);
 531                 writeval(stuff[MAX].filp, origfreqs[MAX]);
 532         }
 533
 534         load_helper_deinit();
 535         close(drm_fd);
 536 }
 537
 538 static int opt_handler(int opt, int opt_index)
 539 {
 540         switch (opt) {
 541         case 'v':
 542                 verbose = true;
 543                 break;
 544         default:
 545                 assert(0);
 546         }
 547
 548         return 0;
 549 }
 550
 551 /* Mod of igt_subtest_init that adds our extra options */
 552 static void subtest_init(int argc, char **argv)
 553 {
 554         struct option long_opts[] = {
 555                 {"verbose", 0, 0, 'v'}
 556         };
 557         const char *help_str = "  -v, --verbose";
 558         int ret;
 559
 560         ret = igt_subtest_init_parse_opts(argc, argv, "v", long_opts,
 561                                           help_str, opt_handler);
 562
 563         if (ret < 0)
 564                 /* exit with no error for -h/--help */
 565                 exit(ret == -1 ? 0 : ret);
 566 }
 567
 568 int main(int argc, char **argv)
 569 {
 570         subtest_init(argc, argv);
 571
 572         igt_skip_on_simulation();
 573
 574         igt_fixture {
 575                 const int device = drm_get_card();
 576                 struct junk *junk = stuff;
 577                 int ret;
 578
 579                 /* Use drm_open_any to verify device existence */
 580                 drm_fd = drm_open_any();
 581
 582                 do {
 583                         int val = -1;
 584                         char *path;
 585                         ret = asprintf(&path, sysfs_base_path, device, junk->name);
 586                         igt_assert(ret != -1);
 587                         junk->filp = fopen(path, junk->mode);
 588                         igt_require(junk->filp);
 589                         setbuf(junk->filp, NULL);
 590
 591                         val = readval(junk->filp);
 592                         igt_assert(val >= 0);
 593                         junk++;
 594                 } while(junk->name != NULL);
 595
 596                 read_freqs(origfreqs);
 597
 598                 igt_install_exit_handler(pm_rps_exit_handler);
 599
 600                 load_helper_init();
 601
 602                 igt_debugfs_init(&dfs);
 603         }
 604
 605         igt_subtest("basic-api")
 606                 min_max_config(basic_check);
 607
 608         igt_subtest("min-max-config-idle")
 609                 min_max_config(idle_check);
 610
 611         igt_subtest("min-max-config-loaded") {
 612                 load_helper_run(HIGH);
 613                 min_max_config(loaded_check);
 614                 load_helper_stop();
 615         }
 616
 617         igt_subtest("reset")
 618                 reset();
 619
 620         igt_exit();
 621 }