tests/gen3_render_tiledx_blits.c

   1 /*
   2  * Copyright © 2011 Intel Corporation
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  21  * IN THE SOFTWARE.
  22  *
  23  * Authors:
  24  *    Chris Wilson <chris@chris-wilson.co.uk>
  25  *
  26  */
  27
  28 /** @file gen3_linear_render_blits.c
  29  *
  30  * This is a test of doing many blits, with a working set
  31  * larger than the aperture size.
  32  *
  33  * The goal is to simply ensure the basics work.
  34  */
  35
  36 #include <stdlib.h>
  37 #include <stdio.h>
  38 #include <string.h>
  39 #include <fcntl.h>
  40 #include <inttypes.h>
  41 #include <errno.h>
  42 #include <sys/stat.h>
  43 #include <sys/time.h>
  44 #include <sys/ioctl.h>
  45 #include "drm.h"
  46 #include "ioctl_wrappers.h"
  47 #include "drmtest.h"
  48 #include "intel_io.h"
  49 #include "intel_chipset.h"
  50
  51 #include "i915_reg.h"
  52 #include "i915_3d.h"
  53
  54 #define WIDTH 512
  55 #define HEIGHT 512
  56
  57 static inline uint32_t pack_float(float f)
  58 {
  59         union {
  60                 uint32_t dw;
  61                 float f;
  62         } u;
  63         u.f = f;
  64         return u.dw;
  65 }
  66
  67 static uint32_t fill_reloc(struct drm_i915_gem_relocation_entry *reloc,
  68                            uint32_t offset,
  69                            uint32_t handle,
  70                            uint32_t read_domain,
  71                            uint32_t write_domain)
  72 {
  73         reloc->target_handle = handle;
  74         reloc->delta = 0;
  75         reloc->offset = offset * sizeof(uint32_t);
  76         reloc->presumed_offset = 0;
  77         reloc->read_domains = read_domain;
  78         reloc->write_domain = write_domain;
  79
  80         return reloc->presumed_offset + reloc->delta;
  81 }
  82
  83 static void
  84 copy(int fd, uint32_t dst, uint32_t src)
  85 {
  86         uint32_t batch[1024], *b = batch;
  87         struct drm_i915_gem_relocation_entry reloc[2], *r = reloc;
  88         struct drm_i915_gem_exec_object2 obj[3];
  89         struct drm_i915_gem_execbuffer2 exec;
  90         uint32_t handle;
  91         int ret;
  92
  93         /* invariant state */
  94         *b++ = (_3DSTATE_AA_CMD |
  95                 AA_LINE_ECAAR_WIDTH_ENABLE |
  96                 AA_LINE_ECAAR_WIDTH_1_0 |
  97                 AA_LINE_REGION_WIDTH_ENABLE | AA_LINE_REGION_WIDTH_1_0);
  98         *b++ = (_3DSTATE_INDEPENDENT_ALPHA_BLEND_CMD |
  99                 IAB_MODIFY_ENABLE |
 100                 IAB_MODIFY_FUNC | (BLENDFUNC_ADD << IAB_FUNC_SHIFT) |
 101                 IAB_MODIFY_SRC_FACTOR | (BLENDFACT_ONE <<
 102                                          IAB_SRC_FACTOR_SHIFT) |
 103                 IAB_MODIFY_DST_FACTOR | (BLENDFACT_ZERO <<
 104                                          IAB_DST_FACTOR_SHIFT));
 105         *b++ = (_3DSTATE_DFLT_DIFFUSE_CMD);
 106         *b++ = (0);
 107         *b++ = (_3DSTATE_DFLT_SPEC_CMD);
 108         *b++ = (0);
 109         *b++ = (_3DSTATE_DFLT_Z_CMD);
 110         *b++ = (0);
 111         *b++ = (_3DSTATE_COORD_SET_BINDINGS |
 112                 CSB_TCB(0, 0) |
 113                 CSB_TCB(1, 1) |
 114                 CSB_TCB(2, 2) |
 115                 CSB_TCB(3, 3) |
 116                 CSB_TCB(4, 4) |
 117                 CSB_TCB(5, 5) | CSB_TCB(6, 6) | CSB_TCB(7, 7));
 118         *b++ = (_3DSTATE_RASTER_RULES_CMD |
 119                 ENABLE_POINT_RASTER_RULE |
 120                 OGL_POINT_RASTER_RULE |
 121                 ENABLE_LINE_STRIP_PROVOKE_VRTX |
 122                 ENABLE_TRI_FAN_PROVOKE_VRTX |
 123                 LINE_STRIP_PROVOKE_VRTX(1) |
 124                 TRI_FAN_PROVOKE_VRTX(2) | ENABLE_TEXKILL_3D_4D | TEXKILL_4D);
 125         *b++ = (_3DSTATE_MODES_4_CMD |
 126                 ENABLE_LOGIC_OP_FUNC | LOGIC_OP_FUNC(LOGICOP_COPY) |
 127                 ENABLE_STENCIL_WRITE_MASK | STENCIL_WRITE_MASK(0xff) |
 128                 ENABLE_STENCIL_TEST_MASK | STENCIL_TEST_MASK(0xff));
 129         *b++ = (_3DSTATE_LOAD_STATE_IMMEDIATE_1 | I1_LOAD_S(3) | I1_LOAD_S(4) | I1_LOAD_S(5) | 2);
 130         *b++ = (0x00000000);    /* Disable texture coordinate wrap-shortest */
 131         *b++ = ((1 << S4_POINT_WIDTH_SHIFT) |
 132                 S4_LINE_WIDTH_ONE |
 133                 S4_CULLMODE_NONE |
 134                 S4_VFMT_XY);
 135         *b++ = (0x00000000);    /* Stencil. */
 136         *b++ = (_3DSTATE_SCISSOR_ENABLE_CMD | DISABLE_SCISSOR_RECT);
 137         *b++ = (_3DSTATE_SCISSOR_RECT_0_CMD);
 138         *b++ = (0);
 139         *b++ = (0);
 140         *b++ = (_3DSTATE_DEPTH_SUBRECT_DISABLE);
 141         *b++ = (_3DSTATE_LOAD_INDIRECT | 0);    /* disable indirect state */
 142         *b++ = (0);
 143         *b++ = (_3DSTATE_STIPPLE);
 144         *b++ = (0x00000000);
 145         *b++ = (_3DSTATE_BACKFACE_STENCIL_OPS | BFO_ENABLE_STENCIL_TWO_SIDE | 0);
 146
 147         /* samler state */
 148 #define TEX_COUNT 1
 149         *b++ = (_3DSTATE_MAP_STATE | (3 * TEX_COUNT));
 150         *b++ = ((1 << TEX_COUNT) - 1);
 151         *b = fill_reloc(r++, b-batch, src, I915_GEM_DOMAIN_SAMPLER, 0); b++;
 152         *b++ = (MAPSURF_32BIT | MT_32BIT_ARGB8888 |
 153                 MS3_TILED_SURFACE |
 154                 (HEIGHT - 1) << MS3_HEIGHT_SHIFT |
 155                 (WIDTH - 1) << MS3_WIDTH_SHIFT);
 156         *b++ = ((WIDTH-1) << MS4_PITCH_SHIFT);
 157
 158         *b++ = (_3DSTATE_SAMPLER_STATE | (3 * TEX_COUNT));
 159         *b++ = ((1 << TEX_COUNT) - 1);
 160         *b++ = (MIPFILTER_NONE << SS2_MIP_FILTER_SHIFT |
 161                 FILTER_NEAREST << SS2_MAG_FILTER_SHIFT |
 162                 FILTER_NEAREST << SS2_MIN_FILTER_SHIFT);
 163         *b++ = (TEXCOORDMODE_WRAP << SS3_TCX_ADDR_MODE_SHIFT |
 164                 TEXCOORDMODE_WRAP << SS3_TCY_ADDR_MODE_SHIFT |
 165                 0 << SS3_TEXTUREMAP_INDEX_SHIFT);
 166         *b++ = (0x00000000);
 167
 168         /* render target state */
 169         *b++ = (_3DSTATE_BUF_INFO_CMD);
 170         *b++ = (BUF_3D_ID_COLOR_BACK | BUF_3D_TILED_SURFACE |  WIDTH*4);
 171         *b = fill_reloc(r++, b-batch, dst,
 172                         I915_GEM_DOMAIN_RENDER, I915_GEM_DOMAIN_RENDER);
 173         b++;
 174
 175         *b++ = (_3DSTATE_DST_BUF_VARS_CMD);
 176         *b++ = (COLR_BUF_ARGB8888 |
 177                 DSTORG_HORT_BIAS(0x8) |
 178                 DSTORG_VERT_BIAS(0x8));
 179
 180         /* draw rect is unconditional */
 181         *b++ = (_3DSTATE_DRAW_RECT_CMD);
 182         *b++ = (0x00000000);
 183         *b++ = (0x00000000);    /* ymin, xmin */
 184         *b++ = (DRAW_YMAX(HEIGHT - 1) |
 185                 DRAW_XMAX(WIDTH - 1));
 186         /* yorig, xorig (relate to color buffer?) */
 187         *b++ = (0x00000000);
 188
 189         /* texfmt */
 190         *b++ = (_3DSTATE_LOAD_STATE_IMMEDIATE_1 | I1_LOAD_S(1) | I1_LOAD_S(2) | I1_LOAD_S(6) | 2);
 191         *b++ = ((4 << S1_VERTEX_WIDTH_SHIFT) | (4 << S1_VERTEX_PITCH_SHIFT));
 192         *b++ = (~S2_TEXCOORD_FMT(0, TEXCOORDFMT_NOT_PRESENT) |
 193                 S2_TEXCOORD_FMT(0, TEXCOORDFMT_2D));
 194         *b++ = (S6_CBUF_BLEND_ENABLE | S6_COLOR_WRITE_ENABLE |
 195                 BLENDFUNC_ADD << S6_CBUF_BLEND_FUNC_SHIFT |
 196                 BLENDFACT_ONE << S6_CBUF_SRC_BLEND_FACT_SHIFT |
 197                 BLENDFACT_ZERO << S6_CBUF_DST_BLEND_FACT_SHIFT);
 198
 199         /* pixel shader */
 200         *b++ = (_3DSTATE_PIXEL_SHADER_PROGRAM | (1 + 3*3 - 2));
 201         /* decl FS_T0 */
 202         *b++ = (D0_DCL |
 203                 REG_TYPE(FS_T0) << D0_TYPE_SHIFT |
 204                 REG_NR(FS_T0) << D0_NR_SHIFT |
 205                 ((REG_TYPE(FS_T0) != REG_TYPE_S) ? D0_CHANNEL_ALL : 0));
 206         *b++ = (0);
 207         *b++ = (0);
 208         /* decl FS_S0 */
 209         *b++ = (D0_DCL |
 210                 (REG_TYPE(FS_S0) << D0_TYPE_SHIFT) |
 211                 (REG_NR(FS_S0) << D0_NR_SHIFT) |
 212                 ((REG_TYPE(FS_S0) != REG_TYPE_S) ? D0_CHANNEL_ALL : 0));
 213         *b++ = (0);
 214         *b++ = (0);
 215         /* texld(FS_OC, FS_S0, FS_T0 */
 216         *b++ = (T0_TEXLD |
 217                 (REG_TYPE(FS_OC) << T0_DEST_TYPE_SHIFT) |
 218                 (REG_NR(FS_OC) << T0_DEST_NR_SHIFT) |
 219                 (REG_NR(FS_S0) << T0_SAMPLER_NR_SHIFT));
 220         *b++ = ((REG_TYPE(FS_T0) << T1_ADDRESS_REG_TYPE_SHIFT) |
 221                 (REG_NR(FS_T0) << T1_ADDRESS_REG_NR_SHIFT));
 222         *b++ = (0);
 223
 224         *b++ = (PRIM3D_RECTLIST | (3*4 - 1));
 225         *b++ = pack_float(WIDTH);
 226         *b++ = pack_float(HEIGHT);
 227         *b++ = pack_float(WIDTH);
 228         *b++ = pack_float(HEIGHT);
 229
 230         *b++ = pack_float(0);
 231         *b++ = pack_float(HEIGHT);
 232         *b++ = pack_float(0);
 233         *b++ = pack_float(HEIGHT);
 234
 235         *b++ = pack_float(0);
 236         *b++ = pack_float(0);
 237         *b++ = pack_float(0);
 238         *b++ = pack_float(0);
 239
 240         *b++ = MI_BATCH_BUFFER_END;
 241         if ((b - batch) & 1)
 242                 *b++ = 0;
 243
 244         igt_assert(b - batch <= 1024);
 245         handle = gem_create(fd, 4096);
 246         gem_write(fd, handle, 0, batch, (b-batch)*sizeof(batch[0]));
 247
 248         igt_assert(r-reloc == 2);
 249
 250         obj[0].handle = dst;
 251         obj[0].relocation_count = 0;
 252         obj[0].relocs_ptr = 0;
 253         obj[0].alignment = 0;
 254         obj[0].offset = 0;
 255         obj[0].flags = 0;
 256         obj[0].rsvd1 = 0;
 257         obj[0].rsvd2 = 0;
 258
 259         obj[1].handle = src;
 260         obj[1].relocation_count = 0;
 261         obj[1].relocs_ptr = 0;
 262         obj[1].alignment = 0;
 263         obj[1].offset = 0;
 264         obj[1].flags = 0;
 265         obj[1].rsvd1 = 0;
 266         obj[1].rsvd2 = 0;
 267
 268         obj[2].handle = handle;
 269         obj[2].relocation_count = 2;
 270         obj[2].relocs_ptr = (uintptr_t)reloc;
 271         obj[2].alignment = 0;
 272         obj[2].offset = 0;
 273         obj[2].flags = 0;
 274         obj[2].rsvd1 = obj[2].rsvd2 = 0;
 275
 276         exec.buffers_ptr = (uintptr_t)obj;
 277         exec.buffer_count = 3;
 278         exec.batch_start_offset = 0;
 279         exec.batch_len = (b-batch)*sizeof(batch[0]);
 280         exec.DR1 = exec.DR4 = 0;
 281         exec.num_cliprects = 0;
 282         exec.cliprects_ptr = 0;
 283         exec.flags = 0;
 284         i915_execbuffer2_set_context_id(exec, 0);
 285         exec.rsvd2 = 0;
 286
 287         ret = drmIoctl(fd, DRM_IOCTL_I915_GEM_EXECBUFFER2, &exec);
 288         while (ret && errno == EBUSY) {
 289                 drmCommandNone(fd, DRM_I915_GEM_THROTTLE);
 290                 ret = drmIoctl(fd, DRM_IOCTL_I915_GEM_EXECBUFFER2, &exec);
 291         }
 292         igt_assert(ret == 0);
 293
 294         gem_close(fd, handle);
 295 }
 296
 297 static uint32_t
 298 create_bo(int fd, uint32_t val)
 299 {
 300         uint32_t handle;
 301         uint32_t *v;
 302         int i;
 303
 304         handle = gem_create(fd, WIDTH*HEIGHT*4);
 305         gem_set_tiling(fd, handle, I915_TILING_X, WIDTH*4);
 306
 307         /* Fill the BO with dwords starting at val */
 308         v = gem_mmap(fd, handle, WIDTH*HEIGHT*4, PROT_READ | PROT_WRITE);
 309         igt_assert(v);
 310         for (i = 0; i < WIDTH*HEIGHT; i++)
 311                 v[i] = val++;
 312         munmap(v, WIDTH*HEIGHT*4);
 313
 314         return handle;
 315 }
 316
 317 static void
 318 check_bo(int fd, uint32_t handle, uint32_t val)
 319 {
 320         uint32_t *v;
 321         int i;
 322
 323         v = gem_mmap(fd, handle, WIDTH*HEIGHT*4, PROT_READ);
 324         igt_assert(v);
 325         for (i = 0; i < WIDTH*HEIGHT; i++) {
 326                 igt_assert_f(v[i] == val,
 327                              "Expected 0x%08x, found 0x%08x "
 328                              "at offset 0x%08x\n",
 329                              val, v[i], i * 4);
 330                 val++;
 331         }
 332         munmap(v, WIDTH*HEIGHT*4);
 333 }
 334
 335 int main(int argc, char **argv)
 336 {
 337         uint32_t *handle, *start_val;
 338         uint32_t start = 0;
 339         int i, fd, count;
 340
 341         igt_simple_init(argc, argv);
 342
 343         fd = drm_open_any();
 344
 345         igt_require(IS_GEN3(intel_get_drm_devid(fd)));
 346
 347         count = 0;
 348         if (argc > 1)
 349                 count = atoi(argv[1]);
 350         if (count == 0)
 351                 count = 3 * gem_aperture_size(fd) / (1024*1024) / 2;
 352         igt_info("Using %d 1MiB buffers\n", count);
 353
 354         handle = malloc(sizeof(uint32_t)*count*2);
 355         start_val = handle + count;
 356
 357         for (i = 0; i < count; i++) {
 358                 handle[i] = create_bo(fd, start);
 359                 start_val[i] = start;
 360                 start += 1024 * 1024 / 4;
 361         }
 362
 363         igt_info("Verifying initialisation...\n");
 364         for (i = 0; i < count; i++)
 365                 check_bo(fd, handle[i], start_val[i]);
 366
 367         igt_info("Cyclic blits, forward...\n");
 368         for (i = 0; i < count * 4; i++) {
 369                 int src = i % count;
 370                 int dst = (i + 1) % count;
 371
 372                 copy(fd, handle[dst], handle[src]);
 373                 start_val[dst] = start_val[src];
 374         }
 375         for (i = 0; i < count; i++)
 376                 check_bo(fd, handle[i], start_val[i]);
 377
 378         igt_info("Cyclic blits, backward...\n");
 379         for (i = 0; i < count * 4; i++) {
 380                 int src = (i + 1) % count;
 381                 int dst = i % count;
 382
 383                 copy(fd, handle[dst], handle[src]);
 384                 start_val[dst] = start_val[src];
 385         }
 386         for (i = 0; i < count; i++)
 387                 check_bo(fd, handle[i], start_val[i]);
 388
 389         igt_info("Random blits...\n");
 390         for (i = 0; i < count * 4; i++) {
 391                 int src = random() % count;
 392                 int dst = random() % count;
 393
 394                 if (src == dst)
 395                         continue;
 396
 397                 copy(fd, handle[dst], handle[src]);
 398                 start_val[dst] = start_val[src];
 399         }
 400         for (i = 0; i < count; i++)
 401                 check_bo(fd, handle[i], start_val[i]);
 402
 403         return 0;
 404 }