tests/gem_storedw_loop_render.c

   1 /*
   2  * Copyright © 2009 Intel Corporation
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  21  * IN THE SOFTWARE.
  22  *
  23  * Authors:
  24  *    Eric Anholt <eric@anholt.net>
  25  *    Jesse Barnes <jbarnes@virtuousgeek.org> (based on gem_bad_blit.c)
  26  *
  27  */
  28
  29 #include <stdlib.h>
  30 #include <stdio.h>
  31 #include <string.h>
  32 #include <fcntl.h>
  33 #include <inttypes.h>
  34 #include <errno.h>
  35 #include <sys/stat.h>
  36 #include <sys/time.h>
  37 #include "drm.h"
  38 #include "ioctl_wrappers.h"
  39 #include "drmtest.h"
  40 #include "intel_bufmgr.h"
  41 #include "intel_batchbuffer.h"
  42 #include "intel_io.h"
  43 #include "intel_chipset.h"
  44
  45 static drm_intel_bufmgr *bufmgr;
  46 struct intel_batchbuffer *batch;
  47 static drm_intel_bo *target_buffer;
  48 static int has_ppgtt = 0;
  49
  50 /*
  51  * Testcase: Basic render MI check using MI_STORE_DATA_IMM
  52  */
  53
  54 static void
  55 emit_store_dword_imm(int devid, drm_intel_bo *dest, uint32_t val)
  56 {
  57         int cmd;
  58         cmd = MI_STORE_DWORD_IMM;
  59         if (!has_ppgtt)
  60                 cmd |= MI_MEM_VIRTUAL;
  61
  62         BEGIN_BATCH(4, 0);
  63         OUT_BATCH(cmd);
  64         if (batch->gen >= 8) {
  65                 OUT_RELOC(dest, I915_GEM_DOMAIN_INSTRUCTION,
  66                           I915_GEM_DOMAIN_INSTRUCTION, 0);
  67                 OUT_BATCH(val);
  68         } else {
  69                 OUT_BATCH(0); /* reserved */
  70                 OUT_RELOC(dest, I915_GEM_DOMAIN_INSTRUCTION,
  71                           I915_GEM_DOMAIN_INSTRUCTION, 0);
  72                 OUT_BATCH(val);
  73         }
  74         ADVANCE_BATCH();
  75 }
  76
  77 static void
  78 store_dword_loop(int devid, int divider)
  79 {
  80         int i, val = 0;
  81         uint32_t *buf;
  82
  83         igt_info("running storedw loop on render with stall every %i batch\n", divider);
  84
  85         for (i = 0; i < SLOW_QUICK(0x2000, 0x10); i++) {
  86                 emit_store_dword_imm(devid, target_buffer, val);
  87                 intel_batchbuffer_flush_on_ring(batch, 0);
  88
  89                 if (i % divider != 0)
  90                         goto cont;
  91
  92                 drm_intel_bo_map(target_buffer, 0);
  93
  94                 buf = target_buffer->virtual;
  95                 igt_assert_f(buf[0] == val,
  96                              "value mismatch: cur 0x%08x, stored 0x%08x\n",
  97                              buf[0], val);
  98
  99                 drm_intel_bo_unmap(target_buffer);
 100
 101 cont:
 102                 val++;
 103         }
 104
 105         drm_intel_bo_map(target_buffer, 0);
 106         buf = target_buffer->virtual;
 107
 108         igt_info("completed %d writes successfully, current value: 0x%08x\n", i,
 109                         buf[0]);
 110         drm_intel_bo_unmap(target_buffer);
 111 }
 112
 113 igt_simple_main
 114 {
 115         int fd;
 116         int devid;
 117
 118         fd = drm_open_any();
 119         devid = intel_get_drm_devid(fd);
 120
 121         has_ppgtt = gem_uses_aliasing_ppgtt(fd);
 122
 123         igt_skip_on_f(intel_gen(devid) < 6,
 124                       "MI_STORE_DATA can only use GTT address on gen4+/g33 and "
 125                       "needs snoopable mem on pre-gen6\n");
 126
 127         bufmgr = drm_intel_bufmgr_gem_init(fd, 4096);
 128         igt_assert(bufmgr);
 129         drm_intel_bufmgr_gem_enable_reuse(bufmgr);
 130
 131         batch = intel_batchbuffer_alloc(bufmgr, devid);
 132         igt_assert(batch);
 133
 134         target_buffer = drm_intel_bo_alloc(bufmgr, "target bo", 4096, 4096);
 135         igt_assert(target_buffer);
 136
 137         store_dword_loop(devid, 1);
 138         store_dword_loop(devid, 2);
 139         if (!igt_run_in_simulation()) {
 140                 store_dword_loop(devid, 3);
 141                 store_dword_loop(devid, 5);
 142         }
 143
 144         drm_intel_bo_unreference(target_buffer);
 145         intel_batchbuffer_free(batch);
 146         drm_intel_bufmgr_destroy(bufmgr);
 147
 148         close(fd);
 149 }