tests/gem_partial_pwrite_pread.c

   1 /*
   2  * Copyright © 2011 Intel Corporation
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  21  * IN THE SOFTWARE.
  22  *
  23  * Authors:
  24  *    Daniel Vetter <daniel.vetter@ffwll.ch>
  25  *
  26  */
  27
  28 #include <stdlib.h>
  29 #include <stdio.h>
  30 #include <string.h>
  31 #include <fcntl.h>
  32 #include <inttypes.h>
  33 #include <errno.h>
  34 #include <sys/stat.h>
  35 #include <sys/time.h>
  36
  37 #include <drm.h>
  38
  39 #include "ioctl_wrappers.h"
  40 #include "drmtest.h"
  41 #include "intel_chipset.h"
  42 #include "intel_io.h"
  43 #include "igt_aux.h"
  44
  45 /*
  46  * Testcase: pwrite/pread consistency when touching partial cachelines
  47  *
  48  * Some fancy new pwrite/pread optimizations clflush in-line while
  49  * reading/writing. Check whether all required clflushes happen.
  50  *
  51  */
  52
  53 static drm_intel_bufmgr *bufmgr;
  54 struct intel_batchbuffer *batch;
  55
  56 drm_intel_bo *scratch_bo;
  57 drm_intel_bo *staging_bo;
  58 #define BO_SIZE (4*4096)
  59 uint32_t devid;
  60 uint64_t mappable_gtt_limit;
  61 int fd;
  62
  63 static void
  64 copy_bo(drm_intel_bo *src, drm_intel_bo *dst)
  65 {
  66         BLIT_COPY_BATCH_START(devid, 0);
  67         OUT_BATCH((3 << 24) | /* 32 bits */
  68                   (0xcc << 16) | /* copy ROP */
  69                   4096);
  70         OUT_BATCH(0 << 16 | 0);
  71         OUT_BATCH((BO_SIZE/4096) << 16 | 1024);
  72         OUT_RELOC_FENCED(dst, I915_GEM_DOMAIN_RENDER, I915_GEM_DOMAIN_RENDER, 0);
  73         BLIT_RELOC_UDW(devid);
  74         OUT_BATCH(0 << 16 | 0);
  75         OUT_BATCH(4096);
  76         OUT_RELOC_FENCED(src, I915_GEM_DOMAIN_RENDER, 0, 0);
  77         BLIT_RELOC_UDW(devid);
  78         ADVANCE_BATCH();
  79
  80         intel_batchbuffer_flush(batch);
  81 }
  82
  83 static void
  84 blt_bo_fill(drm_intel_bo *tmp_bo, drm_intel_bo *bo, int val)
  85 {
  86         uint8_t *gtt_ptr;
  87         int i;
  88
  89         drm_intel_gem_bo_map_gtt(tmp_bo);
  90         gtt_ptr = tmp_bo->virtual;
  91
  92         for (i = 0; i < BO_SIZE; i++)
  93                 gtt_ptr[i] = val;
  94
  95         drm_intel_gem_bo_unmap_gtt(tmp_bo);
  96
  97         if (bo->offset < mappable_gtt_limit &&
  98             (IS_G33(devid) || intel_gen(devid) >= 4))
  99                 igt_trash_aperture();
 100
 101         copy_bo(tmp_bo, bo);
 102 }
 103
 104 #define MAX_BLT_SIZE 128
 105 #define ROUNDS 1000
 106 uint8_t tmp[BO_SIZE];
 107
 108 static void test_partial_reads(void)
 109 {
 110         int i, j;
 111
 112         igt_info("checking partial reads\n");
 113         for (i = 0; i < ROUNDS; i++) {
 114                 int start, len;
 115                 int val = i % 256;
 116
 117                 blt_bo_fill(staging_bo, scratch_bo, i);
 118
 119                 start = random() % BO_SIZE;
 120                 len = random() % (BO_SIZE-start) + 1;
 121
 122                 drm_intel_bo_get_subdata(scratch_bo, start, len, tmp);
 123                 for (j = 0; j < len; j++) {
 124                         igt_assert_f(tmp[j] == val,
 125                                      "mismatch at %i, got: %i, expected: %i\n",
 126                                      j, tmp[j], val);
 127                 }
 128
 129                 igt_progress("partial reads test: ", i, ROUNDS);
 130         }
 131
 132 }
 133
 134 static void test_partial_writes(void)
 135 {
 136         int i, j;
 137         uint8_t *gtt_ptr;
 138
 139         igt_info("checking partial writes\n");
 140         for (i = 0; i < ROUNDS; i++) {
 141                 int start, len;
 142                 int val = i % 256;
 143
 144                 blt_bo_fill(staging_bo, scratch_bo, i);
 145
 146                 start = random() % BO_SIZE;
 147                 len = random() % (BO_SIZE-start) + 1;
 148
 149                 memset(tmp, i + 63, BO_SIZE);
 150
 151                 drm_intel_bo_subdata(scratch_bo, start, len, tmp);
 152
 153                 copy_bo(scratch_bo, staging_bo);
 154                 drm_intel_gem_bo_map_gtt(staging_bo);
 155                 gtt_ptr = staging_bo->virtual;
 156
 157                 for (j = 0; j < start; j++) {
 158                         igt_assert_f(gtt_ptr[j] == val,
 159                                      "mismatch at %i, got: %i, expected: %i\n",
 160                                      j, tmp[j], val);
 161                 }
 162                 for (; j < start + len; j++) {
 163                         igt_assert_f(gtt_ptr[j] == tmp[0],
 164                                      "mismatch at %i, got: %i, expected: %i\n",
 165                                      j, tmp[j], i);
 166                 }
 167                 for (; j < BO_SIZE; j++) {
 168                         igt_assert_f(gtt_ptr[j] == val,
 169                                      "mismatch at %i, got: %i, expected: %i\n",
 170                                      j, tmp[j], val);
 171                 }
 172                 drm_intel_gem_bo_unmap_gtt(staging_bo);
 173
 174                 igt_progress("partial writes test: ", i, ROUNDS);
 175         }
 176
 177 }
 178
 179 static void test_partial_read_writes(void)
 180 {
 181         int i, j;
 182         uint8_t *gtt_ptr;
 183
 184         igt_info("checking partial writes after partial reads\n");
 185         for (i = 0; i < ROUNDS; i++) {
 186                 int start, len;
 187                 int val = i % 256;
 188
 189                 blt_bo_fill(staging_bo, scratch_bo, i);
 190
 191                 /* partial read */
 192                 start = random() % BO_SIZE;
 193                 len = random() % (BO_SIZE-start) + 1;
 194
 195                 drm_intel_bo_get_subdata(scratch_bo, start, len, tmp);
 196                 for (j = 0; j < len; j++) {
 197                         igt_assert_f(tmp[j] == val,
 198                                      "mismatch in read at %i, got: %i, expected: %i\n",
 199                                      j, tmp[j], val);
 200                 }
 201
 202                 /* Change contents through gtt to make the pread cachelines
 203                  * stale. */
 204                 val = (i + 17) % 256;
 205                 blt_bo_fill(staging_bo, scratch_bo, val);
 206
 207                 /* partial write */
 208                 start = random() % BO_SIZE;
 209                 len = random() % (BO_SIZE-start) + 1;
 210
 211                 memset(tmp, i + 63, BO_SIZE);
 212
 213                 drm_intel_bo_subdata(scratch_bo, start, len, tmp);
 214
 215                 copy_bo(scratch_bo, staging_bo);
 216                 drm_intel_gem_bo_map_gtt(staging_bo);
 217                 gtt_ptr = staging_bo->virtual;
 218
 219                 for (j = 0; j < start; j++) {
 220                         igt_assert_f(gtt_ptr[j] == val,
 221                                      "mismatch at %i, got: %i, expected: %i\n",
 222                                      j, tmp[j], val);
 223                 }
 224                 for (; j < start + len; j++) {
 225                         igt_assert_f(gtt_ptr[j] == tmp[0],
 226                                      "mismatch at %i, got: %i, expected: %i\n",
 227                                      j, tmp[j], tmp[0]);
 228                 }
 229                 for (; j < BO_SIZE; j++) {
 230                         igt_assert_f(gtt_ptr[j] == val,
 231                                      "mismatch at %i, got: %i, expected: %i\n",
 232                                      j, tmp[j], val);
 233                 }
 234                 drm_intel_gem_bo_unmap_gtt(staging_bo);
 235
 236                 igt_progress("partial read/writes test: ", i, ROUNDS);
 237         }
 238 }
 239
 240 static void do_tests(int cache_level, const char *suffix)
 241 {
 242         igt_fixture {
 243                 if (cache_level != -1)
 244                         gem_set_caching(fd, scratch_bo->handle, cache_level);
 245         }
 246
 247         igt_subtest_f("reads%s", suffix)
 248                 test_partial_reads();
 249
 250         igt_subtest_f("write%s", suffix)
 251                 test_partial_writes();
 252
 253         igt_subtest_f("writes-after-reads%s", suffix)
 254                 test_partial_read_writes();
 255 }
 256
 257 igt_main
 258 {
 259         srandom(0xdeadbeef);
 260
 261         igt_skip_on_simulation();
 262
 263         igt_fixture {
 264                 fd = drm_open_any();
 265
 266                 bufmgr = drm_intel_bufmgr_gem_init(fd, 4096);
 267                 //drm_intel_bufmgr_gem_enable_reuse(bufmgr);
 268                 devid = intel_get_drm_devid(fd);
 269                 batch = intel_batchbuffer_alloc(bufmgr, devid);
 270
 271                 /* overallocate the buffers we're actually using because */
 272                 scratch_bo = drm_intel_bo_alloc(bufmgr, "scratch bo", BO_SIZE, 4096);
 273                 staging_bo = drm_intel_bo_alloc(bufmgr, "staging bo", BO_SIZE, 4096);
 274
 275                 igt_init_aperture_trashers(bufmgr);
 276                 mappable_gtt_limit = gem_mappable_aperture_size();
 277         }
 278
 279         do_tests(-1, "");
 280
 281         /* Repeat the tests using different levels of snooping */
 282         do_tests(0, "-uncached");
 283         do_tests(1, "-snoop");
 284         do_tests(2, "-display");
 285
 286         igt_fixture {
 287                 igt_cleanup_aperture_trashers();
 288                 drm_intel_bufmgr_destroy(bufmgr);
 289
 290                 close(fd);
 291         }
 292 }