src/v8/src/ia32/assembler-ia32.h

   1 // Copyright (c) 1994-2006 Sun Microsystems Inc.
   2 // All Rights Reserved.
   3 //
   4 // Redistribution and use in source and binary forms, with or without
   5 // modification, are permitted provided that the following conditions are
   6 // met:
   7 //
   8 // - Redistributions of source code must retain the above copyright notice,
   9 // this list of conditions and the following disclaimer.
  10 //
  11 // - Redistribution in binary form must reproduce the above copyright
  12 // notice, this list of conditions and the following disclaimer in the
  13 // documentation and/or other materials provided with the distribution.
  14 //
  15 // - Neither the name of Sun Microsystems or the names of contributors may
  16 // be used to endorse or promote products derived from this software without
  17 // specific prior written permission.
  18 //
  19 // THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS
  20 // IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  21 // THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  22 // PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  23 // CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  24 // EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  25 // PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
  26 // PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
  27 // LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
  28 // NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  29 // SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  30
  31 // The original source code covered by the above license above has been
  32 // modified significantly by Google Inc.
  33 // Copyright 2011 the V8 project authors. All rights reserved.
  34
  35 // A light-weight IA32 Assembler.
  36
  37 #ifndef V8_IA32_ASSEMBLER_IA32_H_
  38 #define V8_IA32_ASSEMBLER_IA32_H_
  39
  40 #include "src/isolate.h"
  41 #include "src/serialize.h"
  42
  43 namespace v8 {
  44 namespace internal {
  45
  46 // CPU Registers.
  47 //
  48 // 1) We would prefer to use an enum, but enum values are assignment-
  49 // compatible with int, which has caused code-generation bugs.
  50 //
  51 // 2) We would prefer to use a class instead of a struct but we don't like
  52 // the register initialization to depend on the particular initialization
  53 // order (which appears to be different on OS X, Linux, and Windows for the
  54 // installed versions of C++ we tried). Using a struct permits C-style
  55 // "initialization". Also, the Register objects cannot be const as this
  56 // forces initialization stubs in MSVC, making us dependent on initialization
  57 // order.
  58 //
  59 // 3) By not using an enum, we are possibly preventing the compiler from
  60 // doing certain constant folds, which may significantly reduce the
  61 // code generated for some assembly instructions (because they boil down
  62 // to a few constants). If this is a problem, we could change the code
  63 // such that we use an enum in optimized mode, and the struct in debug
  64 // mode. This way we get the compile-time error checking in debug mode
  65 // and best performance in optimized code.
  66 //
  67 struct Register {
  68   static const int kMaxNumAllocatableRegisters = 6;
  69   static int NumAllocatableRegisters() {
  70     return kMaxNumAllocatableRegisters;
  71   }
  72   static const int kNumRegisters = 8;
  73
  74   static inline const char* AllocationIndexToString(int index);
  75
  76   static inline int ToAllocationIndex(Register reg);
  77
  78   static inline Register FromAllocationIndex(int index);
  79
  80   static Register from_code(int code) {
  81     DCHECK(code >= 0);
  82     DCHECK(code < kNumRegisters);
  83     Register r = { code };
  84     return r;
  85   }
  86   bool is_valid() const { return 0 <= code_ && code_ < kNumRegisters; }
  87   bool is(Register reg) const { return code_ == reg.code_; }
  88   // eax, ebx, ecx and edx are byte registers, the rest are not.
  89   bool is_byte_register() const { return code_ <= 3; }
  90   int code() const {
  91     DCHECK(is_valid());
  92     return code_;
  93   }
  94   int bit() const {
  95     DCHECK(is_valid());
  96     return 1 << code_;
  97   }
  98
  99   // Unfortunately we can't make this private in a struct.
 100   int code_;
 101 };
 102
 103 const int kRegister_eax_Code = 0;
 104 const int kRegister_ecx_Code = 1;
 105 const int kRegister_edx_Code = 2;
 106 const int kRegister_ebx_Code = 3;
 107 const int kRegister_esp_Code = 4;
 108 const int kRegister_ebp_Code = 5;
 109 const int kRegister_esi_Code = 6;
 110 const int kRegister_edi_Code = 7;
 111 const int kRegister_no_reg_Code = -1;
 112
 113 const Register eax = { kRegister_eax_Code };
 114 const Register ecx = { kRegister_ecx_Code };
 115 const Register edx = { kRegister_edx_Code };
 116 const Register ebx = { kRegister_ebx_Code };
 117 const Register esp = { kRegister_esp_Code };
 118 const Register ebp = { kRegister_ebp_Code };
 119 const Register esi = { kRegister_esi_Code };
 120 const Register edi = { kRegister_edi_Code };
 121 const Register no_reg = { kRegister_no_reg_Code };
 122
 123
 124 inline const char* Register::AllocationIndexToString(int index) {
 125   DCHECK(index >= 0 && index < kMaxNumAllocatableRegisters);
 126   // This is the mapping of allocation indices to registers.
 127   const char* const kNames[] = { "eax", "ecx", "edx", "ebx", "esi", "edi" };
 128   return kNames[index];
 129 }
 130
 131
 132 inline int Register::ToAllocationIndex(Register reg) {
 133   DCHECK(reg.is_valid() && !reg.is(esp) && !reg.is(ebp));
 134   return (reg.code() >= 6) ? reg.code() - 2 : reg.code();
 135 }
 136
 137
 138 inline Register Register::FromAllocationIndex(int index)  {
 139   DCHECK(index >= 0 && index < kMaxNumAllocatableRegisters);
 140   return (index >= 4) ? from_code(index + 2) : from_code(index);
 141 }
 142
 143
 144 struct XMMRegister {
 145   static const int kMaxNumAllocatableRegisters = 7;
 146   static const int kMaxNumRegisters = 8;
 147   static int NumAllocatableRegisters() {
 148     return kMaxNumAllocatableRegisters;
 149   }
 150
 151   // TODO(turbofan): Proper support for float32.
 152   static int NumAllocatableAliasedRegisters() {
 153     return NumAllocatableRegisters();
 154   }
 155
 156   static int ToAllocationIndex(XMMRegister reg) {
 157     DCHECK(reg.code() != 0);
 158     return reg.code() - 1;
 159   }
 160
 161   static XMMRegister FromAllocationIndex(int index) {
 162     DCHECK(index >= 0 && index < kMaxNumAllocatableRegisters);
 163     return from_code(index + 1);
 164   }
 165
 166   static XMMRegister from_code(int code) {
 167     XMMRegister result = { code };
 168     return result;
 169   }
 170
 171   bool is_valid() const {
 172     return 0 <= code_ && code_ < kMaxNumRegisters;
 173   }
 174
 175   int code() const {
 176     DCHECK(is_valid());
 177     return code_;
 178   }
 179
 180   bool is(XMMRegister reg) const { return code_ == reg.code_; }
 181
 182   static const char* AllocationIndexToString(int index) {
 183     DCHECK(index >= 0 && index < kMaxNumAllocatableRegisters);
 184     const char* const names[] = {
 185       "xmm1",
 186       "xmm2",
 187       "xmm3",
 188       "xmm4",
 189       "xmm5",
 190       "xmm6",
 191       "xmm7"
 192     };
 193     return names[index];
 194   }
 195
 196   int code_;
 197 };
 198
 199
 200 typedef XMMRegister DoubleRegister;
 201
 202
 203 const XMMRegister xmm0 = { 0 };
 204 const XMMRegister xmm1 = { 1 };
 205 const XMMRegister xmm2 = { 2 };
 206 const XMMRegister xmm3 = { 3 };
 207 const XMMRegister xmm4 = { 4 };
 208 const XMMRegister xmm5 = { 5 };
 209 const XMMRegister xmm6 = { 6 };
 210 const XMMRegister xmm7 = { 7 };
 211 const XMMRegister no_xmm_reg = { -1 };
 212
 213
 214 enum Condition {
 215   // any value < 0 is considered no_condition
 216   no_condition  = -1,
 217
 218   overflow      =  0,
 219   no_overflow   =  1,
 220   below         =  2,
 221   above_equal   =  3,
 222   equal         =  4,
 223   not_equal     =  5,
 224   below_equal   =  6,
 225   above         =  7,
 226   negative      =  8,
 227   positive      =  9,
 228   parity_even   = 10,
 229   parity_odd    = 11,
 230   less          = 12,
 231   greater_equal = 13,
 232   less_equal    = 14,
 233   greater       = 15,
 234
 235   // aliases
 236   carry         = below,
 237   not_carry     = above_equal,
 238   zero          = equal,
 239   not_zero      = not_equal,
 240   sign          = negative,
 241   not_sign      = positive
 242 };
 243
 244
 245 // Returns the equivalent of !cc.
 246 // Negation of the default no_condition (-1) results in a non-default
 247 // no_condition value (-2). As long as tests for no_condition check
 248 // for condition < 0, this will work as expected.
 249 inline Condition NegateCondition(Condition cc) {
 250   return static_cast<Condition>(cc ^ 1);
 251 }
 252
 253
 254 // Commute a condition such that {a cond b == b cond' a}.
 255 inline Condition CommuteCondition(Condition cc) {
 256   switch (cc) {
 257     case below:
 258       return above;
 259     case above:
 260       return below;
 261     case above_equal:
 262       return below_equal;
 263     case below_equal:
 264       return above_equal;
 265     case less:
 266       return greater;
 267     case greater:
 268       return less;
 269     case greater_equal:
 270       return less_equal;
 271     case less_equal:
 272       return greater_equal;
 273     default:
 274       return cc;
 275   }
 276 }
 277
 278
 279 // -----------------------------------------------------------------------------
 280 // Machine instruction Immediates
 281
 282 class Immediate BASE_EMBEDDED {
 283  public:
 284   inline explicit Immediate(int x);
 285   inline explicit Immediate(const ExternalReference& ext);
 286   inline explicit Immediate(Handle<Object> handle);
 287   inline explicit Immediate(Smi* value);
 288   inline explicit Immediate(Address addr);
 289
 290   static Immediate CodeRelativeOffset(Label* label) {
 291     return Immediate(label);
 292   }
 293
 294   bool is_zero() const { return x_ == 0 && RelocInfo::IsNone(rmode_); }
 295   bool is_int8() const {
 296     return -128 <= x_ && x_ < 128 && RelocInfo::IsNone(rmode_);
 297   }
 298   bool is_int16() const {
 299     return -32768 <= x_ && x_ < 32768 && RelocInfo::IsNone(rmode_);
 300   }
 301
 302  private:
 303   inline explicit Immediate(Label* value);
 304
 305   int x_;
 306   RelocInfo::Mode rmode_;
 307
 308   friend class Operand;
 309   friend class Assembler;
 310   friend class MacroAssembler;
 311 };
 312
 313
 314 // -----------------------------------------------------------------------------
 315 // Machine instruction Operands
 316
 317 enum ScaleFactor {
 318   times_1 = 0,
 319   times_2 = 1,
 320   times_4 = 2,
 321   times_8 = 3,
 322   times_int_size = times_4,
 323   times_half_pointer_size = times_2,
 324   times_pointer_size = times_4,
 325   times_twice_pointer_size = times_8
 326 };
 327
 328
 329 class Operand BASE_EMBEDDED {
 330  public:
 331   // reg
 332   INLINE(explicit Operand(Register reg));
 333
 334   // XMM reg
 335   INLINE(explicit Operand(XMMRegister xmm_reg));
 336
 337   // [disp/r]
 338   INLINE(explicit Operand(int32_t disp, RelocInfo::Mode rmode));
 339
 340   // [disp/r]
 341   INLINE(explicit Operand(Immediate imm));
 342
 343   // [base + disp/r]
 344   explicit Operand(Register base, int32_t disp,
 345                    RelocInfo::Mode rmode = RelocInfo::NONE32);
 346
 347   // [base + index*scale + disp/r]
 348   explicit Operand(Register base,
 349                    Register index,
 350                    ScaleFactor scale,
 351                    int32_t disp,
 352                    RelocInfo::Mode rmode = RelocInfo::NONE32);
 353
 354   // [index*scale + disp/r]
 355   explicit Operand(Register index,
 356                    ScaleFactor scale,
 357                    int32_t disp,
 358                    RelocInfo::Mode rmode = RelocInfo::NONE32);
 359
 360   static Operand StaticVariable(const ExternalReference& ext) {
 361     return Operand(reinterpret_cast<int32_t>(ext.address()),
 362                    RelocInfo::EXTERNAL_REFERENCE);
 363   }
 364
 365   static Operand StaticArray(Register index,
 366                              ScaleFactor scale,
 367                              const ExternalReference& arr) {
 368     return Operand(index, scale, reinterpret_cast<int32_t>(arr.address()),
 369                    RelocInfo::EXTERNAL_REFERENCE);
 370   }
 371
 372   static Operand ForCell(Handle<Cell> cell) {
 373     AllowDeferredHandleDereference embedding_raw_address;
 374     return Operand(reinterpret_cast<int32_t>(cell.location()),
 375                    RelocInfo::CELL);
 376   }
 377
 378   static Operand ForRegisterPlusImmediate(Register base, Immediate imm) {
 379     return Operand(base, imm.x_, imm.rmode_);
 380   }
 381
 382   // Returns true if this Operand is a wrapper for the specified register.
 383   bool is_reg(Register reg) const;
 384
 385   // Returns true if this Operand is a wrapper for one register.
 386   bool is_reg_only() const;
 387
 388   // Asserts that this Operand is a wrapper for one register and returns the
 389   // register.
 390   Register reg() const;
 391
 392  private:
 393   // Set the ModRM byte without an encoded 'reg' register. The
 394   // register is encoded later as part of the emit_operand operation.
 395   inline void set_modrm(int mod, Register rm);
 396
 397   inline void set_sib(ScaleFactor scale, Register index, Register base);
 398   inline void set_disp8(int8_t disp);
 399   inline void set_dispr(int32_t disp, RelocInfo::Mode rmode);
 400
 401   byte buf_[6];
 402   // The number of bytes in buf_.
 403   unsigned int len_;
 404   // Only valid if len_ > 4.
 405   RelocInfo::Mode rmode_;
 406
 407   friend class Assembler;
 408   friend class MacroAssembler;
 409 };
 410
 411
 412 // -----------------------------------------------------------------------------
 413 // A Displacement describes the 32bit immediate field of an instruction which
 414 // may be used together with a Label in order to refer to a yet unknown code
 415 // position. Displacements stored in the instruction stream are used to describe
 416 // the instruction and to chain a list of instructions using the same Label.
 417 // A Displacement contains 2 different fields:
 418 //
 419 // next field: position of next displacement in the chain (0 = end of list)
 420 // type field: instruction type
 421 //
 422 // A next value of null (0) indicates the end of a chain (note that there can
 423 // be no displacement at position zero, because there is always at least one
 424 // instruction byte before the displacement).
 425 //
 426 // Displacement _data field layout
 427 //
 428 // |31.....2|1......0|
 429 // [  next  |  type  |
 430
 431 class Displacement BASE_EMBEDDED {
 432  public:
 433   enum Type {
 434     UNCONDITIONAL_JUMP,
 435     CODE_RELATIVE,
 436     OTHER
 437   };
 438
 439   int data() const { return data_; }
 440   Type type() const { return TypeField::decode(data_); }
 441   void next(Label* L) const {
 442     int n = NextField::decode(data_);
 443     n > 0 ? L->link_to(n) : L->Unuse();
 444   }
 445   void link_to(Label* L) { init(L, type()); }
 446
 447   explicit Displacement(int data) { data_ = data; }
 448
 449   Displacement(Label* L, Type type) { init(L, type); }
 450
 451   void print() {
 452     PrintF("%s (%x) ", (type() == UNCONDITIONAL_JUMP ? "jmp" : "[other]"),
 453                        NextField::decode(data_));
 454   }
 455
 456  private:
 457   int data_;
 458
 459   class TypeField: public BitField<Type, 0, 2> {};
 460   class NextField: public BitField<int,  2, 32-2> {};
 461
 462   void init(Label* L, Type type);
 463 };
 464
 465
 466 class Assembler : public AssemblerBase {
 467  private:
 468   // We check before assembling an instruction that there is sufficient
 469   // space to write an instruction and its relocation information.
 470   // The relocation writer's position must be kGap bytes above the end of
 471   // the generated instructions. This leaves enough space for the
 472   // longest possible ia32 instruction, 15 bytes, and the longest possible
 473   // relocation information encoding, RelocInfoWriter::kMaxLength == 16.
 474   // (There is a 15 byte limit on ia32 instruction length that rules out some
 475   // otherwise valid instructions.)
 476   // This allows for a single, fast space check per instruction.
 477   static const int kGap = 32;
 478
 479  public:
 480   // Create an assembler. Instructions and relocation information are emitted
 481   // into a buffer, with the instructions starting from the beginning and the
 482   // relocation information starting from the end of the buffer. See CodeDesc
 483   // for a detailed comment on the layout (globals.h).
 484   //
 485   // If the provided buffer is NULL, the assembler allocates and grows its own
 486   // buffer, and buffer_size determines the initial buffer size. The buffer is
 487   // owned by the assembler and deallocated upon destruction of the assembler.
 488   //
 489   // If the provided buffer is not NULL, the assembler uses the provided buffer
 490   // for code generation and assumes its size to be buffer_size. If the buffer
 491   // is too small, a fatal error occurs. No deallocation of the buffer is done
 492   // upon destruction of the assembler.
 493   // TODO(vitalyr): the assembler does not need an isolate.
 494   Assembler(Isolate* isolate, void* buffer, int buffer_size);
 495   virtual ~Assembler() { }
 496
 497   // GetCode emits any pending (non-emitted) code and fills the descriptor
 498   // desc. GetCode() is idempotent; it returns the same result if no other
 499   // Assembler functions are invoked in between GetCode() calls.
 500   void GetCode(CodeDesc* desc);
 501
 502   // Read/Modify the code target in the branch/call instruction at pc.
 503   inline static Address target_address_at(Address pc,
 504                                           ConstantPoolArray* constant_pool);
 505   inline static void set_target_address_at(Address pc,
 506                                            ConstantPoolArray* constant_pool,
 507                                            Address target,
 508                                            ICacheFlushMode icache_flush_mode =
 509                                                FLUSH_ICACHE_IF_NEEDED);
 510   static inline Address target_address_at(Address pc, Code* code) {
 511     ConstantPoolArray* constant_pool = code ? code->constant_pool() : NULL;
 512     return target_address_at(pc, constant_pool);
 513   }
 514   static inline void set_target_address_at(Address pc,
 515                                            Code* code,
 516                                            Address target,
 517                                            ICacheFlushMode icache_flush_mode =
 518                                                FLUSH_ICACHE_IF_NEEDED) {
 519     ConstantPoolArray* constant_pool = code ? code->constant_pool() : NULL;
 520     set_target_address_at(pc, constant_pool, target);
 521   }
 522
 523   // Return the code target address at a call site from the return address
 524   // of that call in the instruction stream.
 525   inline static Address target_address_from_return_address(Address pc);
 526
 527   // Return the code target address of the patch debug break slot
 528   inline static Address break_address_from_return_address(Address pc);
 529
 530   // This sets the branch destination (which is in the instruction on x86).
 531   // This is for calls and branches within generated code.
 532   inline static void deserialization_set_special_target_at(
 533       Address instruction_payload, Code* code, Address target) {
 534     set_target_address_at(instruction_payload, code, target);
 535   }
 536
 537   static const int kSpecialTargetSize = kPointerSize;
 538
 539   // Distance between the address of the code target in the call instruction
 540   // and the return address
 541   static const int kCallTargetAddressOffset = kPointerSize;
 542   // Distance between start of patched return sequence and the emitted address
 543   // to jump to.
 544   static const int kPatchReturnSequenceAddressOffset = 1;  // JMP imm32.
 545
 546   // Distance between start of patched debug break slot and the emitted address
 547   // to jump to.
 548   static const int kPatchDebugBreakSlotAddressOffset = 1;  // JMP imm32.
 549
 550   static const int kCallInstructionLength = 5;
 551   static const int kPatchDebugBreakSlotReturnOffset = kPointerSize;
 552   static const int kJSReturnSequenceLength = 6;
 553
 554   // The debug break slot must be able to contain a call instruction.
 555   static const int kDebugBreakSlotLength = kCallInstructionLength;
 556
 557   // One byte opcode for test al, 0xXX.
 558   static const byte kTestAlByte = 0xA8;
 559   // One byte opcode for nop.
 560   static const byte kNopByte = 0x90;
 561
 562   // One byte opcode for a short unconditional jump.
 563   static const byte kJmpShortOpcode = 0xEB;
 564   // One byte prefix for a short conditional jump.
 565   static const byte kJccShortPrefix = 0x70;
 566   static const byte kJncShortOpcode = kJccShortPrefix | not_carry;
 567   static const byte kJcShortOpcode = kJccShortPrefix | carry;
 568   static const byte kJnzShortOpcode = kJccShortPrefix | not_zero;
 569   static const byte kJzShortOpcode = kJccShortPrefix | zero;
 570
 571
 572   // ---------------------------------------------------------------------------
 573   // Code generation
 574   //
 575   // - function names correspond one-to-one to ia32 instruction mnemonics
 576   // - unless specified otherwise, instructions operate on 32bit operands
 577   // - instructions on 8bit (byte) operands/registers have a trailing '_b'
 578   // - instructions on 16bit (word) operands/registers have a trailing '_w'
 579   // - naming conflicts with C++ keywords are resolved via a trailing '_'
 580
 581   // NOTE ON INTERFACE: Currently, the interface is not very consistent
 582   // in the sense that some operations (e.g. mov()) can be called in more
 583   // the one way to generate the same instruction: The Register argument
 584   // can in some cases be replaced with an Operand(Register) argument.
 585   // This should be cleaned up and made more orthogonal. The questions
 586   // is: should we always use Operands instead of Registers where an
 587   // Operand is possible, or should we have a Register (overloaded) form
 588   // instead? We must be careful to make sure that the selected instruction
 589   // is obvious from the parameters to avoid hard-to-find code generation
 590   // bugs.
 591
 592   // Insert the smallest number of nop instructions
 593   // possible to align the pc offset to a multiple
 594   // of m. m must be a power of 2.
 595   void Align(int m);
 596   void Nop(int bytes = 1);
 597   // Aligns code to something that's optimal for a jump target for the platform.
 598   void CodeTargetAlign();
 599
 600   // Stack
 601   void pushad();
 602   void popad();
 603
 604   void pushfd();
 605   void popfd();
 606
 607   void push(const Immediate& x);
 608   void push_imm32(int32_t imm32);
 609   void push(Register src);
 610   void push(const Operand& src);
 611
 612   void pop(Register dst);
 613   void pop(const Operand& dst);
 614
 615   void enter(const Immediate& size);
 616   void leave();
 617
 618   // Moves
 619   void mov_b(Register dst, Register src) { mov_b(dst, Operand(src)); }
 620   void mov_b(Register dst, const Operand& src);
 621   void mov_b(Register dst, int8_t imm8) { mov_b(Operand(dst), imm8); }
 622   void mov_b(const Operand& dst, int8_t imm8);
 623   void mov_b(const Operand& dst, Register src);
 624
 625   void mov_w(Register dst, const Operand& src);
 626   void mov_w(const Operand& dst, Register src);
 627   void mov_w(const Operand& dst, int16_t imm16);
 628
 629   void mov(Register dst, int32_t imm32);
 630   void mov(Register dst, const Immediate& x);
 631   void mov(Register dst, Handle<Object> handle);
 632   void mov(Register dst, const Operand& src);
 633   void mov(Register dst, Register src);
 634   void mov(const Operand& dst, const Immediate& x);
 635   void mov(const Operand& dst, Handle<Object> handle);
 636   void mov(const Operand& dst, Register src);
 637
 638   void movsx_b(Register dst, Register src) { movsx_b(dst, Operand(src)); }
 639   void movsx_b(Register dst, const Operand& src);
 640
 641   void movsx_w(Register dst, Register src) { movsx_w(dst, Operand(src)); }
 642   void movsx_w(Register dst, const Operand& src);
 643
 644   void movzx_b(Register dst, Register src) { movzx_b(dst, Operand(src)); }
 645   void movzx_b(Register dst, const Operand& src);
 646
 647   void movzx_w(Register dst, Register src) { movzx_w(dst, Operand(src)); }
 648   void movzx_w(Register dst, const Operand& src);
 649
 650   // Conditional moves
 651   void cmov(Condition cc, Register dst, Register src) {
 652     cmov(cc, dst, Operand(src));
 653   }
 654   void cmov(Condition cc, Register dst, const Operand& src);
 655
 656   // Flag management.
 657   void cld();
 658
 659   // Repetitive string instructions.
 660   void rep_movs();
 661   void rep_stos();
 662   void stos();
 663
 664   // Exchange
 665   void xchg(Register dst, Register src);
 666   void xchg(Register dst, const Operand& src);
 667
 668   // Arithmetics
 669   void adc(Register dst, int32_t imm32);
 670   void adc(Register dst, const Operand& src);
 671
 672   void add(Register dst, Register src) { add(dst, Operand(src)); }
 673   void add(Register dst, const Operand& src);
 674   void add(const Operand& dst, Register src);
 675   void add(Register dst, const Immediate& imm) { add(Operand(dst), imm); }
 676   void add(const Operand& dst, const Immediate& x);
 677
 678   void and_(Register dst, int32_t imm32);
 679   void and_(Register dst, const Immediate& x);
 680   void and_(Register dst, Register src) { and_(dst, Operand(src)); }
 681   void and_(Register dst, const Operand& src);
 682   void and_(const Operand& dst, Register src);
 683   void and_(const Operand& dst, const Immediate& x);
 684
 685   void cmpb(Register reg, int8_t imm8) { cmpb(Operand(reg), imm8); }
 686   void cmpb(const Operand& op, int8_t imm8);
 687   void cmpb(Register reg, const Operand& op);
 688   void cmpb(const Operand& op, Register reg);
 689   void cmpb_al(const Operand& op);
 690   void cmpw_ax(const Operand& op);
 691   void cmpw(const Operand& op, Immediate imm16);
 692   void cmp(Register reg, int32_t imm32);
 693   void cmp(Register reg, Handle<Object> handle);
 694   void cmp(Register reg0, Register reg1) { cmp(reg0, Operand(reg1)); }
 695   void cmp(Register reg, const Operand& op);
 696   void cmp(Register reg, const Immediate& imm) { cmp(Operand(reg), imm); }
 697   void cmp(const Operand& op, const Immediate& imm);
 698   void cmp(const Operand& op, Handle<Object> handle);
 699
 700   void dec_b(Register dst);
 701   void dec_b(const Operand& dst);
 702
 703   void dec(Register dst);
 704   void dec(const Operand& dst);
 705
 706   void cdq();
 707
 708   void idiv(Register src) { idiv(Operand(src)); }
 709   void idiv(const Operand& src);
 710   void div(Register src) { div(Operand(src)); }
 711   void div(const Operand& src);
 712
 713   // Signed multiply instructions.
 714   void imul(Register src);                               // edx:eax = eax * src.
 715   void imul(Register dst, Register src) { imul(dst, Operand(src)); }
 716   void imul(Register dst, const Operand& src);           // dst = dst * src.
 717   void imul(Register dst, Register src, int32_t imm32);  // dst = src * imm32.
 718   void imul(Register dst, const Operand& src, int32_t imm32);
 719
 720   void inc(Register dst);
 721   void inc(const Operand& dst);
 722
 723   void lea(Register dst, const Operand& src);
 724
 725   // Unsigned multiply instruction.
 726   void mul(Register src);                                // edx:eax = eax * reg.
 727
 728   void neg(Register dst);
 729   void neg(const Operand& dst);
 730
 731   void not_(Register dst);
 732   void not_(const Operand& dst);
 733
 734   void or_(Register dst, int32_t imm32);
 735   void or_(Register dst, Register src) { or_(dst, Operand(src)); }
 736   void or_(Register dst, const Operand& src);
 737   void or_(const Operand& dst, Register src);
 738   void or_(Register dst, const Immediate& imm) { or_(Operand(dst), imm); }
 739   void or_(const Operand& dst, const Immediate& x);
 740
 741   void rcl(Register dst, uint8_t imm8);
 742   void rcr(Register dst, uint8_t imm8);
 743
 744   void ror(Register dst, uint8_t imm8) { ror(Operand(dst), imm8); }
 745   void ror(const Operand& dst, uint8_t imm8);
 746   void ror_cl(Register dst) { ror_cl(Operand(dst)); }
 747   void ror_cl(const Operand& dst);
 748
 749   void sar(Register dst, uint8_t imm8) { sar(Operand(dst), imm8); }
 750   void sar(const Operand& dst, uint8_t imm8);
 751   void sar_cl(Register dst) { sar_cl(Operand(dst)); }
 752   void sar_cl(const Operand& dst);
 753
 754   void sbb(Register dst, const Operand& src);
 755
 756   void shld(Register dst, Register src) { shld(dst, Operand(src)); }
 757   void shld(Register dst, const Operand& src);
 758
 759   void shl(Register dst, uint8_t imm8) { shl(Operand(dst), imm8); }
 760   void shl(const Operand& dst, uint8_t imm8);
 761   void shl_cl(Register dst) { shl_cl(Operand(dst)); }
 762   void shl_cl(const Operand& dst);
 763
 764   void shrd(Register dst, Register src) { shrd(dst, Operand(src)); }
 765   void shrd(Register dst, const Operand& src);
 766
 767   void shr(Register dst, uint8_t imm8) { shr(Operand(dst), imm8); }
 768   void shr(const Operand& dst, uint8_t imm8);
 769   void shr_cl(Register dst) { shr_cl(Operand(dst)); }
 770   void shr_cl(const Operand& dst);
 771
 772   void sub(Register dst, const Immediate& imm) { sub(Operand(dst), imm); }
 773   void sub(const Operand& dst, const Immediate& x);
 774   void sub(Register dst, Register src) { sub(dst, Operand(src)); }
 775   void sub(Register dst, const Operand& src);
 776   void sub(const Operand& dst, Register src);
 777
 778   void test(Register reg, const Immediate& imm);
 779   void test(Register reg0, Register reg1) { test(reg0, Operand(reg1)); }
 780   void test(Register reg, const Operand& op);
 781   void test_b(Register reg, const Operand& op);
 782   void test(const Operand& op, const Immediate& imm);
 783   void test_b(Register reg, uint8_t imm8);
 784   void test_b(const Operand& op, uint8_t imm8);
 785
 786   void xor_(Register dst, int32_t imm32);
 787   void xor_(Register dst, Register src) { xor_(dst, Operand(src)); }
 788   void xor_(Register dst, const Operand& src);
 789   void xor_(const Operand& dst, Register src);
 790   void xor_(Register dst, const Immediate& imm) { xor_(Operand(dst), imm); }
 791   void xor_(const Operand& dst, const Immediate& x);
 792
 793   // Bit operations.
 794   void bt(const Operand& dst, Register src);
 795   void bts(Register dst, Register src) { bts(Operand(dst), src); }
 796   void bts(const Operand& dst, Register src);
 797   void bsr(Register dst, Register src) { bsr(dst, Operand(src)); }
 798   void bsr(Register dst, const Operand& src);
 799
 800   // Miscellaneous
 801   void hlt();
 802   void int3();
 803   void nop();
 804   void ret(int imm16);
 805
 806   // Label operations & relative jumps (PPUM Appendix D)
 807   //
 808   // Takes a branch opcode (cc) and a label (L) and generates
 809   // either a backward branch or a forward branch and links it
 810   // to the label fixup chain. Usage:
 811   //
 812   // Label L;    // unbound label
 813   // j(cc, &L);  // forward branch to unbound label
 814   // bind(&L);   // bind label to the current pc
 815   // j(cc, &L);  // backward branch to bound label
 816   // bind(&L);   // illegal: a label may be bound only once
 817   //
 818   // Note: The same Label can be used for forward and backward branches
 819   // but it may be bound only once.
 820
 821   void bind(Label* L);  // binds an unbound label L to the current code position
 822
 823   // Calls
 824   void call(Label* L);
 825   void call(byte* entry, RelocInfo::Mode rmode);
 826   int CallSize(const Operand& adr);
 827   void call(Register reg) { call(Operand(reg)); }
 828   void call(const Operand& adr);
 829   int CallSize(Handle<Code> code, RelocInfo::Mode mode);
 830   void call(Handle<Code> code,
 831             RelocInfo::Mode rmode,
 832             TypeFeedbackId id = TypeFeedbackId::None());
 833
 834   // Jumps
 835   // unconditional jump to L
 836   void jmp(Label* L, Label::Distance distance = Label::kFar);
 837   void jmp(byte* entry, RelocInfo::Mode rmode);
 838   void jmp(Register reg) { jmp(Operand(reg)); }
 839   void jmp(const Operand& adr);
 840   void jmp(Handle<Code> code, RelocInfo::Mode rmode);
 841
 842   // Conditional jumps
 843   void j(Condition cc,
 844          Label* L,
 845          Label::Distance distance = Label::kFar);
 846   void j(Condition cc, byte* entry, RelocInfo::Mode rmode);
 847   void j(Condition cc, Handle<Code> code);
 848
 849   // Floating-point operations
 850   void fld(int i);
 851   void fstp(int i);
 852
 853   void fld1();
 854   void fldz();
 855   void fldpi();
 856   void fldln2();
 857
 858   void fld_s(const Operand& adr);
 859   void fld_d(const Operand& adr);
 860
 861   void fstp_s(const Operand& adr);
 862   void fst_s(const Operand& adr);
 863   void fstp_d(const Operand& adr);
 864   void fst_d(const Operand& adr);
 865
 866   void fild_s(const Operand& adr);
 867   void fild_d(const Operand& adr);
 868
 869   void fist_s(const Operand& adr);
 870
 871   void fistp_s(const Operand& adr);
 872   void fistp_d(const Operand& adr);
 873
 874   // The fisttp instructions require SSE3.
 875   void fisttp_s(const Operand& adr);
 876   void fisttp_d(const Operand& adr);
 877
 878   void fabs();
 879   void fchs();
 880   void fcos();
 881   void fsin();
 882   void fptan();
 883   void fyl2x();
 884   void f2xm1();
 885   void fscale();
 886   void fninit();
 887
 888   void fadd(int i);
 889   void fadd_i(int i);
 890   void fsub(int i);
 891   void fsub_i(int i);
 892   void fmul(int i);
 893   void fmul_i(int i);
 894   void fdiv(int i);
 895   void fdiv_i(int i);
 896
 897   void fisub_s(const Operand& adr);
 898
 899   void faddp(int i = 1);
 900   void fsubp(int i = 1);
 901   void fsubrp(int i = 1);
 902   void fmulp(int i = 1);
 903   void fdivp(int i = 1);
 904   void fprem();
 905   void fprem1();
 906
 907   void fxch(int i = 1);
 908   void fincstp();
 909   void ffree(int i = 0);
 910
 911   void ftst();
 912   void fucomp(int i);
 913   void fucompp();
 914   void fucomi(int i);
 915   void fucomip();
 916   void fcompp();
 917   void fnstsw_ax();
 918   void fwait();
 919   void fnclex();
 920
 921   void frndint();
 922
 923   void sahf();
 924   void setcc(Condition cc, Register reg);
 925
 926   void cpuid();
 927
 928   // SSE instructions
 929   void movaps(XMMRegister dst, XMMRegister src);
 930   void shufps(XMMRegister dst, XMMRegister src, byte imm8);
 931
 932   void andps(XMMRegister dst, const Operand& src);
 933   void andps(XMMRegister dst, XMMRegister src) { andps(dst, Operand(src)); }
 934   void xorps(XMMRegister dst, const Operand& src);
 935   void xorps(XMMRegister dst, XMMRegister src) { xorps(dst, Operand(src)); }
 936   void orps(XMMRegister dst, const Operand& src);
 937   void orps(XMMRegister dst, XMMRegister src) { orps(dst, Operand(src)); }
 938
 939   void addps(XMMRegister dst, const Operand& src);
 940   void addps(XMMRegister dst, XMMRegister src) { addps(dst, Operand(src)); }
 941   void subps(XMMRegister dst, const Operand& src);
 942   void subps(XMMRegister dst, XMMRegister src) { subps(dst, Operand(src)); }
 943   void mulps(XMMRegister dst, const Operand& src);
 944   void mulps(XMMRegister dst, XMMRegister src) { mulps(dst, Operand(src)); }
 945   void divps(XMMRegister dst, const Operand& src);
 946   void divps(XMMRegister dst, XMMRegister src) { divps(dst, Operand(src)); }
 947
 948   // SSE2 instructions
 949   void cvttss2si(Register dst, const Operand& src);
 950   void cvttss2si(Register dst, XMMRegister src) {
 951     cvttss2si(dst, Operand(src));
 952   }
 953   void cvttsd2si(Register dst, const Operand& src);
 954   void cvttsd2si(Register dst, XMMRegister src) {
 955     cvttsd2si(dst, Operand(src));
 956   }
 957   void cvtsd2si(Register dst, XMMRegister src);
 958
 959   void cvtsi2sd(XMMRegister dst, Register src) { cvtsi2sd(dst, Operand(src)); }
 960   void cvtsi2sd(XMMRegister dst, const Operand& src);
 961   void cvtss2sd(XMMRegister dst, const Operand& src);
 962   void cvtss2sd(XMMRegister dst, XMMRegister src) {
 963     cvtss2sd(dst, Operand(src));
 964   }
 965   void cvtsd2ss(XMMRegister dst, const Operand& src);
 966   void cvtsd2ss(XMMRegister dst, XMMRegister src) {
 967     cvtsd2ss(dst, Operand(src));
 968   }
 969   void addsd(XMMRegister dst, XMMRegister src) { addsd(dst, Operand(src)); }
 970   void addsd(XMMRegister dst, const Operand& src);
 971   void subsd(XMMRegister dst, XMMRegister src) { subsd(dst, Operand(src)); }
 972   void subsd(XMMRegister dst, const Operand& src);
 973   void mulsd(XMMRegister dst, XMMRegister src) { mulsd(dst, Operand(src)); }
 974   void mulsd(XMMRegister dst, const Operand& src);
 975   void divsd(XMMRegister dst, XMMRegister src) { divsd(dst, Operand(src)); }
 976   void divsd(XMMRegister dst, const Operand& src);
 977   void xorpd(XMMRegister dst, XMMRegister src);
 978   void sqrtsd(XMMRegister dst, XMMRegister src) { sqrtsd(dst, Operand(src)); }
 979   void sqrtsd(XMMRegister dst, const Operand& src);
 980
 981   void andpd(XMMRegister dst, XMMRegister src);
 982   void orpd(XMMRegister dst, XMMRegister src);
 983
 984   void ucomisd(XMMRegister dst, XMMRegister src) { ucomisd(dst, Operand(src)); }
 985   void ucomisd(XMMRegister dst, const Operand& src);
 986
 987   enum RoundingMode {
 988     kRoundToNearest = 0x0,
 989     kRoundDown      = 0x1,
 990     kRoundUp        = 0x2,
 991     kRoundToZero    = 0x3
 992   };
 993
 994   void roundsd(XMMRegister dst, XMMRegister src, RoundingMode mode);
 995
 996   void movmskpd(Register dst, XMMRegister src);
 997   void movmskps(Register dst, XMMRegister src);
 998
 999   void cmpltsd(XMMRegister dst, XMMRegister src);
1000   void pcmpeqd(XMMRegister dst, XMMRegister src);
1001
1002   void movdqa(XMMRegister dst, const Operand& src);
1003   void movdqa(const Operand& dst, XMMRegister src);
1004   void movdqu(XMMRegister dst, const Operand& src);
1005   void movdqu(const Operand& dst, XMMRegister src);
1006   void movdq(bool aligned, XMMRegister dst, const Operand& src) {
1007     if (aligned) {
1008       movdqa(dst, src);
1009     } else {
1010       movdqu(dst, src);
1011     }
1012   }
1013
1014   void movd(XMMRegister dst, Register src) { movd(dst, Operand(src)); }
1015   void movd(XMMRegister dst, const Operand& src);
1016   void movd(Register dst, XMMRegister src) { movd(Operand(dst), src); }
1017   void movd(const Operand& dst, XMMRegister src);
1018   void movsd(XMMRegister dst, XMMRegister src) { movsd(dst, Operand(src)); }
1019   void movsd(XMMRegister dst, const Operand& src);
1020   void movsd(const Operand& dst, XMMRegister src);
1021
1022
1023   void movss(XMMRegister dst, const Operand& src);
1024   void movss(const Operand& dst, XMMRegister src);
1025   void movss(XMMRegister dst, XMMRegister src) { movss(dst, Operand(src)); }
1026   void extractps(Register dst, XMMRegister src, byte imm8);
1027
1028   void pand(XMMRegister dst, XMMRegister src);
1029   void pxor(XMMRegister dst, XMMRegister src);
1030   void por(XMMRegister dst, XMMRegister src);
1031   void ptest(XMMRegister dst, XMMRegister src);
1032
1033   void pslld(XMMRegister reg, int8_t shift);
1034   void psrld(XMMRegister reg, int8_t shift);
1035   void psllq(XMMRegister reg, int8_t shift);
1036   void psllq(XMMRegister dst, XMMRegister src);
1037   void psrlq(XMMRegister reg, int8_t shift);
1038   void psrlq(XMMRegister dst, XMMRegister src);
1039   void pshufd(XMMRegister dst, XMMRegister src, uint8_t shuffle);
1040   void pextrd(Register dst, XMMRegister src, int8_t offset) {
1041     pextrd(Operand(dst), src, offset);
1042   }
1043   void pextrd(const Operand& dst, XMMRegister src, int8_t offset);
1044   void pinsrd(XMMRegister dst, Register src, int8_t offset) {
1045     pinsrd(dst, Operand(src), offset);
1046   }
1047   void pinsrd(XMMRegister dst, const Operand& src, int8_t offset);
1048
1049   // Parallel XMM operations.
1050   void movntdqa(XMMRegister dst, const Operand& src);
1051   void movntdq(const Operand& dst, XMMRegister src);
1052   // Prefetch src position into cache level.
1053   // Level 1, 2 or 3 specifies CPU cache level. Level 0 specifies a
1054   // non-temporal
1055   void prefetch(const Operand& src, int level);
1056   // TODO(lrn): Need SFENCE for movnt?
1057
1058   // Check the code size generated from label to here.
1059   int SizeOfCodeGeneratedSince(Label* label) {
1060     return pc_offset() - label->pos();
1061   }
1062
1063   // Mark address of the ExitJSFrame code.
1064   void RecordJSReturn();
1065
1066   // Mark address of a debug break slot.
1067   void RecordDebugBreakSlot();
1068
1069   // Record a comment relocation entry that can be used by a disassembler.
1070   // Use --code-comments to enable, or provide "force = true" flag to always
1071   // write a comment.
1072   void RecordComment(const char* msg, bool force = false);
1073
1074   // Writes a single byte or word of data in the code stream.  Used for
1075   // inline tables, e.g., jump-tables.
1076   void db(uint8_t data);
1077   void dd(uint32_t data);
1078
1079   // Check if there is less than kGap bytes available in the buffer.
1080   // If this is the case, we need to grow the buffer before emitting
1081   // an instruction or relocation information.
1082   inline bool buffer_overflow() const {
1083     return pc_ >= reloc_info_writer.pos() - kGap;
1084   }
1085
1086   // Get the number of bytes available in the buffer.
1087   inline int available_space() const { return reloc_info_writer.pos() - pc_; }
1088
1089   static bool IsNop(Address addr);
1090
1091   PositionsRecorder* positions_recorder() { return &positions_recorder_; }
1092
1093   int relocation_writer_size() {
1094     return (buffer_ + buffer_size_) - reloc_info_writer.pos();
1095   }
1096
1097   // Avoid overflows for displacements etc.
1098   static const int kMaximalBufferSize = 512*MB;
1099
1100   byte byte_at(int pos) { return buffer_[pos]; }
1101   void set_byte_at(int pos, byte value) { buffer_[pos] = value; }
1102
1103   // Allocate a constant pool of the correct size for the generated code.
1104   Handle<ConstantPoolArray> NewConstantPool(Isolate* isolate);
1105
1106   // Generate the constant pool for the generated code.
1107   void PopulateConstantPool(ConstantPoolArray* constant_pool);
1108
1109  protected:
1110   void emit_sse_operand(XMMRegister reg, const Operand& adr);
1111   void emit_sse_operand(XMMRegister dst, XMMRegister src);
1112   void emit_sse_operand(Register dst, XMMRegister src);
1113   void emit_sse_operand(XMMRegister dst, Register src);
1114
1115   byte* addr_at(int pos) { return buffer_ + pos; }
1116
1117
1118  private:
1119   uint32_t long_at(int pos)  {
1120     return *reinterpret_cast<uint32_t*>(addr_at(pos));
1121   }
1122   void long_at_put(int pos, uint32_t x)  {
1123     *reinterpret_cast<uint32_t*>(addr_at(pos)) = x;
1124   }
1125
1126   // code emission
1127   void GrowBuffer();
1128   inline void emit(uint32_t x);
1129   inline void emit(Handle<Object> handle);
1130   inline void emit(uint32_t x,
1131                    RelocInfo::Mode rmode,
1132                    TypeFeedbackId id = TypeFeedbackId::None());
1133   inline void emit(Handle<Code> code,
1134                    RelocInfo::Mode rmode,
1135                    TypeFeedbackId id = TypeFeedbackId::None());
1136   inline void emit(const Immediate& x);
1137   inline void emit_w(const Immediate& x);
1138
1139   // Emit the code-object-relative offset of the label's position
1140   inline void emit_code_relative_offset(Label* label);
1141
1142   // instruction generation
1143   void emit_arith_b(int op1, int op2, Register dst, int imm8);
1144
1145   // Emit a basic arithmetic instruction (i.e. first byte of the family is 0x81)
1146   // with a given destination expression and an immediate operand.  It attempts
1147   // to use the shortest encoding possible.
1148   // sel specifies the /n in the modrm byte (see the Intel PRM).
1149   void emit_arith(int sel, Operand dst, const Immediate& x);
1150
1151   void emit_operand(Register reg, const Operand& adr);
1152
1153   void emit_farith(int b1, int b2, int i);
1154
1155   // labels
1156   void print(Label* L);
1157   void bind_to(Label* L, int pos);
1158
1159   // displacements
1160   inline Displacement disp_at(Label* L);
1161   inline void disp_at_put(Label* L, Displacement disp);
1162   inline void emit_disp(Label* L, Displacement::Type type);
1163   inline void emit_near_disp(Label* L);
1164
1165   // record reloc info for current pc_
1166   void RecordRelocInfo(RelocInfo::Mode rmode, intptr_t data = 0);
1167
1168   friend class CodePatcher;
1169   friend class EnsureSpace;
1170
1171   // code generation
1172   RelocInfoWriter reloc_info_writer;
1173
1174   PositionsRecorder positions_recorder_;
1175   friend class PositionsRecorder;
1176 };
1177
1178
1179 // Helper class that ensures that there is enough space for generating
1180 // instructions and relocation information.  The constructor makes
1181 // sure that there is enough space and (in debug mode) the destructor
1182 // checks that we did not generate too much.
1183 class EnsureSpace BASE_EMBEDDED {
1184  public:
1185   explicit EnsureSpace(Assembler* assembler) : assembler_(assembler) {
1186     if (assembler_->buffer_overflow()) assembler_->GrowBuffer();
1187 #ifdef DEBUG
1188     space_before_ = assembler_->available_space();
1189 #endif
1190   }
1191
1192 #ifdef DEBUG
1193   ~EnsureSpace() {
1194     int bytes_generated = space_before_ - assembler_->available_space();
1195     DCHECK(bytes_generated < assembler_->kGap);
1196   }
1197 #endif
1198
1199  private:
1200   Assembler* assembler_;
1201 #ifdef DEBUG
1202   int space_before_;
1203 #endif
1204 };
1205
1206 } }  // namespace v8::internal
1207
1208 #endif  // V8_IA32_ASSEMBLER_IA32_H_