src/mips64/assembler-mips64.h

   1 // Copyright (c) 1994-2006 Sun Microsystems Inc.
   2 // All Rights Reserved.
   3 //
   4 // Redistribution and use in source and binary forms, with or without
   5 // modification, are permitted provided that the following conditions are
   6 // met:
   7 //
   8 // - Redistributions of source code must retain the above copyright notice,
   9 // this list of conditions and the following disclaimer.
  10 //
  11 // - Redistribution in binary form must reproduce the above copyright
  12 // notice, this list of conditions and the following disclaimer in the
  13 // documentation and/or other materials provided with the distribution.
  14 //
  15 // - Neither the name of Sun Microsystems or the names of contributors may
  16 // be used to endorse or promote products derived from this software without
  17 // specific prior written permission.
  18 //
  19 // THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS
  20 // IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  21 // THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  22 // PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  23 // CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  24 // EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  25 // PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
  26 // PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
  27 // LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
  28 // NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  29 // SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  30
  31 // The original source code covered by the above license above has been
  32 // modified significantly by Google Inc.
  33 // Copyright 2012 the V8 project authors. All rights reserved.
  34
  35
  36 #ifndef V8_MIPS_ASSEMBLER_MIPS_H_
  37 #define V8_MIPS_ASSEMBLER_MIPS_H_
  38
  39 #include <stdio.h>
  40
  41 #include <set>
  42
  43 #include "src/assembler.h"
  44 #include "src/compiler.h"
  45 #include "src/mips64/constants-mips64.h"
  46
  47 namespace v8 {
  48 namespace internal {
  49
  50 // CPU Registers.
  51 //
  52 // 1) We would prefer to use an enum, but enum values are assignment-
  53 // compatible with int, which has caused code-generation bugs.
  54 //
  55 // 2) We would prefer to use a class instead of a struct but we don't like
  56 // the register initialization to depend on the particular initialization
  57 // order (which appears to be different on OS X, Linux, and Windows for the
  58 // installed versions of C++ we tried). Using a struct permits C-style
  59 // "initialization". Also, the Register objects cannot be const as this
  60 // forces initialization stubs in MSVC, making us dependent on initialization
  61 // order.
  62 //
  63 // 3) By not using an enum, we are possibly preventing the compiler from
  64 // doing certain constant folds, which may significantly reduce the
  65 // code generated for some assembly instructions (because they boil down
  66 // to a few constants). If this is a problem, we could change the code
  67 // such that we use an enum in optimized mode, and the struct in debug
  68 // mode. This way we get the compile-time error checking in debug mode
  69 // and best performance in optimized code.
  70
  71
  72 // -----------------------------------------------------------------------------
  73 // Implementation of Register and FPURegister.
  74
  75 // Core register.
  76 struct Register {
  77   static const int kNumRegisters = v8::internal::kNumRegisters;
  78   static const int kMaxNumAllocatableRegisters = 14;  // v0 through t6 and cp.
  79   static const int kSizeInBytes = 8;
  80   static const int kCpRegister = 23;  // cp (s7) is the 23rd register.
  81
  82   inline static int NumAllocatableRegisters();
  83
  84   static int ToAllocationIndex(Register reg) {
  85     DCHECK((reg.code() - 2) < (kMaxNumAllocatableRegisters - 1) ||
  86            reg.is(from_code(kCpRegister)));
  87     return reg.is(from_code(kCpRegister)) ?
  88            kMaxNumAllocatableRegisters - 1 :  // Return last index for 'cp'.
  89            reg.code() - 2;  // zero_reg and 'at' are skipped.
  90   }
  91
  92   static Register FromAllocationIndex(int index) {
  93     DCHECK(index >= 0 && index < kMaxNumAllocatableRegisters);
  94     return index == kMaxNumAllocatableRegisters - 1 ?
  95            from_code(kCpRegister) :  // Last index is always the 'cp' register.
  96            from_code(index + 2);  // zero_reg and 'at' are skipped.
  97   }
  98
  99   static const char* AllocationIndexToString(int index) {
 100     DCHECK(index >= 0 && index < kMaxNumAllocatableRegisters);
 101     const char* const names[] = {
 102       "v0",
 103       "v1",
 104       "a0",
 105       "a1",
 106       "a2",
 107       "a3",
 108       "a4",
 109       "a5",
 110       "a6",
 111       "a7",
 112       "t0",
 113       "t1",
 114       "t2",
 115       "s7",
 116     };
 117     return names[index];
 118   }
 119
 120   static Register from_code(int code) {
 121     Register r = { code };
 122     return r;
 123   }
 124
 125   bool is_valid() const { return 0 <= code_ && code_ < kNumRegisters; }
 126   bool is(Register reg) const { return code_ == reg.code_; }
 127   int code() const {
 128     DCHECK(is_valid());
 129     return code_;
 130   }
 131   int bit() const {
 132     DCHECK(is_valid());
 133     return 1 << code_;
 134   }
 135
 136   // Unfortunately we can't make this private in a struct.
 137   int code_;
 138 };
 139
 140 #define REGISTER(N, C) \
 141   const int kRegister_ ## N ## _Code = C; \
 142   const Register N = { C }
 143
 144 REGISTER(no_reg, -1);
 145 // Always zero.
 146 REGISTER(zero_reg, 0);
 147 // at: Reserved for synthetic instructions.
 148 REGISTER(at, 1);
 149 // v0, v1: Used when returning multiple values from subroutines.
 150 REGISTER(v0, 2);
 151 REGISTER(v1, 3);
 152 // a0 - a4: Used to pass non-FP parameters.
 153 REGISTER(a0, 4);
 154 REGISTER(a1, 5);
 155 REGISTER(a2, 6);
 156 REGISTER(a3, 7);
 157 // a4 - a7 t0 - t3: Can be used without reservation, act as temporary registers
 158 // and are allowed to be destroyed by subroutines.
 159 REGISTER(a4, 8);
 160 REGISTER(a5, 9);
 161 REGISTER(a6, 10);
 162 REGISTER(a7, 11);
 163 REGISTER(t0, 12);
 164 REGISTER(t1, 13);
 165 REGISTER(t2, 14);
 166 REGISTER(t3, 15);
 167 // s0 - s7: Subroutine register variables. Subroutines that write to these
 168 // registers must restore their values before exiting so that the caller can
 169 // expect the values to be preserved.
 170 REGISTER(s0, 16);
 171 REGISTER(s1, 17);
 172 REGISTER(s2, 18);
 173 REGISTER(s3, 19);
 174 REGISTER(s4, 20);
 175 REGISTER(s5, 21);
 176 REGISTER(s6, 22);
 177 REGISTER(s7, 23);
 178 REGISTER(t8, 24);
 179 REGISTER(t9, 25);
 180 // k0, k1: Reserved for system calls and interrupt handlers.
 181 REGISTER(k0, 26);
 182 REGISTER(k1, 27);
 183 // gp: Reserved.
 184 REGISTER(gp, 28);
 185 // sp: Stack pointer.
 186 REGISTER(sp, 29);
 187 // fp: Frame pointer.
 188 REGISTER(fp, 30);
 189 // ra: Return address pointer.
 190 REGISTER(ra, 31);
 191
 192 #undef REGISTER
 193
 194
 195 int ToNumber(Register reg);
 196
 197 Register ToRegister(int num);
 198
 199 // Coprocessor register.
 200 struct FPURegister {
 201   static const int kMaxNumRegisters = v8::internal::kNumFPURegisters;
 202
 203   // TODO(plind): Warning, inconsistent numbering here. kNumFPURegisters refers
 204   // to number of 32-bit FPU regs, but kNumAllocatableRegisters refers to
 205   // number of Double regs (64-bit regs, or FPU-reg-pairs).
 206
 207   // A few double registers are reserved: one as a scratch register and one to
 208   // hold 0.0.
 209   //  f28: 0.0
 210   //  f30: scratch register.
 211   static const int kNumReservedRegisters = 2;
 212   static const int kMaxNumAllocatableRegisters = kMaxNumRegisters / 2 -
 213       kNumReservedRegisters;
 214
 215   inline static int NumRegisters();
 216   inline static int NumAllocatableRegisters();
 217
 218   // TODO(turbofan): Proper support for float32.
 219   inline static int NumAllocatableAliasedRegisters();
 220
 221   inline static int ToAllocationIndex(FPURegister reg);
 222   static const char* AllocationIndexToString(int index);
 223
 224   static FPURegister FromAllocationIndex(int index) {
 225     DCHECK(index >= 0 && index < kMaxNumAllocatableRegisters);
 226     return from_code(index * 2);
 227   }
 228
 229   static FPURegister from_code(int code) {
 230     FPURegister r = { code };
 231     return r;
 232   }
 233
 234   bool is_valid() const { return 0 <= code_ && code_ < kMaxNumRegisters ; }
 235   bool is(FPURegister creg) const { return code_ == creg.code_; }
 236   FPURegister low() const {
 237     // TODO(plind): Create DCHECK for FR=0 mode. This usage suspect for FR=1.
 238     // Find low reg of a Double-reg pair, which is the reg itself.
 239     DCHECK(code_ % 2 == 0);  // Specified Double reg must be even.
 240     FPURegister reg;
 241     reg.code_ = code_;
 242     DCHECK(reg.is_valid());
 243     return reg;
 244   }
 245   FPURegister high() const {
 246     // TODO(plind): Create DCHECK for FR=0 mode. This usage illegal in FR=1.
 247     // Find high reg of a Doubel-reg pair, which is reg + 1.
 248     DCHECK(code_ % 2 == 0);  // Specified Double reg must be even.
 249     FPURegister reg;
 250     reg.code_ = code_ + 1;
 251     DCHECK(reg.is_valid());
 252     return reg;
 253   }
 254
 255   int code() const {
 256     DCHECK(is_valid());
 257     return code_;
 258   }
 259   int bit() const {
 260     DCHECK(is_valid());
 261     return 1 << code_;
 262   }
 263   void setcode(int f) {
 264     code_ = f;
 265     DCHECK(is_valid());
 266   }
 267   // Unfortunately we can't make this private in a struct.
 268   int code_;
 269 };
 270
 271 // V8 now supports the O32 ABI, and the FPU Registers are organized as 32
 272 // 32-bit registers, f0 through f31. When used as 'double' they are used
 273 // in pairs, starting with the even numbered register. So a double operation
 274 // on f0 really uses f0 and f1.
 275 // (Modern mips hardware also supports 32 64-bit registers, via setting
 276 // (privileged) Status Register FR bit to 1. This is used by the N32 ABI,
 277 // but it is not in common use. Someday we will want to support this in v8.)
 278
 279 // For O32 ABI, Floats and Doubles refer to same set of 32 32-bit registers.
 280 typedef FPURegister DoubleRegister;
 281 typedef FPURegister FloatRegister;
 282
 283 const FPURegister no_freg = { -1 };
 284
 285 const FPURegister f0 = { 0 };  // Return value in hard float mode.
 286 const FPURegister f1 = { 1 };
 287 const FPURegister f2 = { 2 };
 288 const FPURegister f3 = { 3 };
 289 const FPURegister f4 = { 4 };
 290 const FPURegister f5 = { 5 };
 291 const FPURegister f6 = { 6 };
 292 const FPURegister f7 = { 7 };
 293 const FPURegister f8 = { 8 };
 294 const FPURegister f9 = { 9 };
 295 const FPURegister f10 = { 10 };
 296 const FPURegister f11 = { 11 };
 297 const FPURegister f12 = { 12 };  // Arg 0 in hard float mode.
 298 const FPURegister f13 = { 13 };
 299 const FPURegister f14 = { 14 };  // Arg 1 in hard float mode.
 300 const FPURegister f15 = { 15 };
 301 const FPURegister f16 = { 16 };
 302 const FPURegister f17 = { 17 };
 303 const FPURegister f18 = { 18 };
 304 const FPURegister f19 = { 19 };
 305 const FPURegister f20 = { 20 };
 306 const FPURegister f21 = { 21 };
 307 const FPURegister f22 = { 22 };
 308 const FPURegister f23 = { 23 };
 309 const FPURegister f24 = { 24 };
 310 const FPURegister f25 = { 25 };
 311 const FPURegister f26 = { 26 };
 312 const FPURegister f27 = { 27 };
 313 const FPURegister f28 = { 28 };
 314 const FPURegister f29 = { 29 };
 315 const FPURegister f30 = { 30 };
 316 const FPURegister f31 = { 31 };
 317
 318 // Register aliases.
 319 // cp is assumed to be a callee saved register.
 320 // Defined using #define instead of "static const Register&" because Clang
 321 // complains otherwise when a compilation unit that includes this header
 322 // doesn't use the variables.
 323 #define kRootRegister s6
 324 #define cp s7
 325 #define kLithiumScratchReg s3
 326 #define kLithiumScratchReg2 s4
 327 #define kLithiumScratchDouble f30
 328 #define kDoubleRegZero f28
 329 // Used on mips64r6 for compare operations.
 330 #define kDoubleCompareReg f31
 331
 332 // FPU (coprocessor 1) control registers.
 333 // Currently only FCSR (#31) is implemented.
 334 struct FPUControlRegister {
 335   bool is_valid() const { return code_ == kFCSRRegister; }
 336   bool is(FPUControlRegister creg) const { return code_ == creg.code_; }
 337   int code() const {
 338     DCHECK(is_valid());
 339     return code_;
 340   }
 341   int bit() const {
 342     DCHECK(is_valid());
 343     return 1 << code_;
 344   }
 345   void setcode(int f) {
 346     code_ = f;
 347     DCHECK(is_valid());
 348   }
 349   // Unfortunately we can't make this private in a struct.
 350   int code_;
 351 };
 352
 353 const FPUControlRegister no_fpucreg = { kInvalidFPUControlRegister };
 354 const FPUControlRegister FCSR = { kFCSRRegister };
 355
 356
 357 // -----------------------------------------------------------------------------
 358 // Machine instruction Operands.
 359 const int kSmiShift = kSmiTagSize + kSmiShiftSize;
 360 const uint64_t kSmiShiftMask = (1UL << kSmiShift) - 1;
 361 // Class Operand represents a shifter operand in data processing instructions.
 362 class Operand BASE_EMBEDDED {
 363  public:
 364   // Immediate.
 365   INLINE(explicit Operand(int64_t immediate,
 366          RelocInfo::Mode rmode = RelocInfo::NONE64));
 367   INLINE(explicit Operand(const ExternalReference& f));
 368   INLINE(explicit Operand(const char* s));
 369   INLINE(explicit Operand(Object** opp));
 370   INLINE(explicit Operand(Context** cpp));
 371   explicit Operand(Handle<Object> handle);
 372   INLINE(explicit Operand(Smi* value));
 373
 374   // Register.
 375   INLINE(explicit Operand(Register rm));
 376
 377   // Return true if this is a register operand.
 378   INLINE(bool is_reg() const);
 379
 380   inline int64_t immediate() const {
 381     DCHECK(!is_reg());
 382     return imm64_;
 383   }
 384
 385   Register rm() const { return rm_; }
 386
 387  private:
 388   Register rm_;
 389   int64_t imm64_;  // Valid if rm_ == no_reg.
 390   RelocInfo::Mode rmode_;
 391
 392   friend class Assembler;
 393   friend class MacroAssembler;
 394 };
 395
 396
 397 // On MIPS we have only one adressing mode with base_reg + offset.
 398 // Class MemOperand represents a memory operand in load and store instructions.
 399 class MemOperand : public Operand {
 400  public:
 401   // Immediate value attached to offset.
 402   enum OffsetAddend {
 403     offset_minus_one = -1,
 404     offset_zero = 0
 405   };
 406
 407   explicit MemOperand(Register rn, int32_t offset = 0);
 408   explicit MemOperand(Register rn, int32_t unit, int32_t multiplier,
 409                       OffsetAddend offset_addend = offset_zero);
 410   int32_t offset() const { return offset_; }
 411
 412   bool OffsetIsInt16Encodable() const {
 413     return is_int16(offset_);
 414   }
 415
 416  private:
 417   int32_t offset_;
 418
 419   friend class Assembler;
 420 };
 421
 422
 423 class Assembler : public AssemblerBase {
 424  public:
 425   // Create an assembler. Instructions and relocation information are emitted
 426   // into a buffer, with the instructions starting from the beginning and the
 427   // relocation information starting from the end of the buffer. See CodeDesc
 428   // for a detailed comment on the layout (globals.h).
 429   //
 430   // If the provided buffer is NULL, the assembler allocates and grows its own
 431   // buffer, and buffer_size determines the initial buffer size. The buffer is
 432   // owned by the assembler and deallocated upon destruction of the assembler.
 433   //
 434   // If the provided buffer is not NULL, the assembler uses the provided buffer
 435   // for code generation and assumes its size to be buffer_size. If the buffer
 436   // is too small, a fatal error occurs. No deallocation of the buffer is done
 437   // upon destruction of the assembler.
 438   Assembler(Isolate* isolate, void* buffer, int buffer_size);
 439   virtual ~Assembler() { }
 440
 441   // GetCode emits any pending (non-emitted) code and fills the descriptor
 442   // desc. GetCode() is idempotent; it returns the same result if no other
 443   // Assembler functions are invoked in between GetCode() calls.
 444   void GetCode(CodeDesc* desc);
 445
 446   // Label operations & relative jumps (PPUM Appendix D).
 447   //
 448   // Takes a branch opcode (cc) and a label (L) and generates
 449   // either a backward branch or a forward branch and links it
 450   // to the label fixup chain. Usage:
 451   //
 452   // Label L;    // unbound label
 453   // j(cc, &L);  // forward branch to unbound label
 454   // bind(&L);   // bind label to the current pc
 455   // j(cc, &L);  // backward branch to bound label
 456   // bind(&L);   // illegal: a label may be bound only once
 457   //
 458   // Note: The same Label can be used for forward and backward branches
 459   // but it may be bound only once.
 460   void bind(Label* L);  // Binds an unbound label L to current code position.
 461   // Determines if Label is bound and near enough so that branch instruction
 462   // can be used to reach it, instead of jump instruction.
 463   bool is_near(Label* L);
 464
 465   // Returns the branch offset to the given label from the current code
 466   // position. Links the label to the current position if it is still unbound.
 467   // Manages the jump elimination optimization if the second parameter is true.
 468   int32_t branch_offset(Label* L, bool jump_elimination_allowed);
 469   int32_t branch_offset_compact(Label* L, bool jump_elimination_allowed);
 470   int32_t branch_offset21(Label* L, bool jump_elimination_allowed);
 471   int32_t branch_offset21_compact(Label* L, bool jump_elimination_allowed);
 472   int32_t shifted_branch_offset(Label* L, bool jump_elimination_allowed) {
 473     int32_t o = branch_offset(L, jump_elimination_allowed);
 474     DCHECK((o & 3) == 0);   // Assert the offset is aligned.
 475     return o >> 2;
 476   }
 477   int32_t shifted_branch_offset_compact(Label* L,
 478       bool jump_elimination_allowed) {
 479     int32_t o = branch_offset_compact(L, jump_elimination_allowed);
 480     DCHECK((o & 3) == 0);   // Assert the offset is aligned.
 481     return o >> 2;
 482   }
 483   uint64_t jump_address(Label* L);
 484
 485   // Puts a labels target address at the given position.
 486   // The high 8 bits are set to zero.
 487   void label_at_put(Label* L, int at_offset);
 488
 489   // Read/Modify the code target address in the branch/call instruction at pc.
 490   static Address target_address_at(Address pc);
 491   static void set_target_address_at(Address pc,
 492                                     Address target,
 493                                     ICacheFlushMode icache_flush_mode =
 494                                         FLUSH_ICACHE_IF_NEEDED);
 495   // On MIPS there is no Constant Pool so we skip that parameter.
 496   INLINE(static Address target_address_at(Address pc, Address constant_pool)) {
 497     return target_address_at(pc);
 498   }
 499   INLINE(static void set_target_address_at(
 500       Address pc, Address constant_pool, Address target,
 501       ICacheFlushMode icache_flush_mode = FLUSH_ICACHE_IF_NEEDED)) {
 502     set_target_address_at(pc, target, icache_flush_mode);
 503   }
 504   INLINE(static Address target_address_at(Address pc, Code* code)) {
 505     Address constant_pool = code ? code->constant_pool() : NULL;
 506     return target_address_at(pc, constant_pool);
 507   }
 508   INLINE(static void set_target_address_at(Address pc,
 509                                            Code* code,
 510                                            Address target,
 511                                            ICacheFlushMode icache_flush_mode =
 512                                                FLUSH_ICACHE_IF_NEEDED)) {
 513     Address constant_pool = code ? code->constant_pool() : NULL;
 514     set_target_address_at(pc, constant_pool, target, icache_flush_mode);
 515   }
 516
 517   // Return the code target address at a call site from the return address
 518   // of that call in the instruction stream.
 519   inline static Address target_address_from_return_address(Address pc);
 520
 521   // Return the code target address of the patch debug break slot
 522   inline static Address break_address_from_return_address(Address pc);
 523
 524   static void JumpLabelToJumpRegister(Address pc);
 525
 526   static void QuietNaN(HeapObject* nan);
 527
 528   // This sets the branch destination (which gets loaded at the call address).
 529   // This is for calls and branches within generated code.  The serializer
 530   // has already deserialized the lui/ori instructions etc.
 531   inline static void deserialization_set_special_target_at(
 532       Address instruction_payload, Code* code, Address target) {
 533     set_target_address_at(
 534         instruction_payload - kInstructionsFor64BitConstant * kInstrSize,
 535         code,
 536         target);
 537   }
 538
 539   // This sets the internal reference at the pc.
 540   inline static void deserialization_set_target_internal_reference_at(
 541       Address pc, Address target,
 542       RelocInfo::Mode mode = RelocInfo::INTERNAL_REFERENCE);
 543
 544   // Size of an instruction.
 545   static const int kInstrSize = sizeof(Instr);
 546
 547   // Difference between address of current opcode and target address offset.
 548   static const int kBranchPCOffset = 4;
 549
 550   // Here we are patching the address in the LUI/ORI instruction pair.
 551   // These values are used in the serialization process and must be zero for
 552   // MIPS platform, as Code, Embedded Object or External-reference pointers
 553   // are split across two consecutive instructions and don't exist separately
 554   // in the code, so the serializer should not step forwards in memory after
 555   // a target is resolved and written.
 556   static const int kSpecialTargetSize = 0;
 557
 558   // Number of consecutive instructions used to store 32bit/64bit constant.
 559   // This constant was used in RelocInfo::target_address_address() function
 560   // to tell serializer address of the instruction that follows
 561   // LUI/ORI instruction pair.
 562   static const int kInstructionsFor32BitConstant = 2;
 563   static const int kInstructionsFor64BitConstant = 4;
 564
 565   // Distance between the instruction referring to the address of the call
 566   // target and the return address.
 567   static const int kCallTargetAddressOffset = 6 * kInstrSize;
 568
 569   // Distance between start of patched return sequence and the emitted address
 570   // to jump to.
 571   static const int kPatchReturnSequenceAddressOffset = 0;
 572
 573   // Distance between start of patched debug break slot and the emitted address
 574   // to jump to.
 575   static const int kPatchDebugBreakSlotAddressOffset =  0 * kInstrSize;
 576
 577   // Difference between address of current opcode and value read from pc
 578   // register.
 579   static const int kPcLoadDelta = 4;
 580
 581   static const int kPatchDebugBreakSlotReturnOffset = 6 * kInstrSize;
 582
 583   // Number of instructions used for the JS return sequence. The constant is
 584   // used by the debugger to patch the JS return sequence.
 585   static const int kJSReturnSequenceInstructions = 7;
 586   static const int kJSReturnSequenceLength =
 587       kJSReturnSequenceInstructions * kInstrSize;
 588   static const int kDebugBreakSlotInstructions = 6;
 589   static const int kDebugBreakSlotLength =
 590       kDebugBreakSlotInstructions * kInstrSize;
 591
 592
 593   // ---------------------------------------------------------------------------
 594   // Code generation.
 595
 596   // Insert the smallest number of nop instructions
 597   // possible to align the pc offset to a multiple
 598   // of m. m must be a power of 2 (>= 4).
 599   void Align(int m);
 600   // Insert the smallest number of zero bytes possible to align the pc offset
 601   // to a mulitple of m. m must be a power of 2 (>= 2).
 602   void DataAlign(int m);
 603   // Aligns code to something that's optimal for a jump target for the platform.
 604   void CodeTargetAlign();
 605
 606   // Different nop operations are used by the code generator to detect certain
 607   // states of the generated code.
 608   enum NopMarkerTypes {
 609     NON_MARKING_NOP = 0,
 610     DEBUG_BREAK_NOP,
 611     // IC markers.
 612     PROPERTY_ACCESS_INLINED,
 613     PROPERTY_ACCESS_INLINED_CONTEXT,
 614     PROPERTY_ACCESS_INLINED_CONTEXT_DONT_DELETE,
 615     // Helper values.
 616     LAST_CODE_MARKER,
 617     FIRST_IC_MARKER = PROPERTY_ACCESS_INLINED,
 618     // Code aging
 619     CODE_AGE_MARKER_NOP = 6,
 620     CODE_AGE_SEQUENCE_NOP
 621   };
 622
 623   // Type == 0 is the default non-marking nop. For mips this is a
 624   // sll(zero_reg, zero_reg, 0). We use rt_reg == at for non-zero
 625   // marking, to avoid conflict with ssnop and ehb instructions.
 626   void nop(unsigned int type = 0) {
 627     DCHECK(type < 32);
 628     Register nop_rt_reg = (type == 0) ? zero_reg : at;
 629     sll(zero_reg, nop_rt_reg, type, true);
 630   }
 631
 632
 633   // --------Branch-and-jump-instructions----------
 634   // We don't use likely variant of instructions.
 635   void b(int16_t offset);
 636   void b(Label* L) { b(branch_offset(L, false)>>2); }
 637   void bal(int16_t offset);
 638   void bal(Label* L) { bal(branch_offset(L, false)>>2); }
 639   void bc(int32_t offset);
 640   void bc(Label* L) { bc(branch_offset(L, false) >> 2); }
 641   void balc(int32_t offset);
 642   void balc(Label* L) { balc(branch_offset(L, false) >> 2); }
 643
 644   void beq(Register rs, Register rt, int16_t offset);
 645   void beq(Register rs, Register rt, Label* L) {
 646     beq(rs, rt, branch_offset(L, false) >> 2);
 647   }
 648   void bgez(Register rs, int16_t offset);
 649   void bgezc(Register rt, int16_t offset);
 650   void bgezc(Register rt, Label* L) {
 651     bgezc(rt, branch_offset_compact(L, false)>>2);
 652   }
 653   void bgeuc(Register rs, Register rt, int16_t offset);
 654   void bgeuc(Register rs, Register rt, Label* L) {
 655     bgeuc(rs, rt, branch_offset_compact(L, false)>>2);
 656   }
 657   void bgec(Register rs, Register rt, int16_t offset);
 658   void bgec(Register rs, Register rt, Label* L) {
 659     bgec(rs, rt, branch_offset_compact(L, false)>>2);
 660   }
 661   void bgezal(Register rs, int16_t offset);
 662   void bgezalc(Register rt, int16_t offset);
 663   void bgezalc(Register rt, Label* L) {
 664     bgezalc(rt, branch_offset_compact(L, false)>>2);
 665   }
 666   void bgezall(Register rs, int16_t offset);
 667   void bgezall(Register rs, Label* L) {
 668     bgezall(rs, branch_offset(L, false)>>2);
 669   }
 670   void bgtz(Register rs, int16_t offset);
 671   void bgtzc(Register rt, int16_t offset);
 672   void bgtzc(Register rt, Label* L) {
 673     bgtzc(rt, branch_offset_compact(L, false)>>2);
 674   }
 675   void blez(Register rs, int16_t offset);
 676   void blezc(Register rt, int16_t offset);
 677   void blezc(Register rt, Label* L) {
 678     blezc(rt, branch_offset_compact(L, false)>>2);
 679   }
 680   void bltz(Register rs, int16_t offset);
 681   void bltzc(Register rt, int16_t offset);
 682   void bltzc(Register rt, Label* L) {
 683     bltzc(rt, branch_offset_compact(L, false)>>2);
 684   }
 685   void bltuc(Register rs, Register rt, int16_t offset);
 686   void bltuc(Register rs, Register rt, Label* L) {
 687     bltuc(rs, rt, branch_offset_compact(L, false)>>2);
 688   }
 689   void bltc(Register rs, Register rt, int16_t offset);
 690   void bltc(Register rs, Register rt, Label* L) {
 691     bltc(rs, rt, branch_offset_compact(L, false)>>2);
 692   }
 693
 694   void bltzal(Register rs, int16_t offset);
 695   void blezalc(Register rt, int16_t offset);
 696   void blezalc(Register rt, Label* L) {
 697     blezalc(rt, branch_offset_compact(L, false)>>2);
 698   }
 699   void bltzalc(Register rt, int16_t offset);
 700   void bltzalc(Register rt, Label* L) {
 701     bltzalc(rt, branch_offset_compact(L, false)>>2);
 702   }
 703   void bgtzalc(Register rt, int16_t offset);
 704   void bgtzalc(Register rt, Label* L) {
 705     bgtzalc(rt, branch_offset_compact(L, false)>>2);
 706   }
 707   void beqzalc(Register rt, int16_t offset);
 708   void beqzalc(Register rt, Label* L) {
 709     beqzalc(rt, branch_offset_compact(L, false)>>2);
 710   }
 711   void beqc(Register rs, Register rt, int16_t offset);
 712   void beqc(Register rs, Register rt, Label* L) {
 713     beqc(rs, rt, branch_offset_compact(L, false)>>2);
 714   }
 715   void beqzc(Register rs, int32_t offset);
 716   void beqzc(Register rs, Label* L) {
 717     beqzc(rs, branch_offset21_compact(L, false)>>2);
 718   }
 719   void bnezalc(Register rt, int16_t offset);
 720   void bnezalc(Register rt, Label* L) {
 721     bnezalc(rt, branch_offset_compact(L, false)>>2);
 722   }
 723   void bnec(Register rs, Register rt, int16_t offset);
 724   void bnec(Register rs, Register rt, Label* L) {
 725     bnec(rs, rt, branch_offset_compact(L, false)>>2);
 726   }
 727   void bnezc(Register rt, int32_t offset);
 728   void bnezc(Register rt, Label* L) {
 729     bnezc(rt, branch_offset21_compact(L, false)>>2);
 730   }
 731   void bne(Register rs, Register rt, int16_t offset);
 732   void bne(Register rs, Register rt, Label* L) {
 733     bne(rs, rt, branch_offset(L, false)>>2);
 734   }
 735   void bovc(Register rs, Register rt, int16_t offset);
 736   void bovc(Register rs, Register rt, Label* L) {
 737     bovc(rs, rt, branch_offset_compact(L, false)>>2);
 738   }
 739   void bnvc(Register rs, Register rt, int16_t offset);
 740   void bnvc(Register rs, Register rt, Label* L) {
 741     bnvc(rs, rt, branch_offset_compact(L, false)>>2);
 742   }
 743
 744   // Never use the int16_t b(l)cond version with a branch offset
 745   // instead of using the Label* version.
 746
 747   // Jump targets must be in the current 256 MB-aligned region. i.e. 28 bits.
 748   void j(int64_t target);
 749   void jal(int64_t target);
 750   void jalr(Register rs, Register rd = ra);
 751   void jr(Register target);
 752   void jic(Register rt, int16_t offset);
 753   void jialc(Register rt, int16_t offset);
 754
 755
 756   // -------Data-processing-instructions---------
 757
 758   // Arithmetic.
 759   void addu(Register rd, Register rs, Register rt);
 760   void subu(Register rd, Register rs, Register rt);
 761
 762   void div(Register rs, Register rt);
 763   void divu(Register rs, Register rt);
 764   void ddiv(Register rs, Register rt);
 765   void ddivu(Register rs, Register rt);
 766   void div(Register rd, Register rs, Register rt);
 767   void divu(Register rd, Register rs, Register rt);
 768   void ddiv(Register rd, Register rs, Register rt);
 769   void ddivu(Register rd, Register rs, Register rt);
 770   void mod(Register rd, Register rs, Register rt);
 771   void modu(Register rd, Register rs, Register rt);
 772   void dmod(Register rd, Register rs, Register rt);
 773   void dmodu(Register rd, Register rs, Register rt);
 774
 775   void mul(Register rd, Register rs, Register rt);
 776   void muh(Register rd, Register rs, Register rt);
 777   void mulu(Register rd, Register rs, Register rt);
 778   void muhu(Register rd, Register rs, Register rt);
 779   void mult(Register rs, Register rt);
 780   void multu(Register rs, Register rt);
 781   void dmul(Register rd, Register rs, Register rt);
 782   void dmuh(Register rd, Register rs, Register rt);
 783   void dmulu(Register rd, Register rs, Register rt);
 784   void dmuhu(Register rd, Register rs, Register rt);
 785   void daddu(Register rd, Register rs, Register rt);
 786   void dsubu(Register rd, Register rs, Register rt);
 787   void dmult(Register rs, Register rt);
 788   void dmultu(Register rs, Register rt);
 789
 790   void addiu(Register rd, Register rs, int32_t j);
 791   void daddiu(Register rd, Register rs, int32_t j);
 792
 793   // Logical.
 794   void and_(Register rd, Register rs, Register rt);
 795   void or_(Register rd, Register rs, Register rt);
 796   void xor_(Register rd, Register rs, Register rt);
 797   void nor(Register rd, Register rs, Register rt);
 798
 799   void andi(Register rd, Register rs, int32_t j);
 800   void ori(Register rd, Register rs, int32_t j);
 801   void xori(Register rd, Register rs, int32_t j);
 802   void lui(Register rd, int32_t j);
 803   void aui(Register rs, Register rt, int32_t j);
 804   void daui(Register rs, Register rt, int32_t j);
 805   void dahi(Register rs, int32_t j);
 806   void dati(Register rs, int32_t j);
 807
 808   // Shifts.
 809   // Please note: sll(zero_reg, zero_reg, x) instructions are reserved as nop
 810   // and may cause problems in normal code. coming_from_nop makes sure this
 811   // doesn't happen.
 812   void sll(Register rd, Register rt, uint16_t sa, bool coming_from_nop = false);
 813   void sllv(Register rd, Register rt, Register rs);
 814   void srl(Register rd, Register rt, uint16_t sa);
 815   void srlv(Register rd, Register rt, Register rs);
 816   void sra(Register rt, Register rd, uint16_t sa);
 817   void srav(Register rt, Register rd, Register rs);
 818   void rotr(Register rd, Register rt, uint16_t sa);
 819   void rotrv(Register rd, Register rt, Register rs);
 820   void dsll(Register rd, Register rt, uint16_t sa);
 821   void dsllv(Register rd, Register rt, Register rs);
 822   void dsrl(Register rd, Register rt, uint16_t sa);
 823   void dsrlv(Register rd, Register rt, Register rs);
 824   void drotr(Register rd, Register rt, uint16_t sa);
 825   void drotrv(Register rd, Register rt, Register rs);
 826   void dsra(Register rt, Register rd, uint16_t sa);
 827   void dsrav(Register rd, Register rt, Register rs);
 828   void dsll32(Register rt, Register rd, uint16_t sa);
 829   void dsrl32(Register rt, Register rd, uint16_t sa);
 830   void dsra32(Register rt, Register rd, uint16_t sa);
 831
 832
 833   // ------------Memory-instructions-------------
 834
 835   void lb(Register rd, const MemOperand& rs);
 836   void lbu(Register rd, const MemOperand& rs);
 837   void lh(Register rd, const MemOperand& rs);
 838   void lhu(Register rd, const MemOperand& rs);
 839   void lw(Register rd, const MemOperand& rs);
 840   void lwu(Register rd, const MemOperand& rs);
 841   void lwl(Register rd, const MemOperand& rs);
 842   void lwr(Register rd, const MemOperand& rs);
 843   void sb(Register rd, const MemOperand& rs);
 844   void sh(Register rd, const MemOperand& rs);
 845   void sw(Register rd, const MemOperand& rs);
 846   void swl(Register rd, const MemOperand& rs);
 847   void swr(Register rd, const MemOperand& rs);
 848   void ldl(Register rd, const MemOperand& rs);
 849   void ldr(Register rd, const MemOperand& rs);
 850   void sdl(Register rd, const MemOperand& rs);
 851   void sdr(Register rd, const MemOperand& rs);
 852   void ld(Register rd, const MemOperand& rs);
 853   void sd(Register rd, const MemOperand& rs);
 854
 855
 856   // ---------PC-Relative-instructions-----------
 857
 858   void addiupc(Register rs, int32_t imm19);
 859   void lwpc(Register rs, int32_t offset19);
 860   void lwupc(Register rs, int32_t offset19);
 861   void ldpc(Register rs, int32_t offset18);
 862   void auipc(Register rs, int16_t imm16);
 863   void aluipc(Register rs, int16_t imm16);
 864
 865
 866   // ----------------Prefetch--------------------
 867
 868   void pref(int32_t hint, const MemOperand& rs);
 869
 870
 871   // -------------Misc-instructions--------------
 872
 873   // Break / Trap instructions.
 874   void break_(uint32_t code, bool break_as_stop = false);
 875   void stop(const char* msg, uint32_t code = kMaxStopCode);
 876   void tge(Register rs, Register rt, uint16_t code);
 877   void tgeu(Register rs, Register rt, uint16_t code);
 878   void tlt(Register rs, Register rt, uint16_t code);
 879   void tltu(Register rs, Register rt, uint16_t code);
 880   void teq(Register rs, Register rt, uint16_t code);
 881   void tne(Register rs, Register rt, uint16_t code);
 882
 883   // Move from HI/LO register.
 884   void mfhi(Register rd);
 885   void mflo(Register rd);
 886
 887   // Set on less than.
 888   void slt(Register rd, Register rs, Register rt);
 889   void sltu(Register rd, Register rs, Register rt);
 890   void slti(Register rd, Register rs, int32_t j);
 891   void sltiu(Register rd, Register rs, int32_t j);
 892
 893   // Conditional move.
 894   void movz(Register rd, Register rs, Register rt);
 895   void movn(Register rd, Register rs, Register rt);
 896   void movt(Register rd, Register rs, uint16_t cc = 0);
 897   void movf(Register rd, Register rs, uint16_t cc = 0);
 898
 899   void sel(SecondaryField fmt, FPURegister fd, FPURegister fs, FPURegister ft);
 900   void sel_s(FPURegister fd, FPURegister fs, FPURegister ft);
 901   void sel_d(FPURegister fd, FPURegister fs, FPURegister ft);
 902   void seleqz(Register rd, Register rs, Register rt);
 903   void seleqz(SecondaryField fmt, FPURegister fd, FPURegister fs,
 904               FPURegister ft);
 905   void selnez(Register rs, Register rt, Register rd);
 906   void selnez(SecondaryField fmt, FPURegister fd, FPURegister fs,
 907               FPURegister ft);
 908   void seleqz_d(FPURegister fd, FPURegister fs, FPURegister ft);
 909   void seleqz_s(FPURegister fd, FPURegister fs, FPURegister ft);
 910   void selnez_d(FPURegister fd, FPURegister fs, FPURegister ft);
 911   void selnez_s(FPURegister fd, FPURegister fs, FPURegister ft);
 912
 913   void movz_s(FPURegister fd, FPURegister fs, Register rt);
 914   void movz_d(FPURegister fd, FPURegister fs, Register rt);
 915   void movt_s(FPURegister fd, FPURegister fs, uint16_t cc);
 916   void movt_d(FPURegister fd, FPURegister fs, uint16_t cc);
 917   void movf_s(FPURegister fd, FPURegister fs, uint16_t cc);
 918   void movf_d(FPURegister fd, FPURegister fs, uint16_t cc);
 919   void movn_s(FPURegister fd, FPURegister fs, Register rt);
 920   void movn_d(FPURegister fd, FPURegister fs, Register rt);
 921   // Bit twiddling.
 922   void clz(Register rd, Register rs);
 923   void ins_(Register rt, Register rs, uint16_t pos, uint16_t size);
 924   void ext_(Register rt, Register rs, uint16_t pos, uint16_t size);
 925   void dext_(Register rt, Register rs, uint16_t pos, uint16_t size);
 926   void bitswap(Register rd, Register rt);
 927   void dbitswap(Register rd, Register rt);
 928   void align(Register rd, Register rs, Register rt, uint8_t bp);
 929   void dalign(Register rd, Register rs, Register rt, uint8_t bp);
 930
 931   // --------Coprocessor-instructions----------------
 932
 933   // Load, store, and move.
 934   void lwc1(FPURegister fd, const MemOperand& src);
 935   void ldc1(FPURegister fd, const MemOperand& src);
 936
 937   void swc1(FPURegister fs, const MemOperand& dst);
 938   void sdc1(FPURegister fs, const MemOperand& dst);
 939
 940   void mtc1(Register rt, FPURegister fs);
 941   void mthc1(Register rt, FPURegister fs);
 942   void dmtc1(Register rt, FPURegister fs);
 943
 944   void mfc1(Register rt, FPURegister fs);
 945   void mfhc1(Register rt, FPURegister fs);
 946   void dmfc1(Register rt, FPURegister fs);
 947
 948   void ctc1(Register rt, FPUControlRegister fs);
 949   void cfc1(Register rt, FPUControlRegister fs);
 950
 951   // Arithmetic.
 952   void add_s(FPURegister fd, FPURegister fs, FPURegister ft);
 953   void add_d(FPURegister fd, FPURegister fs, FPURegister ft);
 954   void sub_s(FPURegister fd, FPURegister fs, FPURegister ft);
 955   void sub_d(FPURegister fd, FPURegister fs, FPURegister ft);
 956   void mul_s(FPURegister fd, FPURegister fs, FPURegister ft);
 957   void mul_d(FPURegister fd, FPURegister fs, FPURegister ft);
 958   void madd_d(FPURegister fd, FPURegister fr, FPURegister fs, FPURegister ft);
 959   void div_s(FPURegister fd, FPURegister fs, FPURegister ft);
 960   void div_d(FPURegister fd, FPURegister fs, FPURegister ft);
 961   void abs_s(FPURegister fd, FPURegister fs);
 962   void abs_d(FPURegister fd, FPURegister fs);
 963   void mov_d(FPURegister fd, FPURegister fs);
 964   void mov_s(FPURegister fd, FPURegister fs);
 965   void neg_s(FPURegister fd, FPURegister fs);
 966   void neg_d(FPURegister fd, FPURegister fs);
 967   void sqrt_s(FPURegister fd, FPURegister fs);
 968   void sqrt_d(FPURegister fd, FPURegister fs);
 969   void rsqrt_s(FPURegister fd, FPURegister fs);
 970   void rsqrt_d(FPURegister fd, FPURegister fs);
 971   void recip_d(FPURegister fd, FPURegister fs);
 972   void recip_s(FPURegister fd, FPURegister fs);
 973
 974   // Conversion.
 975   void cvt_w_s(FPURegister fd, FPURegister fs);
 976   void cvt_w_d(FPURegister fd, FPURegister fs);
 977   void trunc_w_s(FPURegister fd, FPURegister fs);
 978   void trunc_w_d(FPURegister fd, FPURegister fs);
 979   void round_w_s(FPURegister fd, FPURegister fs);
 980   void round_w_d(FPURegister fd, FPURegister fs);
 981   void floor_w_s(FPURegister fd, FPURegister fs);
 982   void floor_w_d(FPURegister fd, FPURegister fs);
 983   void ceil_w_s(FPURegister fd, FPURegister fs);
 984   void ceil_w_d(FPURegister fd, FPURegister fs);
 985   void rint_s(FPURegister fd, FPURegister fs);
 986   void rint_d(FPURegister fd, FPURegister fs);
 987   void rint(SecondaryField fmt, FPURegister fd, FPURegister fs);
 988
 989
 990   void cvt_l_s(FPURegister fd, FPURegister fs);
 991   void cvt_l_d(FPURegister fd, FPURegister fs);
 992   void trunc_l_s(FPURegister fd, FPURegister fs);
 993   void trunc_l_d(FPURegister fd, FPURegister fs);
 994   void round_l_s(FPURegister fd, FPURegister fs);
 995   void round_l_d(FPURegister fd, FPURegister fs);
 996   void floor_l_s(FPURegister fd, FPURegister fs);
 997   void floor_l_d(FPURegister fd, FPURegister fs);
 998   void ceil_l_s(FPURegister fd, FPURegister fs);
 999   void ceil_l_d(FPURegister fd, FPURegister fs);
1000
1001   void class_s(FPURegister fd, FPURegister fs);
1002   void class_d(FPURegister fd, FPURegister fs);
1003
1004   void min(SecondaryField fmt, FPURegister fd, FPURegister fs, FPURegister ft);
1005   void mina(SecondaryField fmt, FPURegister fd, FPURegister fs, FPURegister ft);
1006   void max(SecondaryField fmt, FPURegister fd, FPURegister fs, FPURegister ft);
1007   void maxa(SecondaryField fmt, FPURegister fd, FPURegister fs, FPURegister ft);
1008   void min_s(FPURegister fd, FPURegister fs, FPURegister ft);
1009   void min_d(FPURegister fd, FPURegister fs, FPURegister ft);
1010   void max_s(FPURegister fd, FPURegister fs, FPURegister ft);
1011   void max_d(FPURegister fd, FPURegister fs, FPURegister ft);
1012   void mina_s(FPURegister fd, FPURegister fs, FPURegister ft);
1013   void mina_d(FPURegister fd, FPURegister fs, FPURegister ft);
1014   void maxa_s(FPURegister fd, FPURegister fs, FPURegister ft);
1015   void maxa_d(FPURegister fd, FPURegister fs, FPURegister ft);
1016
1017   void cvt_s_w(FPURegister fd, FPURegister fs);
1018   void cvt_s_l(FPURegister fd, FPURegister fs);
1019   void cvt_s_d(FPURegister fd, FPURegister fs);
1020
1021   void cvt_d_w(FPURegister fd, FPURegister fs);
1022   void cvt_d_l(FPURegister fd, FPURegister fs);
1023   void cvt_d_s(FPURegister fd, FPURegister fs);
1024
1025   // Conditions and branches for MIPSr6.
1026   void cmp(FPUCondition cond, SecondaryField fmt,
1027          FPURegister fd, FPURegister ft, FPURegister fs);
1028   void cmp_s(FPUCondition cond, FPURegister fd, FPURegister fs, FPURegister ft);
1029   void cmp_d(FPUCondition cond, FPURegister fd, FPURegister fs, FPURegister ft);
1030
1031   void bc1eqz(int16_t offset, FPURegister ft);
1032   void bc1eqz(Label* L, FPURegister ft) {
1033     bc1eqz(branch_offset(L, false)>>2, ft);
1034   }
1035   void bc1nez(int16_t offset, FPURegister ft);
1036   void bc1nez(Label* L, FPURegister ft) {
1037     bc1nez(branch_offset(L, false)>>2, ft);
1038   }
1039
1040   // Conditions and branches for non MIPSr6.
1041   void c(FPUCondition cond, SecondaryField fmt,
1042          FPURegister ft, FPURegister fs, uint16_t cc = 0);
1043   void c_s(FPUCondition cond, FPURegister ft, FPURegister fs, uint16_t cc = 0);
1044   void c_d(FPUCondition cond, FPURegister ft, FPURegister fs, uint16_t cc = 0);
1045
1046   void bc1f(int16_t offset, uint16_t cc = 0);
1047   void bc1f(Label* L, uint16_t cc = 0) {
1048     bc1f(branch_offset(L, false)>>2, cc);
1049   }
1050   void bc1t(int16_t offset, uint16_t cc = 0);
1051   void bc1t(Label* L, uint16_t cc = 0) {
1052     bc1t(branch_offset(L, false)>>2, cc);
1053   }
1054   void fcmp(FPURegister src1, const double src2, FPUCondition cond);
1055
1056   // Check the code size generated from label to here.
1057   int SizeOfCodeGeneratedSince(Label* label) {
1058     return pc_offset() - label->pos();
1059   }
1060
1061   // Check the number of instructions generated from label to here.
1062   int InstructionsGeneratedSince(Label* label) {
1063     return SizeOfCodeGeneratedSince(label) / kInstrSize;
1064   }
1065
1066   // Class for scoping postponing the trampoline pool generation.
1067   class BlockTrampolinePoolScope {
1068    public:
1069     explicit BlockTrampolinePoolScope(Assembler* assem) : assem_(assem) {
1070       assem_->StartBlockTrampolinePool();
1071     }
1072     ~BlockTrampolinePoolScope() {
1073       assem_->EndBlockTrampolinePool();
1074     }
1075
1076    private:
1077     Assembler* assem_;
1078
1079     DISALLOW_IMPLICIT_CONSTRUCTORS(BlockTrampolinePoolScope);
1080   };
1081
1082   // Class for postponing the assembly buffer growth. Typically used for
1083   // sequences of instructions that must be emitted as a unit, before
1084   // buffer growth (and relocation) can occur.
1085   // This blocking scope is not nestable.
1086   class BlockGrowBufferScope {
1087    public:
1088     explicit BlockGrowBufferScope(Assembler* assem) : assem_(assem) {
1089       assem_->StartBlockGrowBuffer();
1090     }
1091     ~BlockGrowBufferScope() {
1092       assem_->EndBlockGrowBuffer();
1093     }
1094
1095    private:
1096     Assembler* assem_;
1097
1098     DISALLOW_IMPLICIT_CONSTRUCTORS(BlockGrowBufferScope);
1099   };
1100
1101   // Debugging.
1102
1103   // Mark address of the ExitJSFrame code.
1104   void RecordJSReturn();
1105
1106   // Mark address of a debug break slot.
1107   void RecordDebugBreakSlot();
1108   void RecordDebugBreakSlotForCall(int argc);
1109   void RecordDebugBreakSlotForConstructCall();
1110
1111   // Record the AST id of the CallIC being compiled, so that it can be placed
1112   // in the relocation information.
1113   void SetRecordedAstId(TypeFeedbackId ast_id) {
1114     DCHECK(recorded_ast_id_.IsNone());
1115     recorded_ast_id_ = ast_id;
1116   }
1117
1118   TypeFeedbackId RecordedAstId() {
1119     DCHECK(!recorded_ast_id_.IsNone());
1120     return recorded_ast_id_;
1121   }
1122
1123   void ClearRecordedAstId() { recorded_ast_id_ = TypeFeedbackId::None(); }
1124
1125   // Record a comment relocation entry that can be used by a disassembler.
1126   // Use --code-comments to enable.
1127   void RecordComment(const char* msg);
1128
1129   // Record a deoptimization reason that can be used by a log or cpu profiler.
1130   // Use --trace-deopt to enable.
1131   void RecordDeoptReason(const int reason, const SourcePosition position);
1132
1133   static int RelocateInternalReference(RelocInfo::Mode rmode, byte* pc,
1134                                        intptr_t pc_delta);
1135
1136   // Writes a single byte or word of data in the code stream.  Used for
1137   // inline tables, e.g., jump-tables.
1138   void db(uint8_t data);
1139   void dd(uint32_t data);
1140   void dq(uint64_t data);
1141   void dp(uintptr_t data) { dq(data); }
1142   void dd(Label* label);
1143
1144   // Emits the address of the code stub's first instruction.
1145   void emit_code_stub_address(Code* stub);
1146
1147   PositionsRecorder* positions_recorder() { return &positions_recorder_; }
1148
1149   // Postpone the generation of the trampoline pool for the specified number of
1150   // instructions.
1151   void BlockTrampolinePoolFor(int instructions);
1152
1153   // Check if there is less than kGap bytes available in the buffer.
1154   // If this is the case, we need to grow the buffer before emitting
1155   // an instruction or relocation information.
1156   inline bool overflow() const { return pc_ >= reloc_info_writer.pos() - kGap; }
1157
1158   // Get the number of bytes available in the buffer.
1159   inline intptr_t available_space() const {
1160     return reloc_info_writer.pos() - pc_;
1161   }
1162
1163   // Read/patch instructions.
1164   static Instr instr_at(byte* pc) { return *reinterpret_cast<Instr*>(pc); }
1165   static void instr_at_put(byte* pc, Instr instr) {
1166     *reinterpret_cast<Instr*>(pc) = instr;
1167   }
1168   Instr instr_at(int pos) { return *reinterpret_cast<Instr*>(buffer_ + pos); }
1169   void instr_at_put(int pos, Instr instr) {
1170     *reinterpret_cast<Instr*>(buffer_ + pos) = instr;
1171   }
1172
1173   // Check if an instruction is a branch of some kind.
1174   static bool IsBranch(Instr instr);
1175   static bool IsBeq(Instr instr);
1176   static bool IsBne(Instr instr);
1177
1178   static bool IsJump(Instr instr);
1179   static bool IsJ(Instr instr);
1180   static bool IsLui(Instr instr);
1181   static bool IsOri(Instr instr);
1182
1183   static bool IsJal(Instr instr);
1184   static bool IsJr(Instr instr);
1185   static bool IsJalr(Instr instr);
1186
1187   static bool IsNop(Instr instr, unsigned int type);
1188   static bool IsPop(Instr instr);
1189   static bool IsPush(Instr instr);
1190   static bool IsLwRegFpOffset(Instr instr);
1191   static bool IsSwRegFpOffset(Instr instr);
1192   static bool IsLwRegFpNegOffset(Instr instr);
1193   static bool IsSwRegFpNegOffset(Instr instr);
1194
1195   static Register GetRtReg(Instr instr);
1196   static Register GetRsReg(Instr instr);
1197   static Register GetRdReg(Instr instr);
1198
1199   static uint32_t GetRt(Instr instr);
1200   static uint32_t GetRtField(Instr instr);
1201   static uint32_t GetRs(Instr instr);
1202   static uint32_t GetRsField(Instr instr);
1203   static uint32_t GetRd(Instr instr);
1204   static uint32_t GetRdField(Instr instr);
1205   static uint32_t GetSa(Instr instr);
1206   static uint32_t GetSaField(Instr instr);
1207   static uint32_t GetOpcodeField(Instr instr);
1208   static uint32_t GetFunction(Instr instr);
1209   static uint32_t GetFunctionField(Instr instr);
1210   static uint32_t GetImmediate16(Instr instr);
1211   static uint32_t GetLabelConst(Instr instr);
1212
1213   static int32_t GetBranchOffset(Instr instr);
1214   static bool IsLw(Instr instr);
1215   static int16_t GetLwOffset(Instr instr);
1216   static Instr SetLwOffset(Instr instr, int16_t offset);
1217
1218   static bool IsSw(Instr instr);
1219   static Instr SetSwOffset(Instr instr, int16_t offset);
1220   static bool IsAddImmediate(Instr instr);
1221   static Instr SetAddImmediateOffset(Instr instr, int16_t offset);
1222
1223   static bool IsAndImmediate(Instr instr);
1224   static bool IsEmittedConstant(Instr instr);
1225
1226   void CheckTrampolinePool();
1227
1228   void PatchConstantPoolAccessInstruction(int pc_offset, int offset,
1229                                           ConstantPoolEntry::Access access,
1230                                           ConstantPoolEntry::Type type) {
1231     // No embedded constant pool support.
1232     UNREACHABLE();
1233   }
1234
1235  protected:
1236   // Relocation for a type-recording IC has the AST id added to it.  This
1237   // member variable is a way to pass the information from the call site to
1238   // the relocation info.
1239   TypeFeedbackId recorded_ast_id_;
1240
1241   inline static void set_target_internal_reference_encoded_at(Address pc,
1242                                                               Address target);
1243
1244   int64_t buffer_space() const { return reloc_info_writer.pos() - pc_; }
1245
1246   // Decode branch instruction at pos and return branch target pos.
1247   int target_at(int pos, bool is_internal);
1248
1249   // Patch branch instruction at pos to branch to given branch target pos.
1250   void target_at_put(int pos, int target_pos, bool is_internal);
1251
1252   // Say if we need to relocate with this mode.
1253   bool MustUseReg(RelocInfo::Mode rmode);
1254
1255   // Record reloc info for current pc_.
1256   void RecordRelocInfo(RelocInfo::Mode rmode, intptr_t data = 0);
1257
1258   // Block the emission of the trampoline pool before pc_offset.
1259   void BlockTrampolinePoolBefore(int pc_offset) {
1260     if (no_trampoline_pool_before_ < pc_offset)
1261       no_trampoline_pool_before_ = pc_offset;
1262   }
1263
1264   void StartBlockTrampolinePool() {
1265     trampoline_pool_blocked_nesting_++;
1266   }
1267
1268   void EndBlockTrampolinePool() {
1269     trampoline_pool_blocked_nesting_--;
1270   }
1271
1272   bool is_trampoline_pool_blocked() const {
1273     return trampoline_pool_blocked_nesting_ > 0;
1274   }
1275
1276   bool has_exception() const {
1277     return internal_trampoline_exception_;
1278   }
1279
1280   void DoubleAsTwoUInt32(double d, uint32_t* lo, uint32_t* hi);
1281
1282   bool is_trampoline_emitted() const {
1283     return trampoline_emitted_;
1284   }
1285
1286   // Temporarily block automatic assembly buffer growth.
1287   void StartBlockGrowBuffer() {
1288     DCHECK(!block_buffer_growth_);
1289     block_buffer_growth_ = true;
1290   }
1291
1292   void EndBlockGrowBuffer() {
1293     DCHECK(block_buffer_growth_);
1294     block_buffer_growth_ = false;
1295   }
1296
1297   bool is_buffer_growth_blocked() const {
1298     return block_buffer_growth_;
1299   }
1300
1301  private:
1302   // Buffer size and constant pool distance are checked together at regular
1303   // intervals of kBufferCheckInterval emitted bytes.
1304   static const int kBufferCheckInterval = 1*KB/2;
1305
1306   // Code generation.
1307   // The relocation writer's position is at least kGap bytes below the end of
1308   // the generated instructions. This is so that multi-instruction sequences do
1309   // not have to check for overflow. The same is true for writes of large
1310   // relocation info entries.
1311   static const int kGap = 32;
1312
1313
1314   // Repeated checking whether the trampoline pool should be emitted is rather
1315   // expensive. By default we only check again once a number of instructions
1316   // has been generated.
1317   static const int kCheckConstIntervalInst = 32;
1318   static const int kCheckConstInterval = kCheckConstIntervalInst * kInstrSize;
1319
1320   int next_buffer_check_;  // pc offset of next buffer check.
1321
1322   // Emission of the trampoline pool may be blocked in some code sequences.
1323   int trampoline_pool_blocked_nesting_;  // Block emission if this is not zero.
1324   int no_trampoline_pool_before_;  // Block emission before this pc offset.
1325
1326   // Keep track of the last emitted pool to guarantee a maximal distance.
1327   int last_trampoline_pool_end_;  // pc offset of the end of the last pool.
1328
1329   // Automatic growth of the assembly buffer may be blocked for some sequences.
1330   bool block_buffer_growth_;  // Block growth when true.
1331
1332   // Relocation information generation.
1333   // Each relocation is encoded as a variable size value.
1334   static const int kMaxRelocSize = RelocInfoWriter::kMaxSize;
1335   RelocInfoWriter reloc_info_writer;
1336
1337   // The bound position, before this we cannot do instruction elimination.
1338   int last_bound_pos_;
1339
1340   // Code emission.
1341   inline void CheckBuffer();
1342   void GrowBuffer();
1343   inline void emit(Instr x);
1344   inline void emit(uint64_t x);
1345   inline void CheckTrampolinePoolQuick(int extra_instructions = 0);
1346
1347   // Instruction generation.
1348   // We have 3 different kind of encoding layout on MIPS.
1349   // However due to many different types of objects encoded in the same fields
1350   // we have quite a few aliases for each mode.
1351   // Using the same structure to refer to Register and FPURegister would spare a
1352   // few aliases, but mixing both does not look clean to me.
1353   // Anyway we could surely implement this differently.
1354
1355   void GenInstrRegister(Opcode opcode,
1356                         Register rs,
1357                         Register rt,
1358                         Register rd,
1359                         uint16_t sa = 0,
1360                         SecondaryField func = NULLSF);
1361
1362   void GenInstrRegister(Opcode opcode,
1363                         Register rs,
1364                         Register rt,
1365                         uint16_t msb,
1366                         uint16_t lsb,
1367                         SecondaryField func);
1368
1369   void GenInstrRegister(Opcode opcode,
1370                         SecondaryField fmt,
1371                         FPURegister ft,
1372                         FPURegister fs,
1373                         FPURegister fd,
1374                         SecondaryField func = NULLSF);
1375
1376   void GenInstrRegister(Opcode opcode,
1377                         FPURegister fr,
1378                         FPURegister ft,
1379                         FPURegister fs,
1380                         FPURegister fd,
1381                         SecondaryField func = NULLSF);
1382
1383   void GenInstrRegister(Opcode opcode,
1384                         SecondaryField fmt,
1385                         Register rt,
1386                         FPURegister fs,
1387                         FPURegister fd,
1388                         SecondaryField func = NULLSF);
1389
1390   void GenInstrRegister(Opcode opcode,
1391                         SecondaryField fmt,
1392                         Register rt,
1393                         FPUControlRegister fs,
1394                         SecondaryField func = NULLSF);
1395
1396
1397   void GenInstrImmediate(Opcode opcode,
1398                          Register rs,
1399                          Register rt,
1400                          int32_t  j);
1401   void GenInstrImmediate(Opcode opcode,
1402                          Register rs,
1403                          SecondaryField SF,
1404                          int32_t  j);
1405   void GenInstrImmediate(Opcode opcode,
1406                          Register r1,
1407                          FPURegister r2,
1408                          int32_t  j);
1409   void GenInstrImmediate(Opcode opcode, Register rs, int32_t j);
1410   void GenInstrImmediate(Opcode opcode, int32_t offset26);
1411
1412
1413   void GenInstrJump(Opcode opcode,
1414                      uint32_t address);
1415
1416   // Helpers.
1417   void LoadRegPlusOffsetToAt(const MemOperand& src);
1418
1419   // Labels.
1420   void print(Label* L);
1421   void bind_to(Label* L, int pos);
1422   void next(Label* L, bool is_internal);
1423
1424   // One trampoline consists of:
1425   // - space for trampoline slots,
1426   // - space for labels.
1427   //
1428   // Space for trampoline slots is equal to slot_count * 2 * kInstrSize.
1429   // Space for trampoline slots preceeds space for labels. Each label is of one
1430   // instruction size, so total amount for labels is equal to
1431   // label_count *  kInstrSize.
1432   class Trampoline {
1433    public:
1434     Trampoline() {
1435       start_ = 0;
1436       next_slot_ = 0;
1437       free_slot_count_ = 0;
1438       end_ = 0;
1439     }
1440     Trampoline(int start, int slot_count) {
1441       start_ = start;
1442       next_slot_ = start;
1443       free_slot_count_ = slot_count;
1444       end_ = start + slot_count * kTrampolineSlotsSize;
1445     }
1446     int start() {
1447       return start_;
1448     }
1449     int end() {
1450       return end_;
1451     }
1452     int take_slot() {
1453       int trampoline_slot = kInvalidSlotPos;
1454       if (free_slot_count_ <= 0) {
1455         // We have run out of space on trampolines.
1456         // Make sure we fail in debug mode, so we become aware of each case
1457         // when this happens.
1458         DCHECK(0);
1459         // Internal exception will be caught.
1460       } else {
1461         trampoline_slot = next_slot_;
1462         free_slot_count_--;
1463         next_slot_ += kTrampolineSlotsSize;
1464       }
1465       return trampoline_slot;
1466     }
1467
1468    private:
1469     int start_;
1470     int end_;
1471     int next_slot_;
1472     int free_slot_count_;
1473   };
1474
1475   int32_t get_trampoline_entry(int32_t pos);
1476   int unbound_labels_count_;
1477   // After trampoline is emitted, long branches are used in generated code for
1478   // the forward branches whose target offsets could be beyond reach of branch
1479   // instruction. We use this information to trigger different mode of
1480   // branch instruction generation, where we use jump instructions rather
1481   // than regular branch instructions.
1482   bool trampoline_emitted_;
1483   static const int kTrampolineSlotsSize = 2 * kInstrSize;
1484   static const int kMaxBranchOffset = (1 << (18 - 1)) - 1;
1485   static const int kInvalidSlotPos = -1;
1486
1487   // Internal reference positions, required for unbounded internal reference
1488   // labels.
1489   std::set<int64_t> internal_reference_positions_;
1490
1491   Trampoline trampoline_;
1492   bool internal_trampoline_exception_;
1493
1494   friend class RegExpMacroAssemblerMIPS;
1495   friend class RelocInfo;
1496   friend class CodePatcher;
1497   friend class BlockTrampolinePoolScope;
1498
1499   PositionsRecorder positions_recorder_;
1500   friend class PositionsRecorder;
1501   friend class EnsureSpace;
1502 };
1503
1504
1505 class EnsureSpace BASE_EMBEDDED {
1506  public:
1507   explicit EnsureSpace(Assembler* assembler) {
1508     assembler->CheckBuffer();
1509   }
1510 };
1511
1512 } }  // namespace v8::internal
1513
1514 #endif  // V8_ARM_ASSEMBLER_MIPS_H_