sound/soc/codecs/wm8903.c

   1 /*
   2  * wm8903.c  --  WM8903 ALSA SoC Audio driver
   3  *
   4  * Copyright 2008-12 Wolfson Microelectronics
   5  * Copyright 2011-2012 NVIDIA, Inc.
   6  *
   7  * Author: Mark Brown <broonie@opensource.wolfsonmicro.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  *
  13  * TODO:
  14  *  - TDM mode configuration.
  15  *  - Digital microphone support.
  16  */
  17
  18 #include <linux/module.h>
  19 #include <linux/moduleparam.h>
  20 #include <linux/init.h>
  21 #include <linux/completion.h>
  22 #include <linux/delay.h>
  23 #include <linux/gpio.h>
  24 #include <linux/pm.h>
  25 #include <linux/i2c.h>
  26 #include <linux/regmap.h>
  27 #include <linux/slab.h>
  28 #include <linux/irq.h>
  29 #include <sound/core.h>
  30 #include <sound/jack.h>
  31 #include <sound/pcm.h>
  32 #include <sound/pcm_params.h>
  33 #include <sound/tlv.h>
  34 #include <sound/soc.h>
  35 #include <sound/initval.h>
  36 #include <sound/wm8903.h>
  37 #include <trace/events/asoc.h>
  38
  39 #include "wm8903.h"
  40
  41 /* Register defaults at reset */
  42 static const struct reg_default wm8903_reg_defaults[] = {
  43         { 4,  0x0018 },     /* R4   - Bias Control 0 */
  44         { 5,  0x0000 },     /* R5   - VMID Control 0 */
  45         { 6,  0x0000 },     /* R6   - Mic Bias Control 0 */
  46         { 8,  0x0001 },     /* R8   - Analogue DAC 0 */
  47         { 10, 0x0001 },     /* R10  - Analogue ADC 0 */
  48         { 12, 0x0000 },     /* R12  - Power Management 0 */
  49         { 13, 0x0000 },     /* R13  - Power Management 1 */
  50         { 14, 0x0000 },     /* R14  - Power Management 2 */
  51         { 15, 0x0000 },     /* R15  - Power Management 3 */
  52         { 16, 0x0000 },     /* R16  - Power Management 4 */
  53         { 17, 0x0000 },     /* R17  - Power Management 5 */
  54         { 18, 0x0000 },     /* R18  - Power Management 6 */
  55         { 20, 0x0400 },     /* R20  - Clock Rates 0 */
  56         { 21, 0x0D07 },     /* R21  - Clock Rates 1 */
  57         { 22, 0x0000 },     /* R22  - Clock Rates 2 */
  58         { 24, 0x0050 },     /* R24  - Audio Interface 0 */
  59         { 25, 0x0242 },     /* R25  - Audio Interface 1 */
  60         { 26, 0x0008 },     /* R26  - Audio Interface 2 */
  61         { 27, 0x0022 },     /* R27  - Audio Interface 3 */
  62         { 30, 0x00C0 },     /* R30  - DAC Digital Volume Left */
  63         { 31, 0x00C0 },     /* R31  - DAC Digital Volume Right */
  64         { 32, 0x0000 },     /* R32  - DAC Digital 0 */
  65         { 33, 0x0000 },     /* R33  - DAC Digital 1 */
  66         { 36, 0x00C0 },     /* R36  - ADC Digital Volume Left */
  67         { 37, 0x00C0 },     /* R37  - ADC Digital Volume Right */
  68         { 38, 0x0000 },     /* R38  - ADC Digital 0 */
  69         { 39, 0x0073 },     /* R39  - Digital Microphone 0 */
  70         { 40, 0x09BF },     /* R40  - DRC 0 */
  71         { 41, 0x3241 },     /* R41  - DRC 1 */
  72         { 42, 0x0020 },     /* R42  - DRC 2 */
  73         { 43, 0x0000 },     /* R43  - DRC 3 */
  74         { 44, 0x0085 },     /* R44  - Analogue Left Input 0 */
  75         { 45, 0x0085 },     /* R45  - Analogue Right Input 0 */
  76         { 46, 0x0044 },     /* R46  - Analogue Left Input 1 */
  77         { 47, 0x0044 },     /* R47  - Analogue Right Input 1 */
  78         { 50, 0x0008 },     /* R50  - Analogue Left Mix 0 */
  79         { 51, 0x0004 },     /* R51  - Analogue Right Mix 0 */
  80         { 52, 0x0000 },     /* R52  - Analogue Spk Mix Left 0 */
  81         { 53, 0x0000 },     /* R53  - Analogue Spk Mix Left 1 */
  82         { 54, 0x0000 },     /* R54  - Analogue Spk Mix Right 0 */
  83         { 55, 0x0000 },     /* R55  - Analogue Spk Mix Right 1 */
  84         { 57, 0x002D },     /* R57  - Analogue OUT1 Left */
  85         { 58, 0x002D },     /* R58  - Analogue OUT1 Right */
  86         { 59, 0x0039 },     /* R59  - Analogue OUT2 Left */
  87         { 60, 0x0039 },     /* R60  - Analogue OUT2 Right */
  88         { 62, 0x0139 },     /* R62  - Analogue OUT3 Left */
  89         { 63, 0x0139 },     /* R63  - Analogue OUT3 Right */
  90         { 64, 0x0000 },     /* R65  - Analogue SPK Output Control 0 */
  91         { 67, 0x0010 },     /* R67  - DC Servo 0 */
  92         { 69, 0x00A4 },     /* R69  - DC Servo 2 */
  93         { 90, 0x0000 },     /* R90  - Analogue HP 0 */
  94         { 94, 0x0000 },     /* R94  - Analogue Lineout 0 */
  95         { 98, 0x0000 },     /* R98  - Charge Pump 0 */
  96         { 104, 0x0000 },    /* R104 - Class W 0 */
  97         { 108, 0x0000 },    /* R108 - Write Sequencer 0 */
  98         { 109, 0x0000 },    /* R109 - Write Sequencer 1 */
  99         { 110, 0x0000 },    /* R110 - Write Sequencer 2 */
 100         { 111, 0x0000 },    /* R111 - Write Sequencer 3 */
 101         { 112, 0x0000 },    /* R112 - Write Sequencer 4 */
 102         { 114, 0x0000 },    /* R114 - Control Interface */
 103         { 116, 0x00A8 },    /* R116 - GPIO Control 1 */
 104         { 117, 0x00A8 },    /* R117 - GPIO Control 2 */
 105         { 118, 0x00A8 },    /* R118 - GPIO Control 3 */
 106         { 119, 0x0220 },    /* R119 - GPIO Control 4 */
 107         { 120, 0x01A0 },    /* R120 - GPIO Control 5 */
 108         { 122, 0xFFFF },    /* R122 - Interrupt Status 1 Mask */
 109         { 123, 0x0000 },    /* R123 - Interrupt Polarity 1 */
 110         { 126, 0x0000 },    /* R126 - Interrupt Control */
 111         { 129, 0x0000 },    /* R129 - Control Interface Test 1 */
 112         { 149, 0x6810 },    /* R149 - Charge Pump Test 1 */
 113         { 164, 0x0028 },    /* R164 - Clock Rate Test 4 */
 114         { 172, 0x0000 },    /* R172 - Analogue Output Bias 0 */
 115 };
 116
 117 struct wm8903_priv {
 118         struct wm8903_platform_data *pdata;
 119         struct device *dev;
 120         struct snd_soc_codec *codec;
 121         struct regmap *regmap;
 122
 123         int sysclk;
 124         int irq;
 125
 126         int fs;
 127         int deemph;
 128
 129         int dcs_pending;
 130         int dcs_cache[4];
 131
 132         /* Reference count */
 133         int class_w_users;
 134
 135         struct snd_soc_jack *mic_jack;
 136         int mic_det;
 137         int mic_short;
 138         int mic_last_report;
 139         int mic_delay;
 140
 141 #ifdef CONFIG_GPIOLIB
 142         struct gpio_chip gpio_chip;
 143 #endif
 144 };
 145
 146 static bool wm8903_readable_register(struct device *dev, unsigned int reg)
 147 {
 148         switch (reg) {
 149         case WM8903_SW_RESET_AND_ID:
 150         case WM8903_REVISION_NUMBER:
 151         case WM8903_BIAS_CONTROL_0:
 152         case WM8903_VMID_CONTROL_0:
 153         case WM8903_MIC_BIAS_CONTROL_0:
 154         case WM8903_ANALOGUE_DAC_0:
 155         case WM8903_ANALOGUE_ADC_0:
 156         case WM8903_POWER_MANAGEMENT_0:
 157         case WM8903_POWER_MANAGEMENT_1:
 158         case WM8903_POWER_MANAGEMENT_2:
 159         case WM8903_POWER_MANAGEMENT_3:
 160         case WM8903_POWER_MANAGEMENT_4:
 161         case WM8903_POWER_MANAGEMENT_5:
 162         case WM8903_POWER_MANAGEMENT_6:
 163         case WM8903_CLOCK_RATES_0:
 164         case WM8903_CLOCK_RATES_1:
 165         case WM8903_CLOCK_RATES_2:
 166         case WM8903_AUDIO_INTERFACE_0:
 167         case WM8903_AUDIO_INTERFACE_1:
 168         case WM8903_AUDIO_INTERFACE_2:
 169         case WM8903_AUDIO_INTERFACE_3:
 170         case WM8903_DAC_DIGITAL_VOLUME_LEFT:
 171         case WM8903_DAC_DIGITAL_VOLUME_RIGHT:
 172         case WM8903_DAC_DIGITAL_0:
 173         case WM8903_DAC_DIGITAL_1:
 174         case WM8903_ADC_DIGITAL_VOLUME_LEFT:
 175         case WM8903_ADC_DIGITAL_VOLUME_RIGHT:
 176         case WM8903_ADC_DIGITAL_0:
 177         case WM8903_DIGITAL_MICROPHONE_0:
 178         case WM8903_DRC_0:
 179         case WM8903_DRC_1:
 180         case WM8903_DRC_2:
 181         case WM8903_DRC_3:
 182         case WM8903_ANALOGUE_LEFT_INPUT_0:
 183         case WM8903_ANALOGUE_RIGHT_INPUT_0:
 184         case WM8903_ANALOGUE_LEFT_INPUT_1:
 185         case WM8903_ANALOGUE_RIGHT_INPUT_1:
 186         case WM8903_ANALOGUE_LEFT_MIX_0:
 187         case WM8903_ANALOGUE_RIGHT_MIX_0:
 188         case WM8903_ANALOGUE_SPK_MIX_LEFT_0:
 189         case WM8903_ANALOGUE_SPK_MIX_LEFT_1:
 190         case WM8903_ANALOGUE_SPK_MIX_RIGHT_0:
 191         case WM8903_ANALOGUE_SPK_MIX_RIGHT_1:
 192         case WM8903_ANALOGUE_OUT1_LEFT:
 193         case WM8903_ANALOGUE_OUT1_RIGHT:
 194         case WM8903_ANALOGUE_OUT2_LEFT:
 195         case WM8903_ANALOGUE_OUT2_RIGHT:
 196         case WM8903_ANALOGUE_OUT3_LEFT:
 197         case WM8903_ANALOGUE_OUT3_RIGHT:
 198         case WM8903_ANALOGUE_SPK_OUTPUT_CONTROL_0:
 199         case WM8903_DC_SERVO_0:
 200         case WM8903_DC_SERVO_2:
 201         case WM8903_DC_SERVO_READBACK_1:
 202         case WM8903_DC_SERVO_READBACK_2:
 203         case WM8903_DC_SERVO_READBACK_3:
 204         case WM8903_DC_SERVO_READBACK_4:
 205         case WM8903_ANALOGUE_HP_0:
 206         case WM8903_ANALOGUE_LINEOUT_0:
 207         case WM8903_CHARGE_PUMP_0:
 208         case WM8903_CLASS_W_0:
 209         case WM8903_WRITE_SEQUENCER_0:
 210         case WM8903_WRITE_SEQUENCER_1:
 211         case WM8903_WRITE_SEQUENCER_2:
 212         case WM8903_WRITE_SEQUENCER_3:
 213         case WM8903_WRITE_SEQUENCER_4:
 214         case WM8903_CONTROL_INTERFACE:
 215         case WM8903_GPIO_CONTROL_1:
 216         case WM8903_GPIO_CONTROL_2:
 217         case WM8903_GPIO_CONTROL_3:
 218         case WM8903_GPIO_CONTROL_4:
 219         case WM8903_GPIO_CONTROL_5:
 220         case WM8903_INTERRUPT_STATUS_1:
 221         case WM8903_INTERRUPT_STATUS_1_MASK:
 222         case WM8903_INTERRUPT_POLARITY_1:
 223         case WM8903_INTERRUPT_CONTROL:
 224         case WM8903_CLOCK_RATE_TEST_4:
 225         case WM8903_ANALOGUE_OUTPUT_BIAS_0:
 226                 return true;
 227         default:
 228                 return false;
 229         }
 230 }
 231
 232 static bool wm8903_volatile_register(struct device *dev, unsigned int reg)
 233 {
 234         switch (reg) {
 235         case WM8903_SW_RESET_AND_ID:
 236         case WM8903_REVISION_NUMBER:
 237         case WM8903_INTERRUPT_STATUS_1:
 238         case WM8903_WRITE_SEQUENCER_4:
 239         case WM8903_DC_SERVO_READBACK_1:
 240         case WM8903_DC_SERVO_READBACK_2:
 241         case WM8903_DC_SERVO_READBACK_3:
 242         case WM8903_DC_SERVO_READBACK_4:
 243                 return 1;
 244
 245         default:
 246                 return 0;
 247         }
 248 }
 249
 250 static int wm8903_cp_event(struct snd_soc_dapm_widget *w,
 251                            struct snd_kcontrol *kcontrol, int event)
 252 {
 253         WARN_ON(event != SND_SOC_DAPM_POST_PMU);
 254         mdelay(4);
 255
 256         return 0;
 257 }
 258
 259 static int wm8903_dcs_event(struct snd_soc_dapm_widget *w,
 260                             struct snd_kcontrol *kcontrol, int event)
 261 {
 262         struct snd_soc_codec *codec = w->codec;
 263         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
 264
 265         switch (event) {
 266         case SND_SOC_DAPM_POST_PMU:
 267                 wm8903->dcs_pending |= 1 << w->shift;
 268                 break;
 269         case SND_SOC_DAPM_PRE_PMD:
 270                 snd_soc_update_bits(codec, WM8903_DC_SERVO_0,
 271                                     1 << w->shift, 0);
 272                 break;
 273         }
 274
 275         return 0;
 276 }
 277
 278 #define WM8903_DCS_MODE_WRITE_STOP 0
 279 #define WM8903_DCS_MODE_START_STOP 2
 280
 281 static void wm8903_seq_notifier(struct snd_soc_dapm_context *dapm,
 282                                 enum snd_soc_dapm_type event, int subseq)
 283 {
 284         struct snd_soc_codec *codec = container_of(dapm,
 285                                                    struct snd_soc_codec, dapm);
 286         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
 287         int dcs_mode = WM8903_DCS_MODE_WRITE_STOP;
 288         int i, val;
 289
 290         /* Complete any pending DC servo starts */
 291         if (wm8903->dcs_pending) {
 292                 dev_dbg(codec->dev, "Starting DC servo for %x\n",
 293                         wm8903->dcs_pending);
 294
 295                 /* If we've no cached values then we need to do startup */
 296                 for (i = 0; i < ARRAY_SIZE(wm8903->dcs_cache); i++) {
 297                         if (!(wm8903->dcs_pending & (1 << i)))
 298                                 continue;
 299
 300                         if (wm8903->dcs_cache[i]) {
 301                                 dev_dbg(codec->dev,
 302                                         "Restore DC servo %d value %x\n",
 303                                         3 - i, wm8903->dcs_cache[i]);
 304
 305                                 snd_soc_write(codec, WM8903_DC_SERVO_4 + i,
 306                                               wm8903->dcs_cache[i] & 0xff);
 307                         } else {
 308                                 dev_dbg(codec->dev,
 309                                         "Calibrate DC servo %d\n", 3 - i);
 310                                 dcs_mode = WM8903_DCS_MODE_START_STOP;
 311                         }
 312                 }
 313
 314                 /* Don't trust the cache for analogue */
 315                 if (wm8903->class_w_users)
 316                         dcs_mode = WM8903_DCS_MODE_START_STOP;
 317
 318                 snd_soc_update_bits(codec, WM8903_DC_SERVO_2,
 319                                     WM8903_DCS_MODE_MASK, dcs_mode);
 320
 321                 snd_soc_update_bits(codec, WM8903_DC_SERVO_0,
 322                                     WM8903_DCS_ENA_MASK, wm8903->dcs_pending);
 323
 324                 switch (dcs_mode) {
 325                 case WM8903_DCS_MODE_WRITE_STOP:
 326                         break;
 327
 328                 case WM8903_DCS_MODE_START_STOP:
 329                         msleep(270);
 330
 331                         /* Cache the measured offsets for digital */
 332                         if (wm8903->class_w_users)
 333                                 break;
 334
 335                         for (i = 0; i < ARRAY_SIZE(wm8903->dcs_cache); i++) {
 336                                 if (!(wm8903->dcs_pending & (1 << i)))
 337                                         continue;
 338
 339                                 val = snd_soc_read(codec,
 340                                                    WM8903_DC_SERVO_READBACK_1 + i);
 341                                 dev_dbg(codec->dev, "DC servo %d: %x\n",
 342                                         3 - i, val);
 343                                 wm8903->dcs_cache[i] = val;
 344                         }
 345                         break;
 346
 347                 default:
 348                         pr_warn("DCS mode %d delay not set\n", dcs_mode);
 349                         break;
 350                 }
 351
 352                 wm8903->dcs_pending = 0;
 353         }
 354 }
 355
 356 /*
 357  * When used with DAC outputs only the WM8903 charge pump supports
 358  * operation in class W mode, providing very low power consumption
 359  * when used with digital sources.  Enable and disable this mode
 360  * automatically depending on the mixer configuration.
 361  *
 362  * All the relevant controls are simple switches.
 363  */
 364 static int wm8903_class_w_put(struct snd_kcontrol *kcontrol,
 365                               struct snd_ctl_elem_value *ucontrol)
 366 {
 367         struct snd_soc_dapm_widget_list *wlist = snd_kcontrol_chip(kcontrol);
 368         struct snd_soc_dapm_widget *widget = wlist->widgets[0];
 369         struct snd_soc_codec *codec = widget->codec;
 370         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
 371         u16 reg;
 372         int ret;
 373
 374         reg = snd_soc_read(codec, WM8903_CLASS_W_0);
 375
 376         /* Turn it off if we're about to enable bypass */
 377         if (ucontrol->value.integer.value[0]) {
 378                 if (wm8903->class_w_users == 0) {
 379                         dev_dbg(codec->dev, "Disabling Class W\n");
 380                         snd_soc_write(codec, WM8903_CLASS_W_0, reg &
 381                                      ~(WM8903_CP_DYN_FREQ | WM8903_CP_DYN_V));
 382                 }
 383                 wm8903->class_w_users++;
 384         }
 385
 386         /* Implement the change */
 387         ret = snd_soc_dapm_put_volsw(kcontrol, ucontrol);
 388
 389         /* If we've just disabled the last bypass path turn Class W on */
 390         if (!ucontrol->value.integer.value[0]) {
 391                 if (wm8903->class_w_users == 1) {
 392                         dev_dbg(codec->dev, "Enabling Class W\n");
 393                         snd_soc_write(codec, WM8903_CLASS_W_0, reg |
 394                                      WM8903_CP_DYN_FREQ | WM8903_CP_DYN_V);
 395                 }
 396                 wm8903->class_w_users--;
 397         }
 398
 399         dev_dbg(codec->dev, "Bypass use count now %d\n",
 400                 wm8903->class_w_users);
 401
 402         return ret;
 403 }
 404
 405 #define SOC_DAPM_SINGLE_W(xname, reg, shift, max, invert) \
 406         SOC_SINGLE_EXT(xname, reg, shift, max, invert, \
 407                 snd_soc_dapm_get_volsw, wm8903_class_w_put)
 408
 409
 410 static int wm8903_deemph[] = { 0, 32000, 44100, 48000 };
 411
 412 static int wm8903_set_deemph(struct snd_soc_codec *codec)
 413 {
 414         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
 415         int val, i, best;
 416
 417         /* If we're using deemphasis select the nearest available sample
 418          * rate.
 419          */
 420         if (wm8903->deemph) {
 421                 best = 1;
 422                 for (i = 2; i < ARRAY_SIZE(wm8903_deemph); i++) {
 423                         if (abs(wm8903_deemph[i] - wm8903->fs) <
 424                             abs(wm8903_deemph[best] - wm8903->fs))
 425                                 best = i;
 426                 }
 427
 428                 val = best << WM8903_DEEMPH_SHIFT;
 429         } else {
 430                 best = 0;
 431                 val = 0;
 432         }
 433
 434         dev_dbg(codec->dev, "Set deemphasis %d (%dHz)\n",
 435                 best, wm8903_deemph[best]);
 436
 437         return snd_soc_update_bits(codec, WM8903_DAC_DIGITAL_1,
 438                                    WM8903_DEEMPH_MASK, val);
 439 }
 440
 441 static int wm8903_get_deemph(struct snd_kcontrol *kcontrol,
 442                              struct snd_ctl_elem_value *ucontrol)
 443 {
 444         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 445         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
 446
 447         ucontrol->value.enumerated.item[0] = wm8903->deemph;
 448
 449         return 0;
 450 }
 451
 452 static int wm8903_put_deemph(struct snd_kcontrol *kcontrol,
 453                              struct snd_ctl_elem_value *ucontrol)
 454 {
 455         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
 456         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
 457         int deemph = ucontrol->value.enumerated.item[0];
 458         int ret = 0;
 459
 460         if (deemph > 1)
 461                 return -EINVAL;
 462
 463         mutex_lock(&codec->mutex);
 464         if (wm8903->deemph != deemph) {
 465                 wm8903->deemph = deemph;
 466
 467                 wm8903_set_deemph(codec);
 468
 469                 ret = 1;
 470         }
 471         mutex_unlock(&codec->mutex);
 472
 473         return ret;
 474 }
 475
 476 /* ALSA can only do steps of .01dB */
 477 static const DECLARE_TLV_DB_SCALE(digital_tlv, -7200, 75, 1);
 478
 479 static const DECLARE_TLV_DB_SCALE(dac_boost_tlv, 0, 600, 0);
 480
 481 static const DECLARE_TLV_DB_SCALE(digital_sidetone_tlv, -3600, 300, 0);
 482 static const DECLARE_TLV_DB_SCALE(out_tlv, -5700, 100, 0);
 483
 484 static const DECLARE_TLV_DB_SCALE(drc_tlv_thresh, 0, 75, 0);
 485 static const DECLARE_TLV_DB_SCALE(drc_tlv_amp, -2250, 75, 0);
 486 static const DECLARE_TLV_DB_SCALE(drc_tlv_min, 0, 600, 0);
 487 static const DECLARE_TLV_DB_SCALE(drc_tlv_max, 1200, 600, 0);
 488 static const DECLARE_TLV_DB_SCALE(drc_tlv_startup, -300, 50, 0);
 489
 490 static const char *hpf_mode_text[] = {
 491         "Hi-fi", "Voice 1", "Voice 2", "Voice 3"
 492 };
 493
 494 static const struct soc_enum hpf_mode =
 495         SOC_ENUM_SINGLE(WM8903_ADC_DIGITAL_0, 5, 4, hpf_mode_text);
 496
 497 static const char *osr_text[] = {
 498         "Low power", "High performance"
 499 };
 500
 501 static const struct soc_enum adc_osr =
 502         SOC_ENUM_SINGLE(WM8903_ANALOGUE_ADC_0, 0, 2, osr_text);
 503
 504 static const struct soc_enum dac_osr =
 505         SOC_ENUM_SINGLE(WM8903_DAC_DIGITAL_1, 0, 2, osr_text);
 506
 507 static const char *drc_slope_text[] = {
 508         "1", "1/2", "1/4", "1/8", "1/16", "0"
 509 };
 510
 511 static const struct soc_enum drc_slope_r0 =
 512         SOC_ENUM_SINGLE(WM8903_DRC_2, 3, 6, drc_slope_text);
 513
 514 static const struct soc_enum drc_slope_r1 =
 515         SOC_ENUM_SINGLE(WM8903_DRC_2, 0, 6, drc_slope_text);
 516
 517 static const char *drc_attack_text[] = {
 518         "instantaneous",
 519         "363us", "762us", "1.45ms", "2.9ms", "5.8ms", "11.6ms", "23.2ms",
 520         "46.4ms", "92.8ms", "185.6ms"
 521 };
 522
 523 static const struct soc_enum drc_attack =
 524         SOC_ENUM_SINGLE(WM8903_DRC_1, 12, 11, drc_attack_text);
 525
 526 static const char *drc_decay_text[] = {
 527         "186ms", "372ms", "743ms", "1.49s", "2.97s", "5.94s", "11.89s",
 528         "23.87s", "47.56s"
 529 };
 530
 531 static const struct soc_enum drc_decay =
 532         SOC_ENUM_SINGLE(WM8903_DRC_1, 8, 9, drc_decay_text);
 533
 534 static const char *drc_ff_delay_text[] = {
 535         "5 samples", "9 samples"
 536 };
 537
 538 static const struct soc_enum drc_ff_delay =
 539         SOC_ENUM_SINGLE(WM8903_DRC_0, 5, 2, drc_ff_delay_text);
 540
 541 static const char *drc_qr_decay_text[] = {
 542         "0.725ms", "1.45ms", "5.8ms"
 543 };
 544
 545 static const struct soc_enum drc_qr_decay =
 546         SOC_ENUM_SINGLE(WM8903_DRC_1, 4, 3, drc_qr_decay_text);
 547
 548 static const char *drc_smoothing_text[] = {
 549         "Low", "Medium", "High"
 550 };
 551
 552 static const struct soc_enum drc_smoothing =
 553         SOC_ENUM_SINGLE(WM8903_DRC_0, 11, 3, drc_smoothing_text);
 554
 555 static const char *soft_mute_text[] = {
 556         "Fast (fs/2)", "Slow (fs/32)"
 557 };
 558
 559 static const struct soc_enum soft_mute =
 560         SOC_ENUM_SINGLE(WM8903_DAC_DIGITAL_1, 10, 2, soft_mute_text);
 561
 562 static const char *mute_mode_text[] = {
 563         "Hard", "Soft"
 564 };
 565
 566 static const struct soc_enum mute_mode =
 567         SOC_ENUM_SINGLE(WM8903_DAC_DIGITAL_1, 9, 2, mute_mode_text);
 568
 569 static const char *companding_text[] = {
 570         "ulaw", "alaw"
 571 };
 572
 573 static const struct soc_enum dac_companding =
 574         SOC_ENUM_SINGLE(WM8903_AUDIO_INTERFACE_0, 0, 2, companding_text);
 575
 576 static const struct soc_enum adc_companding =
 577         SOC_ENUM_SINGLE(WM8903_AUDIO_INTERFACE_0, 2, 2, companding_text);
 578
 579 static const char *input_mode_text[] = {
 580         "Single-Ended", "Differential Line", "Differential Mic"
 581 };
 582
 583 static const struct soc_enum linput_mode_enum =
 584         SOC_ENUM_SINGLE(WM8903_ANALOGUE_LEFT_INPUT_1, 0, 3, input_mode_text);
 585
 586 static const struct soc_enum rinput_mode_enum =
 587         SOC_ENUM_SINGLE(WM8903_ANALOGUE_RIGHT_INPUT_1, 0, 3, input_mode_text);
 588
 589 static const char *linput_mux_text[] = {
 590         "IN1L", "IN2L", "IN3L"
 591 };
 592
 593 static const struct soc_enum linput_enum =
 594         SOC_ENUM_SINGLE(WM8903_ANALOGUE_LEFT_INPUT_1, 2, 3, linput_mux_text);
 595
 596 static const struct soc_enum linput_inv_enum =
 597         SOC_ENUM_SINGLE(WM8903_ANALOGUE_LEFT_INPUT_1, 4, 3, linput_mux_text);
 598
 599 static const char *rinput_mux_text[] = {
 600         "IN1R", "IN2R", "IN3R"
 601 };
 602
 603 static const struct soc_enum rinput_enum =
 604         SOC_ENUM_SINGLE(WM8903_ANALOGUE_RIGHT_INPUT_1, 2, 3, rinput_mux_text);
 605
 606 static const struct soc_enum rinput_inv_enum =
 607         SOC_ENUM_SINGLE(WM8903_ANALOGUE_RIGHT_INPUT_1, 4, 3, rinput_mux_text);
 608
 609
 610 static const char *sidetone_text[] = {
 611         "None", "Left", "Right"
 612 };
 613
 614 static const struct soc_enum lsidetone_enum =
 615         SOC_ENUM_SINGLE(WM8903_DAC_DIGITAL_0, 2, 3, sidetone_text);
 616
 617 static const struct soc_enum rsidetone_enum =
 618         SOC_ENUM_SINGLE(WM8903_DAC_DIGITAL_0, 0, 3, sidetone_text);
 619
 620 static const char *adcinput_text[] = {
 621         "ADC", "DMIC"
 622 };
 623
 624 static const struct soc_enum adcinput_enum =
 625         SOC_ENUM_SINGLE(WM8903_CLOCK_RATE_TEST_4, 9, 2, adcinput_text);
 626
 627 static const char *aif_text[] = {
 628         "Left", "Right"
 629 };
 630
 631 static const struct soc_enum lcapture_enum =
 632         SOC_ENUM_SINGLE(WM8903_AUDIO_INTERFACE_0, 7, 2, aif_text);
 633
 634 static const struct soc_enum rcapture_enum =
 635         SOC_ENUM_SINGLE(WM8903_AUDIO_INTERFACE_0, 6, 2, aif_text);
 636
 637 static const struct soc_enum lplay_enum =
 638         SOC_ENUM_SINGLE(WM8903_AUDIO_INTERFACE_0, 5, 2, aif_text);
 639
 640 static const struct soc_enum rplay_enum =
 641         SOC_ENUM_SINGLE(WM8903_AUDIO_INTERFACE_0, 4, 2, aif_text);
 642
 643 static const struct snd_kcontrol_new wm8903_snd_controls[] = {
 644
 645 /* Input PGAs - No TLV since the scale depends on PGA mode */
 646 SOC_SINGLE("Left Input PGA Switch", WM8903_ANALOGUE_LEFT_INPUT_0,
 647            7, 1, 1),
 648 SOC_SINGLE("Left Input PGA Volume", WM8903_ANALOGUE_LEFT_INPUT_0,
 649            0, 31, 0),
 650 SOC_SINGLE("Left Input PGA Common Mode Switch", WM8903_ANALOGUE_LEFT_INPUT_1,
 651            6, 1, 0),
 652
 653 SOC_SINGLE("Right Input PGA Switch", WM8903_ANALOGUE_RIGHT_INPUT_0,
 654            7, 1, 1),
 655 SOC_SINGLE("Right Input PGA Volume", WM8903_ANALOGUE_RIGHT_INPUT_0,
 656            0, 31, 0),
 657 SOC_SINGLE("Right Input PGA Common Mode Switch", WM8903_ANALOGUE_RIGHT_INPUT_1,
 658            6, 1, 0),
 659
 660 /* ADCs */
 661 SOC_ENUM("ADC OSR", adc_osr),
 662 SOC_SINGLE("HPF Switch", WM8903_ADC_DIGITAL_0, 4, 1, 0),
 663 SOC_ENUM("HPF Mode", hpf_mode),
 664 SOC_SINGLE("DRC Switch", WM8903_DRC_0, 15, 1, 0),
 665 SOC_ENUM("DRC Compressor Slope R0", drc_slope_r0),
 666 SOC_ENUM("DRC Compressor Slope R1", drc_slope_r1),
 667 SOC_SINGLE_TLV("DRC Compressor Threshold Volume", WM8903_DRC_3, 5, 124, 1,
 668                drc_tlv_thresh),
 669 SOC_SINGLE_TLV("DRC Volume", WM8903_DRC_3, 0, 30, 1, drc_tlv_amp),
 670 SOC_SINGLE_TLV("DRC Minimum Gain Volume", WM8903_DRC_1, 2, 3, 1, drc_tlv_min),
 671 SOC_SINGLE_TLV("DRC Maximum Gain Volume", WM8903_DRC_1, 0, 3, 0, drc_tlv_max),
 672 SOC_ENUM("DRC Attack Rate", drc_attack),
 673 SOC_ENUM("DRC Decay Rate", drc_decay),
 674 SOC_ENUM("DRC FF Delay", drc_ff_delay),
 675 SOC_SINGLE("DRC Anticlip Switch", WM8903_DRC_0, 1, 1, 0),
 676 SOC_SINGLE("DRC QR Switch", WM8903_DRC_0, 2, 1, 0),
 677 SOC_SINGLE_TLV("DRC QR Threshold Volume", WM8903_DRC_0, 6, 3, 0, drc_tlv_max),
 678 SOC_ENUM("DRC QR Decay Rate", drc_qr_decay),
 679 SOC_SINGLE("DRC Smoothing Switch", WM8903_DRC_0, 3, 1, 0),
 680 SOC_SINGLE("DRC Smoothing Hysteresis Switch", WM8903_DRC_0, 0, 1, 0),
 681 SOC_ENUM("DRC Smoothing Threshold", drc_smoothing),
 682 SOC_SINGLE_TLV("DRC Startup Volume", WM8903_DRC_0, 6, 18, 0, drc_tlv_startup),
 683
 684 SOC_DOUBLE_R_TLV("Digital Capture Volume", WM8903_ADC_DIGITAL_VOLUME_LEFT,
 685                  WM8903_ADC_DIGITAL_VOLUME_RIGHT, 1, 120, 0, digital_tlv),
 686 SOC_ENUM("ADC Companding Mode", adc_companding),
 687 SOC_SINGLE("ADC Companding Switch", WM8903_AUDIO_INTERFACE_0, 3, 1, 0),
 688
 689 SOC_DOUBLE_TLV("Digital Sidetone Volume", WM8903_DAC_DIGITAL_0, 4, 8,
 690                12, 0, digital_sidetone_tlv),
 691
 692 /* DAC */
 693 SOC_ENUM("DAC OSR", dac_osr),
 694 SOC_DOUBLE_R_TLV("Digital Playback Volume", WM8903_DAC_DIGITAL_VOLUME_LEFT,
 695                  WM8903_DAC_DIGITAL_VOLUME_RIGHT, 1, 120, 0, digital_tlv),
 696 SOC_ENUM("DAC Soft Mute Rate", soft_mute),
 697 SOC_ENUM("DAC Mute Mode", mute_mode),
 698 SOC_SINGLE("DAC Mono Switch", WM8903_DAC_DIGITAL_1, 12, 1, 0),
 699 SOC_ENUM("DAC Companding Mode", dac_companding),
 700 SOC_SINGLE("DAC Companding Switch", WM8903_AUDIO_INTERFACE_0, 1, 1, 0),
 701 SOC_SINGLE_TLV("DAC Boost Volume", WM8903_AUDIO_INTERFACE_0, 9, 3, 0,
 702                dac_boost_tlv),
 703 SOC_SINGLE_BOOL_EXT("Playback Deemphasis Switch", 0,
 704                     wm8903_get_deemph, wm8903_put_deemph),
 705
 706 /* Headphones */
 707 SOC_DOUBLE_R("Headphone Switch",
 708              WM8903_ANALOGUE_OUT1_LEFT, WM8903_ANALOGUE_OUT1_RIGHT,
 709              8, 1, 1),
 710 SOC_DOUBLE_R("Headphone ZC Switch",
 711              WM8903_ANALOGUE_OUT1_LEFT, WM8903_ANALOGUE_OUT1_RIGHT,
 712              6, 1, 0),
 713 SOC_DOUBLE_R_TLV("Headphone Volume",
 714                  WM8903_ANALOGUE_OUT1_LEFT, WM8903_ANALOGUE_OUT1_RIGHT,
 715                  0, 63, 0, out_tlv),
 716
 717 /* Line out */
 718 SOC_DOUBLE_R("Line Out Switch",
 719              WM8903_ANALOGUE_OUT2_LEFT, WM8903_ANALOGUE_OUT2_RIGHT,
 720              8, 1, 1),
 721 SOC_DOUBLE_R("Line Out ZC Switch",
 722              WM8903_ANALOGUE_OUT2_LEFT, WM8903_ANALOGUE_OUT2_RIGHT,
 723              6, 1, 0),
 724 SOC_DOUBLE_R_TLV("Line Out Volume",
 725                  WM8903_ANALOGUE_OUT2_LEFT, WM8903_ANALOGUE_OUT2_RIGHT,
 726                  0, 63, 0, out_tlv),
 727
 728 /* Speaker */
 729 SOC_DOUBLE_R("Speaker Switch",
 730              WM8903_ANALOGUE_OUT3_LEFT, WM8903_ANALOGUE_OUT3_RIGHT, 8, 1, 1),
 731 SOC_DOUBLE_R("Speaker ZC Switch",
 732              WM8903_ANALOGUE_OUT3_LEFT, WM8903_ANALOGUE_OUT3_RIGHT, 6, 1, 0),
 733 SOC_DOUBLE_R_TLV("Speaker Volume",
 734                  WM8903_ANALOGUE_OUT3_LEFT, WM8903_ANALOGUE_OUT3_RIGHT,
 735                  0, 63, 0, out_tlv),
 736 };
 737
 738 static const struct snd_kcontrol_new linput_mode_mux =
 739         SOC_DAPM_ENUM("Left Input Mode Mux", linput_mode_enum);
 740
 741 static const struct snd_kcontrol_new rinput_mode_mux =
 742         SOC_DAPM_ENUM("Right Input Mode Mux", rinput_mode_enum);
 743
 744 static const struct snd_kcontrol_new linput_mux =
 745         SOC_DAPM_ENUM("Left Input Mux", linput_enum);
 746
 747 static const struct snd_kcontrol_new linput_inv_mux =
 748         SOC_DAPM_ENUM("Left Inverting Input Mux", linput_inv_enum);
 749
 750 static const struct snd_kcontrol_new rinput_mux =
 751         SOC_DAPM_ENUM("Right Input Mux", rinput_enum);
 752
 753 static const struct snd_kcontrol_new rinput_inv_mux =
 754         SOC_DAPM_ENUM("Right Inverting Input Mux", rinput_inv_enum);
 755
 756 static const struct snd_kcontrol_new lsidetone_mux =
 757         SOC_DAPM_ENUM("DACL Sidetone Mux", lsidetone_enum);
 758
 759 static const struct snd_kcontrol_new rsidetone_mux =
 760         SOC_DAPM_ENUM("DACR Sidetone Mux", rsidetone_enum);
 761
 762 static const struct snd_kcontrol_new adcinput_mux =
 763         SOC_DAPM_ENUM("ADC Input", adcinput_enum);
 764
 765 static const struct snd_kcontrol_new lcapture_mux =
 766         SOC_DAPM_ENUM("Left Capture Mux", lcapture_enum);
 767
 768 static const struct snd_kcontrol_new rcapture_mux =
 769         SOC_DAPM_ENUM("Right Capture Mux", rcapture_enum);
 770
 771 static const struct snd_kcontrol_new lplay_mux =
 772         SOC_DAPM_ENUM("Left Playback Mux", lplay_enum);
 773
 774 static const struct snd_kcontrol_new rplay_mux =
 775         SOC_DAPM_ENUM("Right Playback Mux", rplay_enum);
 776
 777 static const struct snd_kcontrol_new left_output_mixer[] = {
 778 SOC_DAPM_SINGLE("DACL Switch", WM8903_ANALOGUE_LEFT_MIX_0, 3, 1, 0),
 779 SOC_DAPM_SINGLE("DACR Switch", WM8903_ANALOGUE_LEFT_MIX_0, 2, 1, 0),
 780 SOC_DAPM_SINGLE_W("Left Bypass Switch", WM8903_ANALOGUE_LEFT_MIX_0, 1, 1, 0),
 781 SOC_DAPM_SINGLE_W("Right Bypass Switch", WM8903_ANALOGUE_LEFT_MIX_0, 0, 1, 0),
 782 };
 783
 784 static const struct snd_kcontrol_new right_output_mixer[] = {
 785 SOC_DAPM_SINGLE("DACL Switch", WM8903_ANALOGUE_RIGHT_MIX_0, 3, 1, 0),
 786 SOC_DAPM_SINGLE("DACR Switch", WM8903_ANALOGUE_RIGHT_MIX_0, 2, 1, 0),
 787 SOC_DAPM_SINGLE_W("Left Bypass Switch", WM8903_ANALOGUE_RIGHT_MIX_0, 1, 1, 0),
 788 SOC_DAPM_SINGLE_W("Right Bypass Switch", WM8903_ANALOGUE_RIGHT_MIX_0, 0, 1, 0),
 789 };
 790
 791 static const struct snd_kcontrol_new left_speaker_mixer[] = {
 792 SOC_DAPM_SINGLE("DACL Switch", WM8903_ANALOGUE_SPK_MIX_LEFT_0, 3, 1, 0),
 793 SOC_DAPM_SINGLE("DACR Switch", WM8903_ANALOGUE_SPK_MIX_LEFT_0, 2, 1, 0),
 794 SOC_DAPM_SINGLE("Left Bypass Switch", WM8903_ANALOGUE_SPK_MIX_LEFT_0, 1, 1, 0),
 795 SOC_DAPM_SINGLE("Right Bypass Switch", WM8903_ANALOGUE_SPK_MIX_LEFT_0,
 796                 0, 1, 0),
 797 };
 798
 799 static const struct snd_kcontrol_new right_speaker_mixer[] = {
 800 SOC_DAPM_SINGLE("DACL Switch", WM8903_ANALOGUE_SPK_MIX_RIGHT_0, 3, 1, 0),
 801 SOC_DAPM_SINGLE("DACR Switch", WM8903_ANALOGUE_SPK_MIX_RIGHT_0, 2, 1, 0),
 802 SOC_DAPM_SINGLE("Left Bypass Switch", WM8903_ANALOGUE_SPK_MIX_RIGHT_0,
 803                 1, 1, 0),
 804 SOC_DAPM_SINGLE("Right Bypass Switch", WM8903_ANALOGUE_SPK_MIX_RIGHT_0,
 805                 0, 1, 0),
 806 };
 807
 808 static const struct snd_soc_dapm_widget wm8903_dapm_widgets[] = {
 809 SND_SOC_DAPM_INPUT("IN1L"),
 810 SND_SOC_DAPM_INPUT("IN1R"),
 811 SND_SOC_DAPM_INPUT("IN2L"),
 812 SND_SOC_DAPM_INPUT("IN2R"),
 813 SND_SOC_DAPM_INPUT("IN3L"),
 814 SND_SOC_DAPM_INPUT("IN3R"),
 815 SND_SOC_DAPM_INPUT("DMICDAT"),
 816
 817 SND_SOC_DAPM_OUTPUT("HPOUTL"),
 818 SND_SOC_DAPM_OUTPUT("HPOUTR"),
 819 SND_SOC_DAPM_OUTPUT("LINEOUTL"),
 820 SND_SOC_DAPM_OUTPUT("LINEOUTR"),
 821 SND_SOC_DAPM_OUTPUT("LOP"),
 822 SND_SOC_DAPM_OUTPUT("LON"),
 823 SND_SOC_DAPM_OUTPUT("ROP"),
 824 SND_SOC_DAPM_OUTPUT("RON"),
 825
 826 SND_SOC_DAPM_SUPPLY("MICBIAS", WM8903_MIC_BIAS_CONTROL_0, 0, 0, NULL, 0),
 827
 828 SND_SOC_DAPM_MUX("Left Input Mux", SND_SOC_NOPM, 0, 0, &linput_mux),
 829 SND_SOC_DAPM_MUX("Left Input Inverting Mux", SND_SOC_NOPM, 0, 0,
 830                  &linput_inv_mux),
 831 SND_SOC_DAPM_MUX("Left Input Mode Mux", SND_SOC_NOPM, 0, 0, &linput_mode_mux),
 832
 833 SND_SOC_DAPM_MUX("Right Input Mux", SND_SOC_NOPM, 0, 0, &rinput_mux),
 834 SND_SOC_DAPM_MUX("Right Input Inverting Mux", SND_SOC_NOPM, 0, 0,
 835                  &rinput_inv_mux),
 836 SND_SOC_DAPM_MUX("Right Input Mode Mux", SND_SOC_NOPM, 0, 0, &rinput_mode_mux),
 837
 838 SND_SOC_DAPM_PGA("Left Input PGA", WM8903_POWER_MANAGEMENT_0, 1, 0, NULL, 0),
 839 SND_SOC_DAPM_PGA("Right Input PGA", WM8903_POWER_MANAGEMENT_0, 0, 0, NULL, 0),
 840
 841 SND_SOC_DAPM_MUX("Left ADC Input", SND_SOC_NOPM, 0, 0, &adcinput_mux),
 842 SND_SOC_DAPM_MUX("Right ADC Input", SND_SOC_NOPM, 0, 0, &adcinput_mux),
 843
 844 SND_SOC_DAPM_ADC("ADCL", NULL, WM8903_POWER_MANAGEMENT_6, 1, 0),
 845 SND_SOC_DAPM_ADC("ADCR", NULL, WM8903_POWER_MANAGEMENT_6, 0, 0),
 846
 847 SND_SOC_DAPM_MUX("Left Capture Mux", SND_SOC_NOPM, 0, 0, &lcapture_mux),
 848 SND_SOC_DAPM_MUX("Right Capture Mux", SND_SOC_NOPM, 0, 0, &rcapture_mux),
 849
 850 SND_SOC_DAPM_AIF_OUT("AIFTXL", "Left HiFi Capture", 0, SND_SOC_NOPM, 0, 0),
 851 SND_SOC_DAPM_AIF_OUT("AIFTXR", "Right HiFi Capture", 0, SND_SOC_NOPM, 0, 0),
 852
 853 SND_SOC_DAPM_MUX("DACL Sidetone", SND_SOC_NOPM, 0, 0, &lsidetone_mux),
 854 SND_SOC_DAPM_MUX("DACR Sidetone", SND_SOC_NOPM, 0, 0, &rsidetone_mux),
 855
 856 SND_SOC_DAPM_AIF_IN("AIFRXL", "Left Playback", 0, SND_SOC_NOPM, 0, 0),
 857 SND_SOC_DAPM_AIF_IN("AIFRXR", "Right Playback", 0, SND_SOC_NOPM, 0, 0),
 858
 859 SND_SOC_DAPM_MUX("Left Playback Mux", SND_SOC_NOPM, 0, 0, &lplay_mux),
 860 SND_SOC_DAPM_MUX("Right Playback Mux", SND_SOC_NOPM, 0, 0, &rplay_mux),
 861
 862 SND_SOC_DAPM_DAC("DACL", NULL, WM8903_POWER_MANAGEMENT_6, 3, 0),
 863 SND_SOC_DAPM_DAC("DACR", NULL, WM8903_POWER_MANAGEMENT_6, 2, 0),
 864
 865 SND_SOC_DAPM_MIXER("Left Output Mixer", WM8903_POWER_MANAGEMENT_1, 1, 0,
 866                    left_output_mixer, ARRAY_SIZE(left_output_mixer)),
 867 SND_SOC_DAPM_MIXER("Right Output Mixer", WM8903_POWER_MANAGEMENT_1, 0, 0,
 868                    right_output_mixer, ARRAY_SIZE(right_output_mixer)),
 869
 870 SND_SOC_DAPM_MIXER("Left Speaker Mixer", WM8903_POWER_MANAGEMENT_4, 1, 0,
 871                    left_speaker_mixer, ARRAY_SIZE(left_speaker_mixer)),
 872 SND_SOC_DAPM_MIXER("Right Speaker Mixer", WM8903_POWER_MANAGEMENT_4, 0, 0,
 873                    right_speaker_mixer, ARRAY_SIZE(right_speaker_mixer)),
 874
 875 SND_SOC_DAPM_PGA_S("Left Headphone Output PGA", 0, WM8903_POWER_MANAGEMENT_2,
 876                    1, 0, NULL, 0),
 877 SND_SOC_DAPM_PGA_S("Right Headphone Output PGA", 0, WM8903_POWER_MANAGEMENT_2,
 878                    0, 0, NULL, 0),
 879
 880 SND_SOC_DAPM_PGA_S("Left Line Output PGA", 0, WM8903_POWER_MANAGEMENT_3, 1, 0,
 881                    NULL, 0),
 882 SND_SOC_DAPM_PGA_S("Right Line Output PGA", 0, WM8903_POWER_MANAGEMENT_3, 0, 0,
 883                    NULL, 0),
 884
 885 SND_SOC_DAPM_PGA_S("HPL_RMV_SHORT", 4, WM8903_ANALOGUE_HP_0, 7, 0, NULL, 0),
 886 SND_SOC_DAPM_PGA_S("HPL_ENA_OUTP", 3, WM8903_ANALOGUE_HP_0, 6, 0, NULL, 0),
 887 SND_SOC_DAPM_PGA_S("HPL_ENA_DLY", 2, WM8903_ANALOGUE_HP_0, 5, 0, NULL, 0),
 888 SND_SOC_DAPM_PGA_S("HPL_ENA", 1, WM8903_ANALOGUE_HP_0, 4, 0, NULL, 0),
 889 SND_SOC_DAPM_PGA_S("HPR_RMV_SHORT", 4, WM8903_ANALOGUE_HP_0, 3, 0, NULL, 0),
 890 SND_SOC_DAPM_PGA_S("HPR_ENA_OUTP", 3, WM8903_ANALOGUE_HP_0, 2, 0, NULL, 0),
 891 SND_SOC_DAPM_PGA_S("HPR_ENA_DLY", 2, WM8903_ANALOGUE_HP_0, 1, 0, NULL, 0),
 892 SND_SOC_DAPM_PGA_S("HPR_ENA", 1, WM8903_ANALOGUE_HP_0, 0, 0, NULL, 0),
 893
 894 SND_SOC_DAPM_PGA_S("LINEOUTL_RMV_SHORT", 4, WM8903_ANALOGUE_LINEOUT_0, 7, 0,
 895                    NULL, 0),
 896 SND_SOC_DAPM_PGA_S("LINEOUTL_ENA_OUTP", 3, WM8903_ANALOGUE_LINEOUT_0, 6, 0,
 897                    NULL, 0),
 898 SND_SOC_DAPM_PGA_S("LINEOUTL_ENA_DLY", 2, WM8903_ANALOGUE_LINEOUT_0, 5, 0,
 899                    NULL, 0),
 900 SND_SOC_DAPM_PGA_S("LINEOUTL_ENA", 1, WM8903_ANALOGUE_LINEOUT_0, 4, 0,
 901                    NULL, 0),
 902 SND_SOC_DAPM_PGA_S("LINEOUTR_RMV_SHORT", 4, WM8903_ANALOGUE_LINEOUT_0, 3, 0,
 903                    NULL, 0),
 904 SND_SOC_DAPM_PGA_S("LINEOUTR_ENA_OUTP", 3, WM8903_ANALOGUE_LINEOUT_0, 2, 0,
 905                    NULL, 0),
 906 SND_SOC_DAPM_PGA_S("LINEOUTR_ENA_DLY", 2, WM8903_ANALOGUE_LINEOUT_0, 1, 0,
 907                    NULL, 0),
 908 SND_SOC_DAPM_PGA_S("LINEOUTR_ENA", 1, WM8903_ANALOGUE_LINEOUT_0, 0, 0,
 909                    NULL, 0),
 910
 911 SND_SOC_DAPM_SUPPLY("DCS Master", WM8903_DC_SERVO_0, 4, 0, NULL, 0),
 912 SND_SOC_DAPM_PGA_S("HPL_DCS", 3, SND_SOC_NOPM, 3, 0, wm8903_dcs_event,
 913                    SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
 914 SND_SOC_DAPM_PGA_S("HPR_DCS", 3, SND_SOC_NOPM, 2, 0, wm8903_dcs_event,
 915                    SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
 916 SND_SOC_DAPM_PGA_S("LINEOUTL_DCS", 3, SND_SOC_NOPM, 1, 0, wm8903_dcs_event,
 917                    SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
 918 SND_SOC_DAPM_PGA_S("LINEOUTR_DCS", 3, SND_SOC_NOPM, 0, 0, wm8903_dcs_event,
 919                    SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
 920
 921 SND_SOC_DAPM_PGA("Left Speaker PGA", WM8903_POWER_MANAGEMENT_5, 1, 0,
 922                  NULL, 0),
 923 SND_SOC_DAPM_PGA("Right Speaker PGA", WM8903_POWER_MANAGEMENT_5, 0, 0,
 924                  NULL, 0),
 925
 926 SND_SOC_DAPM_SUPPLY("Charge Pump", WM8903_CHARGE_PUMP_0, 0, 0,
 927                     wm8903_cp_event, SND_SOC_DAPM_POST_PMU),
 928 SND_SOC_DAPM_SUPPLY("CLK_DSP", WM8903_CLOCK_RATES_2, 1, 0, NULL, 0),
 929 SND_SOC_DAPM_SUPPLY("CLK_SYS", WM8903_CLOCK_RATES_2, 2, 0, NULL, 0),
 930 };
 931
 932 static const struct snd_soc_dapm_route wm8903_intercon[] = {
 933
 934         { "CLK_DSP", NULL, "CLK_SYS" },
 935         { "MICBIAS", NULL, "CLK_SYS" },
 936         { "HPL_DCS", NULL, "CLK_SYS" },
 937         { "HPR_DCS", NULL, "CLK_SYS" },
 938         { "LINEOUTL_DCS", NULL, "CLK_SYS" },
 939         { "LINEOUTR_DCS", NULL, "CLK_SYS" },
 940
 941         { "Left Input Mux", "IN1L", "IN1L" },
 942         { "Left Input Mux", "IN2L", "IN2L" },
 943         { "Left Input Mux", "IN3L", "IN3L" },
 944
 945         { "Left Input Inverting Mux", "IN1L", "IN1L" },
 946         { "Left Input Inverting Mux", "IN2L", "IN2L" },
 947         { "Left Input Inverting Mux", "IN3L", "IN3L" },
 948
 949         { "Right Input Mux", "IN1R", "IN1R" },
 950         { "Right Input Mux", "IN2R", "IN2R" },
 951         { "Right Input Mux", "IN3R", "IN3R" },
 952
 953         { "Right Input Inverting Mux", "IN1R", "IN1R" },
 954         { "Right Input Inverting Mux", "IN2R", "IN2R" },
 955         { "Right Input Inverting Mux", "IN3R", "IN3R" },
 956
 957         { "Left Input Mode Mux", "Single-Ended", "Left Input Inverting Mux" },
 958         { "Left Input Mode Mux", "Differential Line",
 959           "Left Input Mux" },
 960         { "Left Input Mode Mux", "Differential Line",
 961           "Left Input Inverting Mux" },
 962         { "Left Input Mode Mux", "Differential Mic",
 963           "Left Input Mux" },
 964         { "Left Input Mode Mux", "Differential Mic",
 965           "Left Input Inverting Mux" },
 966
 967         { "Right Input Mode Mux", "Single-Ended",
 968           "Right Input Inverting Mux" },
 969         { "Right Input Mode Mux", "Differential Line",
 970           "Right Input Mux" },
 971         { "Right Input Mode Mux", "Differential Line",
 972           "Right Input Inverting Mux" },
 973         { "Right Input Mode Mux", "Differential Mic",
 974           "Right Input Mux" },
 975         { "Right Input Mode Mux", "Differential Mic",
 976           "Right Input Inverting Mux" },
 977
 978         { "Left Input PGA", NULL, "Left Input Mode Mux" },
 979         { "Right Input PGA", NULL, "Right Input Mode Mux" },
 980
 981         { "Left ADC Input", "ADC", "Left Input PGA" },
 982         { "Left ADC Input", "DMIC", "DMICDAT" },
 983         { "Right ADC Input", "ADC", "Right Input PGA" },
 984         { "Right ADC Input", "DMIC", "DMICDAT" },
 985
 986         { "Left Capture Mux", "Left", "ADCL" },
 987         { "Left Capture Mux", "Right", "ADCR" },
 988
 989         { "Right Capture Mux", "Left", "ADCL" },
 990         { "Right Capture Mux", "Right", "ADCR" },
 991
 992         { "AIFTXL", NULL, "Left Capture Mux" },
 993         { "AIFTXR", NULL, "Right Capture Mux" },
 994
 995         { "ADCL", NULL, "Left ADC Input" },
 996         { "ADCL", NULL, "CLK_DSP" },
 997         { "ADCR", NULL, "Right ADC Input" },
 998         { "ADCR", NULL, "CLK_DSP" },
 999
1000         { "Left Playback Mux", "Left", "AIFRXL" },
1001         { "Left Playback Mux", "Right", "AIFRXR" },
1002
1003         { "Right Playback Mux", "Left", "AIFRXL" },
1004         { "Right Playback Mux", "Right", "AIFRXR" },
1005
1006         { "DACL Sidetone", "Left", "ADCL" },
1007         { "DACL Sidetone", "Right", "ADCR" },
1008         { "DACR Sidetone", "Left", "ADCL" },
1009         { "DACR Sidetone", "Right", "ADCR" },
1010
1011         { "DACL", NULL, "Left Playback Mux" },
1012         { "DACL", NULL, "DACL Sidetone" },
1013         { "DACL", NULL, "CLK_DSP" },
1014
1015         { "DACR", NULL, "Right Playback Mux" },
1016         { "DACR", NULL, "DACR Sidetone" },
1017         { "DACR", NULL, "CLK_DSP" },
1018
1019         { "Left Output Mixer", "Left Bypass Switch", "Left Input PGA" },
1020         { "Left Output Mixer", "Right Bypass Switch", "Right Input PGA" },
1021         { "Left Output Mixer", "DACL Switch", "DACL" },
1022         { "Left Output Mixer", "DACR Switch", "DACR" },
1023
1024         { "Right Output Mixer", "Left Bypass Switch", "Left Input PGA" },
1025         { "Right Output Mixer", "Right Bypass Switch", "Right Input PGA" },
1026         { "Right Output Mixer", "DACL Switch", "DACL" },
1027         { "Right Output Mixer", "DACR Switch", "DACR" },
1028
1029         { "Left Speaker Mixer", "Left Bypass Switch", "Left Input PGA" },
1030         { "Left Speaker Mixer", "Right Bypass Switch", "Right Input PGA" },
1031         { "Left Speaker Mixer", "DACL Switch", "DACL" },
1032         { "Left Speaker Mixer", "DACR Switch", "DACR" },
1033
1034         { "Right Speaker Mixer", "Left Bypass Switch", "Left Input PGA" },
1035         { "Right Speaker Mixer", "Right Bypass Switch", "Right Input PGA" },
1036         { "Right Speaker Mixer", "DACL Switch", "DACL" },
1037         { "Right Speaker Mixer", "DACR Switch", "DACR" },
1038
1039         { "Left Line Output PGA", NULL, "Left Output Mixer" },
1040         { "Right Line Output PGA", NULL, "Right Output Mixer" },
1041
1042         { "Left Headphone Output PGA", NULL, "Left Output Mixer" },
1043         { "Right Headphone Output PGA", NULL, "Right Output Mixer" },
1044
1045         { "Left Speaker PGA", NULL, "Left Speaker Mixer" },
1046         { "Right Speaker PGA", NULL, "Right Speaker Mixer" },
1047
1048         { "HPL_ENA", NULL, "Left Headphone Output PGA" },
1049         { "HPR_ENA", NULL, "Right Headphone Output PGA" },
1050         { "HPL_ENA_DLY", NULL, "HPL_ENA" },
1051         { "HPR_ENA_DLY", NULL, "HPR_ENA" },
1052         { "LINEOUTL_ENA", NULL, "Left Line Output PGA" },
1053         { "LINEOUTR_ENA", NULL, "Right Line Output PGA" },
1054         { "LINEOUTL_ENA_DLY", NULL, "LINEOUTL_ENA" },
1055         { "LINEOUTR_ENA_DLY", NULL, "LINEOUTR_ENA" },
1056
1057         { "HPL_DCS", NULL, "DCS Master" },
1058         { "HPR_DCS", NULL, "DCS Master" },
1059         { "LINEOUTL_DCS", NULL, "DCS Master" },
1060         { "LINEOUTR_DCS", NULL, "DCS Master" },
1061
1062         { "HPL_DCS", NULL, "HPL_ENA_DLY" },
1063         { "HPR_DCS", NULL, "HPR_ENA_DLY" },
1064         { "LINEOUTL_DCS", NULL, "LINEOUTL_ENA_DLY" },
1065         { "LINEOUTR_DCS", NULL, "LINEOUTR_ENA_DLY" },
1066
1067         { "HPL_ENA_OUTP", NULL, "HPL_DCS" },
1068         { "HPR_ENA_OUTP", NULL, "HPR_DCS" },
1069         { "LINEOUTL_ENA_OUTP", NULL, "LINEOUTL_DCS" },
1070         { "LINEOUTR_ENA_OUTP", NULL, "LINEOUTR_DCS" },
1071
1072         { "HPL_RMV_SHORT", NULL, "HPL_ENA_OUTP" },
1073         { "HPR_RMV_SHORT", NULL, "HPR_ENA_OUTP" },
1074         { "LINEOUTL_RMV_SHORT", NULL, "LINEOUTL_ENA_OUTP" },
1075         { "LINEOUTR_RMV_SHORT", NULL, "LINEOUTR_ENA_OUTP" },
1076
1077         { "HPOUTL", NULL, "HPL_RMV_SHORT" },
1078         { "HPOUTR", NULL, "HPR_RMV_SHORT" },
1079         { "LINEOUTL", NULL, "LINEOUTL_RMV_SHORT" },
1080         { "LINEOUTR", NULL, "LINEOUTR_RMV_SHORT" },
1081
1082         { "LOP", NULL, "Left Speaker PGA" },
1083         { "LON", NULL, "Left Speaker PGA" },
1084
1085         { "ROP", NULL, "Right Speaker PGA" },
1086         { "RON", NULL, "Right Speaker PGA" },
1087
1088         { "Charge Pump", NULL, "CLK_DSP" },
1089
1090         { "Left Headphone Output PGA", NULL, "Charge Pump" },
1091         { "Right Headphone Output PGA", NULL, "Charge Pump" },
1092         { "Left Line Output PGA", NULL, "Charge Pump" },
1093         { "Right Line Output PGA", NULL, "Charge Pump" },
1094 };
1095
1096 static int wm8903_set_bias_level(struct snd_soc_codec *codec,
1097                                  enum snd_soc_bias_level level)
1098 {
1099         switch (level) {
1100         case SND_SOC_BIAS_ON:
1101                 break;
1102
1103         case SND_SOC_BIAS_PREPARE:
1104                 snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1105                                     WM8903_VMID_RES_MASK,
1106                                     WM8903_VMID_RES_50K);
1107                 break;
1108
1109         case SND_SOC_BIAS_STANDBY:
1110                 if (codec->dapm.bias_level == SND_SOC_BIAS_OFF) {
1111                         snd_soc_update_bits(codec, WM8903_BIAS_CONTROL_0,
1112                                             WM8903_POBCTRL | WM8903_ISEL_MASK |
1113                                             WM8903_STARTUP_BIAS_ENA |
1114                                             WM8903_BIAS_ENA,
1115                                             WM8903_POBCTRL |
1116                                             (2 << WM8903_ISEL_SHIFT) |
1117                                             WM8903_STARTUP_BIAS_ENA);
1118
1119                         snd_soc_update_bits(codec,
1120                                             WM8903_ANALOGUE_SPK_OUTPUT_CONTROL_0,
1121                                             WM8903_SPK_DISCHARGE,
1122                                             WM8903_SPK_DISCHARGE);
1123
1124                         msleep(33);
1125
1126                         snd_soc_update_bits(codec, WM8903_POWER_MANAGEMENT_5,
1127                                             WM8903_SPKL_ENA | WM8903_SPKR_ENA,
1128                                             WM8903_SPKL_ENA | WM8903_SPKR_ENA);
1129
1130                         snd_soc_update_bits(codec,
1131                                             WM8903_ANALOGUE_SPK_OUTPUT_CONTROL_0,
1132                                             WM8903_SPK_DISCHARGE, 0);
1133
1134                         snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1135                                             WM8903_VMID_TIE_ENA |
1136                                             WM8903_BUFIO_ENA |
1137                                             WM8903_VMID_IO_ENA |
1138                                             WM8903_VMID_SOFT_MASK |
1139                                             WM8903_VMID_RES_MASK |
1140                                             WM8903_VMID_BUF_ENA,
1141                                             WM8903_VMID_TIE_ENA |
1142                                             WM8903_BUFIO_ENA |
1143                                             WM8903_VMID_IO_ENA |
1144                                             (2 << WM8903_VMID_SOFT_SHIFT) |
1145                                             WM8903_VMID_RES_250K |
1146                                             WM8903_VMID_BUF_ENA);
1147
1148                         msleep(129);
1149
1150                         snd_soc_update_bits(codec, WM8903_POWER_MANAGEMENT_5,
1151                                             WM8903_SPKL_ENA | WM8903_SPKR_ENA,
1152                                             0);
1153
1154                         snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1155                                             WM8903_VMID_SOFT_MASK, 0);
1156
1157                         snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1158                                             WM8903_VMID_RES_MASK,
1159                                             WM8903_VMID_RES_50K);
1160
1161                         snd_soc_update_bits(codec, WM8903_BIAS_CONTROL_0,
1162                                             WM8903_BIAS_ENA | WM8903_POBCTRL,
1163                                             WM8903_BIAS_ENA);
1164
1165                         /* By default no bypass paths are enabled so
1166                          * enable Class W support.
1167                          */
1168                         dev_dbg(codec->dev, "Enabling Class W\n");
1169                         snd_soc_update_bits(codec, WM8903_CLASS_W_0,
1170                                             WM8903_CP_DYN_FREQ |
1171                                             WM8903_CP_DYN_V,
1172                                             WM8903_CP_DYN_FREQ |
1173                                             WM8903_CP_DYN_V);
1174                 }
1175
1176                 snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1177                                     WM8903_VMID_RES_MASK,
1178                                     WM8903_VMID_RES_250K);
1179                 break;
1180
1181         case SND_SOC_BIAS_OFF:
1182                 snd_soc_update_bits(codec, WM8903_BIAS_CONTROL_0,
1183                                     WM8903_BIAS_ENA, 0);
1184
1185                 snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1186                                     WM8903_VMID_SOFT_MASK,
1187                                     2 << WM8903_VMID_SOFT_SHIFT);
1188
1189                 snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1190                                     WM8903_VMID_BUF_ENA, 0);
1191
1192                 msleep(290);
1193
1194                 snd_soc_update_bits(codec, WM8903_VMID_CONTROL_0,
1195                                     WM8903_VMID_TIE_ENA | WM8903_BUFIO_ENA |
1196                                     WM8903_VMID_IO_ENA | WM8903_VMID_RES_MASK |
1197                                     WM8903_VMID_SOFT_MASK |
1198                                     WM8903_VMID_BUF_ENA, 0);
1199
1200                 snd_soc_update_bits(codec, WM8903_BIAS_CONTROL_0,
1201                                     WM8903_STARTUP_BIAS_ENA, 0);
1202                 break;
1203         }
1204
1205         codec->dapm.bias_level = level;
1206
1207         return 0;
1208 }
1209
1210 static int wm8903_set_dai_sysclk(struct snd_soc_dai *codec_dai,
1211                                  int clk_id, unsigned int freq, int dir)
1212 {
1213         struct snd_soc_codec *codec = codec_dai->codec;
1214         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
1215
1216         wm8903->sysclk = freq;
1217
1218         return 0;
1219 }
1220
1221 static int wm8903_set_dai_fmt(struct snd_soc_dai *codec_dai,
1222                               unsigned int fmt)
1223 {
1224         struct snd_soc_codec *codec = codec_dai->codec;
1225         u16 aif1 = snd_soc_read(codec, WM8903_AUDIO_INTERFACE_1);
1226
1227         aif1 &= ~(WM8903_LRCLK_DIR | WM8903_BCLK_DIR | WM8903_AIF_FMT_MASK |
1228                   WM8903_AIF_LRCLK_INV | WM8903_AIF_BCLK_INV);
1229
1230         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
1231         case SND_SOC_DAIFMT_CBS_CFS:
1232                 break;
1233         case SND_SOC_DAIFMT_CBS_CFM:
1234                 aif1 |= WM8903_LRCLK_DIR;
1235                 break;
1236         case SND_SOC_DAIFMT_CBM_CFM:
1237                 aif1 |= WM8903_LRCLK_DIR | WM8903_BCLK_DIR;
1238                 break;
1239         case SND_SOC_DAIFMT_CBM_CFS:
1240                 aif1 |= WM8903_BCLK_DIR;
1241                 break;
1242         default:
1243                 return -EINVAL;
1244         }
1245
1246         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1247         case SND_SOC_DAIFMT_DSP_A:
1248                 aif1 |= 0x3;
1249                 break;
1250         case SND_SOC_DAIFMT_DSP_B:
1251                 aif1 |= 0x3 | WM8903_AIF_LRCLK_INV;
1252                 break;
1253         case SND_SOC_DAIFMT_I2S:
1254                 aif1 |= 0x2;
1255                 break;
1256         case SND_SOC_DAIFMT_RIGHT_J:
1257                 aif1 |= 0x1;
1258                 break;
1259         case SND_SOC_DAIFMT_LEFT_J:
1260                 break;
1261         default:
1262                 return -EINVAL;
1263         }
1264
1265         /* Clock inversion */
1266         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
1267         case SND_SOC_DAIFMT_DSP_A:
1268         case SND_SOC_DAIFMT_DSP_B:
1269                 /* frame inversion not valid for DSP modes */
1270                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1271                 case SND_SOC_DAIFMT_NB_NF:
1272                         break;
1273                 case SND_SOC_DAIFMT_IB_NF:
1274                         aif1 |= WM8903_AIF_BCLK_INV;
1275                         break;
1276                 default:
1277                         return -EINVAL;
1278                 }
1279                 break;
1280         case SND_SOC_DAIFMT_I2S:
1281         case SND_SOC_DAIFMT_RIGHT_J:
1282         case SND_SOC_DAIFMT_LEFT_J:
1283                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
1284                 case SND_SOC_DAIFMT_NB_NF:
1285                         break;
1286                 case SND_SOC_DAIFMT_IB_IF:
1287                         aif1 |= WM8903_AIF_BCLK_INV | WM8903_AIF_LRCLK_INV;
1288                         break;
1289                 case SND_SOC_DAIFMT_IB_NF:
1290                         aif1 |= WM8903_AIF_BCLK_INV;
1291                         break;
1292                 case SND_SOC_DAIFMT_NB_IF:
1293                         aif1 |= WM8903_AIF_LRCLK_INV;
1294                         break;
1295                 default:
1296                         return -EINVAL;
1297                 }
1298                 break;
1299         default:
1300                 return -EINVAL;
1301         }
1302
1303         snd_soc_write(codec, WM8903_AUDIO_INTERFACE_1, aif1);
1304
1305         return 0;
1306 }
1307
1308 static int wm8903_digital_mute(struct snd_soc_dai *codec_dai, int mute)
1309 {
1310         struct snd_soc_codec *codec = codec_dai->codec;
1311         u16 reg;
1312
1313         reg = snd_soc_read(codec, WM8903_DAC_DIGITAL_1);
1314
1315         if (mute)
1316                 reg |= WM8903_DAC_MUTE;
1317         else
1318                 reg &= ~WM8903_DAC_MUTE;
1319
1320         snd_soc_write(codec, WM8903_DAC_DIGITAL_1, reg);
1321
1322         return 0;
1323 }
1324
1325 /* Lookup table for CLK_SYS/fs ratio.  256fs or more is recommended
1326  * for optimal performance so we list the lower rates first and match
1327  * on the last match we find. */
1328 static struct {
1329         int div;
1330         int rate;
1331         int mode;
1332         int mclk_div;
1333 } clk_sys_ratios[] = {
1334         {   64, 0x0, 0x0, 1 },
1335         {   68, 0x0, 0x1, 1 },
1336         {  125, 0x0, 0x2, 1 },
1337         {  128, 0x1, 0x0, 1 },
1338         {  136, 0x1, 0x1, 1 },
1339         {  192, 0x2, 0x0, 1 },
1340         {  204, 0x2, 0x1, 1 },
1341
1342         {   64, 0x0, 0x0, 2 },
1343         {   68, 0x0, 0x1, 2 },
1344         {  125, 0x0, 0x2, 2 },
1345         {  128, 0x1, 0x0, 2 },
1346         {  136, 0x1, 0x1, 2 },
1347         {  192, 0x2, 0x0, 2 },
1348         {  204, 0x2, 0x1, 2 },
1349
1350         {  250, 0x2, 0x2, 1 },
1351         {  256, 0x3, 0x0, 1 },
1352         {  272, 0x3, 0x1, 1 },
1353         {  384, 0x4, 0x0, 1 },
1354         {  408, 0x4, 0x1, 1 },
1355         {  375, 0x4, 0x2, 1 },
1356         {  512, 0x5, 0x0, 1 },
1357         {  544, 0x5, 0x1, 1 },
1358         {  500, 0x5, 0x2, 1 },
1359         {  768, 0x6, 0x0, 1 },
1360         {  816, 0x6, 0x1, 1 },
1361         {  750, 0x6, 0x2, 1 },
1362         { 1024, 0x7, 0x0, 1 },
1363         { 1088, 0x7, 0x1, 1 },
1364         { 1000, 0x7, 0x2, 1 },
1365         { 1408, 0x8, 0x0, 1 },
1366         { 1496, 0x8, 0x1, 1 },
1367         { 1536, 0x9, 0x0, 1 },
1368         { 1632, 0x9, 0x1, 1 },
1369         { 1500, 0x9, 0x2, 1 },
1370
1371         {  250, 0x2, 0x2, 2 },
1372         {  256, 0x3, 0x0, 2 },
1373         {  272, 0x3, 0x1, 2 },
1374         {  384, 0x4, 0x0, 2 },
1375         {  408, 0x4, 0x1, 2 },
1376         {  375, 0x4, 0x2, 2 },
1377         {  512, 0x5, 0x0, 2 },
1378         {  544, 0x5, 0x1, 2 },
1379         {  500, 0x5, 0x2, 2 },
1380         {  768, 0x6, 0x0, 2 },
1381         {  816, 0x6, 0x1, 2 },
1382         {  750, 0x6, 0x2, 2 },
1383         { 1024, 0x7, 0x0, 2 },
1384         { 1088, 0x7, 0x1, 2 },
1385         { 1000, 0x7, 0x2, 2 },
1386         { 1408, 0x8, 0x0, 2 },
1387         { 1496, 0x8, 0x1, 2 },
1388         { 1536, 0x9, 0x0, 2 },
1389         { 1632, 0x9, 0x1, 2 },
1390         { 1500, 0x9, 0x2, 2 },
1391 };
1392
1393 /* CLK_SYS/BCLK ratios - multiplied by 10 due to .5s */
1394 static struct {
1395         int ratio;
1396         int div;
1397 } bclk_divs[] = {
1398         {  10,  0 },
1399         {  20,  2 },
1400         {  30,  3 },
1401         {  40,  4 },
1402         {  50,  5 },
1403         {  60,  7 },
1404         {  80,  8 },
1405         { 100,  9 },
1406         { 120, 11 },
1407         { 160, 12 },
1408         { 200, 13 },
1409         { 220, 14 },
1410         { 240, 15 },
1411         { 300, 17 },
1412         { 320, 18 },
1413         { 440, 19 },
1414         { 480, 20 },
1415 };
1416
1417 /* Sample rates for DSP */
1418 static struct {
1419         int rate;
1420         int value;
1421 } sample_rates[] = {
1422         {  8000,  0 },
1423         { 11025,  1 },
1424         { 12000,  2 },
1425         { 16000,  3 },
1426         { 22050,  4 },
1427         { 24000,  5 },
1428         { 32000,  6 },
1429         { 44100,  7 },
1430         { 48000,  8 },
1431         { 88200,  9 },
1432         { 96000, 10 },
1433         { 0,      0 },
1434 };
1435
1436 static int wm8903_hw_params(struct snd_pcm_substream *substream,
1437                             struct snd_pcm_hw_params *params,
1438                             struct snd_soc_dai *dai)
1439 {
1440         struct snd_soc_codec *codec = dai->codec;
1441         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
1442         int fs = params_rate(params);
1443         int bclk;
1444         int bclk_div;
1445         int i;
1446         int dsp_config;
1447         int clk_config;
1448         int best_val;
1449         int cur_val;
1450         int clk_sys;
1451
1452         u16 aif1 = snd_soc_read(codec, WM8903_AUDIO_INTERFACE_1);
1453         u16 aif2 = snd_soc_read(codec, WM8903_AUDIO_INTERFACE_2);
1454         u16 aif3 = snd_soc_read(codec, WM8903_AUDIO_INTERFACE_3);
1455         u16 clock0 = snd_soc_read(codec, WM8903_CLOCK_RATES_0);
1456         u16 clock1 = snd_soc_read(codec, WM8903_CLOCK_RATES_1);
1457         u16 dac_digital1 = snd_soc_read(codec, WM8903_DAC_DIGITAL_1);
1458
1459         /* Enable sloping stopband filter for low sample rates */
1460         if (fs <= 24000)
1461                 dac_digital1 |= WM8903_DAC_SB_FILT;
1462         else
1463                 dac_digital1 &= ~WM8903_DAC_SB_FILT;
1464
1465         /* Configure sample rate logic for DSP - choose nearest rate */
1466         dsp_config = 0;
1467         best_val = abs(sample_rates[dsp_config].rate - fs);
1468         for (i = 1; i < ARRAY_SIZE(sample_rates); i++) {
1469                 cur_val = abs(sample_rates[i].rate - fs);
1470                 if (cur_val <= best_val) {
1471                         dsp_config = i;
1472                         best_val = cur_val;
1473                 }
1474         }
1475
1476         dev_dbg(codec->dev, "DSP fs = %dHz\n", sample_rates[dsp_config].rate);
1477         clock1 &= ~WM8903_SAMPLE_RATE_MASK;
1478         clock1 |= sample_rates[dsp_config].value;
1479
1480         aif1 &= ~WM8903_AIF_WL_MASK;
1481         bclk = 2 * fs;
1482         switch (params_format(params)) {
1483         case SNDRV_PCM_FORMAT_S16_LE:
1484                 bclk *= 16;
1485                 break;
1486         case SNDRV_PCM_FORMAT_S20_3LE:
1487                 bclk *= 20;
1488                 aif1 |= 0x4;
1489                 break;
1490         case SNDRV_PCM_FORMAT_S24_LE:
1491                 bclk *= 24;
1492                 aif1 |= 0x8;
1493                 break;
1494         case SNDRV_PCM_FORMAT_S32_LE:
1495                 bclk *= 32;
1496                 aif1 |= 0xc;
1497                 break;
1498         default:
1499                 return -EINVAL;
1500         }
1501
1502         dev_dbg(codec->dev, "MCLK = %dHz, target sample rate = %dHz\n",
1503                 wm8903->sysclk, fs);
1504
1505         /* We may not have an MCLK which allows us to generate exactly
1506          * the clock we want, particularly with USB derived inputs, so
1507          * approximate.
1508          */
1509         clk_config = 0;
1510         best_val = abs((wm8903->sysclk /
1511                         (clk_sys_ratios[0].mclk_div *
1512                          clk_sys_ratios[0].div)) - fs);
1513         for (i = 1; i < ARRAY_SIZE(clk_sys_ratios); i++) {
1514                 cur_val = abs((wm8903->sysclk /
1515                                (clk_sys_ratios[i].mclk_div *
1516                                 clk_sys_ratios[i].div)) - fs);
1517
1518                 if (cur_val <= best_val) {
1519                         clk_config = i;
1520                         best_val = cur_val;
1521                 }
1522         }
1523
1524         if (clk_sys_ratios[clk_config].mclk_div == 2) {
1525                 clock0 |= WM8903_MCLKDIV2;
1526                 clk_sys = wm8903->sysclk / 2;
1527         } else {
1528                 clock0 &= ~WM8903_MCLKDIV2;
1529                 clk_sys = wm8903->sysclk;
1530         }
1531
1532         clock1 &= ~(WM8903_CLK_SYS_RATE_MASK |
1533                     WM8903_CLK_SYS_MODE_MASK);
1534         clock1 |= clk_sys_ratios[clk_config].rate << WM8903_CLK_SYS_RATE_SHIFT;
1535         clock1 |= clk_sys_ratios[clk_config].mode << WM8903_CLK_SYS_MODE_SHIFT;
1536
1537         dev_dbg(codec->dev, "CLK_SYS_RATE=%x, CLK_SYS_MODE=%x div=%d\n",
1538                 clk_sys_ratios[clk_config].rate,
1539                 clk_sys_ratios[clk_config].mode,
1540                 clk_sys_ratios[clk_config].div);
1541
1542         dev_dbg(codec->dev, "Actual CLK_SYS = %dHz\n", clk_sys);
1543
1544         /* We may not get quite the right frequency if using
1545          * approximate clocks so look for the closest match that is
1546          * higher than the target (we need to ensure that there enough
1547          * BCLKs to clock out the samples).
1548          */
1549         bclk_div = 0;
1550         best_val = ((clk_sys * 10) / bclk_divs[0].ratio) - bclk;
1551         i = 1;
1552         while (i < ARRAY_SIZE(bclk_divs)) {
1553                 cur_val = ((clk_sys * 10) / bclk_divs[i].ratio) - bclk;
1554                 if (cur_val < 0) /* BCLK table is sorted */
1555                         break;
1556                 bclk_div = i;
1557                 best_val = cur_val;
1558                 i++;
1559         }
1560
1561         aif2 &= ~WM8903_BCLK_DIV_MASK;
1562         aif3 &= ~WM8903_LRCLK_RATE_MASK;
1563
1564         dev_dbg(codec->dev, "BCLK ratio %d for %dHz - actual BCLK = %dHz\n",
1565                 bclk_divs[bclk_div].ratio / 10, bclk,
1566                 (clk_sys * 10) / bclk_divs[bclk_div].ratio);
1567
1568         aif2 |= bclk_divs[bclk_div].div;
1569         aif3 |= bclk / fs;
1570
1571         wm8903->fs = params_rate(params);
1572         wm8903_set_deemph(codec);
1573
1574         snd_soc_write(codec, WM8903_CLOCK_RATES_0, clock0);
1575         snd_soc_write(codec, WM8903_CLOCK_RATES_1, clock1);
1576         snd_soc_write(codec, WM8903_AUDIO_INTERFACE_1, aif1);
1577         snd_soc_write(codec, WM8903_AUDIO_INTERFACE_2, aif2);
1578         snd_soc_write(codec, WM8903_AUDIO_INTERFACE_3, aif3);
1579         snd_soc_write(codec, WM8903_DAC_DIGITAL_1, dac_digital1);
1580
1581         return 0;
1582 }
1583
1584 /**
1585  * wm8903_mic_detect - Enable microphone detection via the WM8903 IRQ
1586  *
1587  * @codec:  WM8903 codec
1588  * @jack:   jack to report detection events on
1589  * @det:    value to report for presence detection
1590  * @shrt:   value to report for short detection
1591  *
1592  * Enable microphone detection via IRQ on the WM8903.  If GPIOs are
1593  * being used to bring out signals to the processor then only platform
1594  * data configuration is needed for WM8903 and processor GPIOs should
1595  * be configured using snd_soc_jack_add_gpios() instead.
1596  *
1597  * The current threasholds for detection should be configured using
1598  * micdet_cfg in the platform data.  Using this function will force on
1599  * the microphone bias for the device.
1600  */
1601 int wm8903_mic_detect(struct snd_soc_codec *codec, struct snd_soc_jack *jack,
1602                       int det, int shrt)
1603 {
1604         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
1605         int irq_mask = WM8903_MICDET_EINT | WM8903_MICSHRT_EINT;
1606
1607         dev_dbg(codec->dev, "Enabling microphone detection: %x %x\n",
1608                 det, shrt);
1609
1610         /* Store the configuration */
1611         wm8903->mic_jack = jack;
1612         wm8903->mic_det = det;
1613         wm8903->mic_short = shrt;
1614
1615         /* Enable interrupts we've got a report configured for */
1616         if (det)
1617                 irq_mask &= ~WM8903_MICDET_EINT;
1618         if (shrt)
1619                 irq_mask &= ~WM8903_MICSHRT_EINT;
1620
1621         snd_soc_update_bits(codec, WM8903_INTERRUPT_STATUS_1_MASK,
1622                             WM8903_MICDET_EINT | WM8903_MICSHRT_EINT,
1623                             irq_mask);
1624
1625         if (det || shrt) {
1626                 /* Enable mic detection, this may not have been set through
1627                  * platform data (eg, if the defaults are OK). */
1628                 snd_soc_update_bits(codec, WM8903_WRITE_SEQUENCER_0,
1629                                     WM8903_WSEQ_ENA, WM8903_WSEQ_ENA);
1630                 snd_soc_update_bits(codec, WM8903_MIC_BIAS_CONTROL_0,
1631                                     WM8903_MICDET_ENA, WM8903_MICDET_ENA);
1632         } else {
1633                 snd_soc_update_bits(codec, WM8903_MIC_BIAS_CONTROL_0,
1634                                     WM8903_MICDET_ENA, 0);
1635         }
1636
1637         return 0;
1638 }
1639 EXPORT_SYMBOL_GPL(wm8903_mic_detect);
1640
1641 static irqreturn_t wm8903_irq(int irq, void *data)
1642 {
1643         struct wm8903_priv *wm8903 = data;
1644         int mic_report, ret;
1645         unsigned int int_val, mask, int_pol;
1646
1647         ret = regmap_read(wm8903->regmap, WM8903_INTERRUPT_STATUS_1_MASK,
1648                           &mask);
1649         if (ret != 0) {
1650                 dev_err(wm8903->dev, "Failed to read IRQ mask: %d\n", ret);
1651                 return IRQ_NONE;
1652         }
1653
1654         ret = regmap_read(wm8903->regmap, WM8903_INTERRUPT_STATUS_1, &int_val);
1655         if (ret != 0) {
1656                 dev_err(wm8903->dev, "Failed to read IRQ status: %d\n", ret);
1657                 return IRQ_NONE;
1658         }
1659
1660         int_val &= ~mask;
1661
1662         if (int_val & WM8903_WSEQ_BUSY_EINT) {
1663                 dev_warn(wm8903->dev, "Write sequencer done\n");
1664         }
1665
1666         /*
1667          * The rest is microphone jack detection.  We need to manually
1668          * invert the polarity of the interrupt after each event - to
1669          * simplify the code keep track of the last state we reported
1670          * and just invert the relevant bits in both the report and
1671          * the polarity register.
1672          */
1673         mic_report = wm8903->mic_last_report;
1674         ret = regmap_read(wm8903->regmap, WM8903_INTERRUPT_POLARITY_1,
1675                           &int_pol);
1676         if (ret != 0) {
1677                 dev_err(wm8903->dev, "Failed to read interrupt polarity: %d\n",
1678                         ret);
1679                 return IRQ_HANDLED;
1680         }
1681
1682 #ifndef CONFIG_SND_SOC_WM8903_MODULE
1683         if (int_val & (WM8903_MICSHRT_EINT | WM8903_MICDET_EINT))
1684                 trace_snd_soc_jack_irq(dev_name(wm8903->dev));
1685 #endif
1686
1687         if (int_val & WM8903_MICSHRT_EINT) {
1688                 dev_dbg(wm8903->dev, "Microphone short (pol=%x)\n", int_pol);
1689
1690                 mic_report ^= wm8903->mic_short;
1691                 int_pol ^= WM8903_MICSHRT_INV;
1692         }
1693
1694         if (int_val & WM8903_MICDET_EINT) {
1695                 dev_dbg(wm8903->dev, "Microphone detect (pol=%x)\n", int_pol);
1696
1697                 mic_report ^= wm8903->mic_det;
1698                 int_pol ^= WM8903_MICDET_INV;
1699
1700                 msleep(wm8903->mic_delay);
1701         }
1702
1703         regmap_update_bits(wm8903->regmap, WM8903_INTERRUPT_POLARITY_1,
1704                            WM8903_MICSHRT_INV | WM8903_MICDET_INV, int_pol);
1705
1706         snd_soc_jack_report(wm8903->mic_jack, mic_report,
1707                             wm8903->mic_short | wm8903->mic_det);
1708
1709         wm8903->mic_last_report = mic_report;
1710
1711         return IRQ_HANDLED;
1712 }
1713
1714 #define WM8903_PLAYBACK_RATES (SNDRV_PCM_RATE_8000 |\
1715                                SNDRV_PCM_RATE_11025 |   \
1716                                SNDRV_PCM_RATE_16000 |   \
1717                                SNDRV_PCM_RATE_22050 |   \
1718                                SNDRV_PCM_RATE_32000 |   \
1719                                SNDRV_PCM_RATE_44100 |   \
1720                                SNDRV_PCM_RATE_48000 |   \
1721                                SNDRV_PCM_RATE_88200 |   \
1722                                SNDRV_PCM_RATE_96000)
1723
1724 #define WM8903_CAPTURE_RATES (SNDRV_PCM_RATE_8000 |\
1725                               SNDRV_PCM_RATE_11025 |    \
1726                               SNDRV_PCM_RATE_16000 |    \
1727                               SNDRV_PCM_RATE_22050 |    \
1728                               SNDRV_PCM_RATE_32000 |    \
1729                               SNDRV_PCM_RATE_44100 |    \
1730                               SNDRV_PCM_RATE_48000)
1731
1732 #define WM8903_FORMATS (SNDRV_PCM_FMTBIT_S16_LE |\
1733                         SNDRV_PCM_FMTBIT_S20_3LE |\
1734                         SNDRV_PCM_FMTBIT_S24_LE)
1735
1736 static const struct snd_soc_dai_ops wm8903_dai_ops = {
1737         .hw_params      = wm8903_hw_params,
1738         .digital_mute   = wm8903_digital_mute,
1739         .set_fmt        = wm8903_set_dai_fmt,
1740         .set_sysclk     = wm8903_set_dai_sysclk,
1741 };
1742
1743 static struct snd_soc_dai_driver wm8903_dai = {
1744         .name = "wm8903-hifi",
1745         .playback = {
1746                 .stream_name = "Playback",
1747                 .channels_min = 2,
1748                 .channels_max = 2,
1749                 .rates = WM8903_PLAYBACK_RATES,
1750                 .formats = WM8903_FORMATS,
1751         },
1752         .capture = {
1753                  .stream_name = "Capture",
1754                  .channels_min = 2,
1755                  .channels_max = 2,
1756                  .rates = WM8903_CAPTURE_RATES,
1757                  .formats = WM8903_FORMATS,
1758          },
1759         .ops = &wm8903_dai_ops,
1760         .symmetric_rates = 1,
1761 };
1762
1763 static int wm8903_suspend(struct snd_soc_codec *codec)
1764 {
1765         wm8903_set_bias_level(codec, SND_SOC_BIAS_OFF);
1766
1767         return 0;
1768 }
1769
1770 static int wm8903_resume(struct snd_soc_codec *codec)
1771 {
1772         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
1773
1774         regcache_sync(wm8903->regmap);
1775
1776         wm8903_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
1777
1778         return 0;
1779 }
1780
1781 #ifdef CONFIG_GPIOLIB
1782 static inline struct wm8903_priv *gpio_to_wm8903(struct gpio_chip *chip)
1783 {
1784         return container_of(chip, struct wm8903_priv, gpio_chip);
1785 }
1786
1787 static int wm8903_gpio_request(struct gpio_chip *chip, unsigned offset)
1788 {
1789         if (offset >= WM8903_NUM_GPIO)
1790                 return -EINVAL;
1791
1792         return 0;
1793 }
1794
1795 static int wm8903_gpio_direction_in(struct gpio_chip *chip, unsigned offset)
1796 {
1797         struct wm8903_priv *wm8903 = gpio_to_wm8903(chip);
1798         unsigned int mask, val;
1799         int ret;
1800
1801         mask = WM8903_GP1_FN_MASK | WM8903_GP1_DIR_MASK;
1802         val = (WM8903_GPn_FN_GPIO_INPUT << WM8903_GP1_FN_SHIFT) |
1803                 WM8903_GP1_DIR;
1804
1805         ret = regmap_update_bits(wm8903->regmap,
1806                                  WM8903_GPIO_CONTROL_1 + offset, mask, val);
1807         if (ret < 0)
1808                 return ret;
1809
1810         return 0;
1811 }
1812
1813 static int wm8903_gpio_get(struct gpio_chip *chip, unsigned offset)
1814 {
1815         struct wm8903_priv *wm8903 = gpio_to_wm8903(chip);
1816         unsigned int reg;
1817
1818         regmap_read(wm8903->regmap, WM8903_GPIO_CONTROL_1 + offset, &reg);
1819
1820         return (reg & WM8903_GP1_LVL_MASK) >> WM8903_GP1_LVL_SHIFT;
1821 }
1822
1823 static int wm8903_gpio_direction_out(struct gpio_chip *chip,
1824                                      unsigned offset, int value)
1825 {
1826         struct wm8903_priv *wm8903 = gpio_to_wm8903(chip);
1827         unsigned int mask, val;
1828         int ret;
1829
1830         mask = WM8903_GP1_FN_MASK | WM8903_GP1_DIR_MASK | WM8903_GP1_LVL_MASK;
1831         val = (WM8903_GPn_FN_GPIO_OUTPUT << WM8903_GP1_FN_SHIFT) |
1832                 (value << WM8903_GP2_LVL_SHIFT);
1833
1834         ret = regmap_update_bits(wm8903->regmap,
1835                                  WM8903_GPIO_CONTROL_1 + offset, mask, val);
1836         if (ret < 0)
1837                 return ret;
1838
1839         return 0;
1840 }
1841
1842 static void wm8903_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1843 {
1844         struct wm8903_priv *wm8903 = gpio_to_wm8903(chip);
1845
1846         regmap_update_bits(wm8903->regmap, WM8903_GPIO_CONTROL_1 + offset,
1847                            WM8903_GP1_LVL_MASK,
1848                            !!value << WM8903_GP1_LVL_SHIFT);
1849 }
1850
1851 static struct gpio_chip wm8903_template_chip = {
1852         .label                  = "wm8903",
1853         .owner                  = THIS_MODULE,
1854         .request                = wm8903_gpio_request,
1855         .direction_input        = wm8903_gpio_direction_in,
1856         .get                    = wm8903_gpio_get,
1857         .direction_output       = wm8903_gpio_direction_out,
1858         .set                    = wm8903_gpio_set,
1859         .can_sleep              = 1,
1860 };
1861
1862 static void wm8903_init_gpio(struct wm8903_priv *wm8903)
1863 {
1864         struct wm8903_platform_data *pdata = wm8903->pdata;
1865         int ret;
1866
1867         wm8903->gpio_chip = wm8903_template_chip;
1868         wm8903->gpio_chip.ngpio = WM8903_NUM_GPIO;
1869         wm8903->gpio_chip.dev = wm8903->dev;
1870
1871         if (pdata->gpio_base)
1872                 wm8903->gpio_chip.base = pdata->gpio_base;
1873         else
1874                 wm8903->gpio_chip.base = -1;
1875
1876         ret = gpiochip_add(&wm8903->gpio_chip);
1877         if (ret != 0)
1878                 dev_err(wm8903->dev, "Failed to add GPIOs: %d\n", ret);
1879 }
1880
1881 static void wm8903_free_gpio(struct wm8903_priv *wm8903)
1882 {
1883         int ret;
1884
1885         ret = gpiochip_remove(&wm8903->gpio_chip);
1886         if (ret != 0)
1887                 dev_err(wm8903->dev, "Failed to remove GPIOs: %d\n", ret);
1888 }
1889 #else
1890 static void wm8903_init_gpio(struct wm8903_priv *wm8903)
1891 {
1892 }
1893
1894 static void wm8903_free_gpio(struct wm8903_priv *wm8903)
1895 {
1896 }
1897 #endif
1898
1899 static int wm8903_probe(struct snd_soc_codec *codec)
1900 {
1901         struct wm8903_priv *wm8903 = snd_soc_codec_get_drvdata(codec);
1902         int ret;
1903
1904         wm8903->codec = codec;
1905         codec->control_data = wm8903->regmap;
1906
1907         ret = snd_soc_codec_set_cache_io(codec, 8, 16, SND_SOC_REGMAP);
1908         if (ret != 0) {
1909                 dev_err(codec->dev, "Failed to set cache I/O: %d\n", ret);
1910                 return ret;
1911         }
1912
1913         /* power on device */
1914         wm8903_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
1915
1916         return ret;
1917 }
1918
1919 /* power down chip */
1920 static int wm8903_remove(struct snd_soc_codec *codec)
1921 {
1922         wm8903_set_bias_level(codec, SND_SOC_BIAS_OFF);
1923
1924         return 0;
1925 }
1926
1927 static struct snd_soc_codec_driver soc_codec_dev_wm8903 = {
1928         .probe =        wm8903_probe,
1929         .remove =       wm8903_remove,
1930         .suspend =      wm8903_suspend,
1931         .resume =       wm8903_resume,
1932         .set_bias_level = wm8903_set_bias_level,
1933         .seq_notifier = wm8903_seq_notifier,
1934         .controls = wm8903_snd_controls,
1935         .num_controls = ARRAY_SIZE(wm8903_snd_controls),
1936         .dapm_widgets = wm8903_dapm_widgets,
1937         .num_dapm_widgets = ARRAY_SIZE(wm8903_dapm_widgets),
1938         .dapm_routes = wm8903_intercon,
1939         .num_dapm_routes = ARRAY_SIZE(wm8903_intercon),
1940 };
1941
1942 static const struct regmap_config wm8903_regmap = {
1943         .reg_bits = 8,
1944         .val_bits = 16,
1945
1946         .max_register = WM8903_MAX_REGISTER,
1947         .volatile_reg = wm8903_volatile_register,
1948         .readable_reg = wm8903_readable_register,
1949
1950         .cache_type = REGCACHE_RBTREE,
1951         .reg_defaults = wm8903_reg_defaults,
1952         .num_reg_defaults = ARRAY_SIZE(wm8903_reg_defaults),
1953 };
1954
1955 static int wm8903_set_pdata_irq_trigger(struct i2c_client *i2c,
1956                                         struct wm8903_platform_data *pdata)
1957 {
1958         struct irq_data *irq_data = irq_get_irq_data(i2c->irq);
1959         if (!irq_data) {
1960                 dev_err(&i2c->dev, "Invalid IRQ: %d\n",
1961                         i2c->irq);
1962                 return -EINVAL;
1963         }
1964
1965         switch (irqd_get_trigger_type(irq_data)) {
1966         case IRQ_TYPE_NONE:
1967         default:
1968                 /*
1969                 * We assume the controller imposes no restrictions,
1970                 * so we are able to select active-high
1971                 */
1972                 /* Fall-through */
1973         case IRQ_TYPE_LEVEL_HIGH:
1974                 pdata->irq_active_low = false;
1975                 break;
1976         case IRQ_TYPE_LEVEL_LOW:
1977                 pdata->irq_active_low = true;
1978                 break;
1979         }
1980
1981         return 0;
1982 }
1983
1984 static int wm8903_set_pdata_from_of(struct i2c_client *i2c,
1985                                     struct wm8903_platform_data *pdata)
1986 {
1987         const struct device_node *np = i2c->dev.of_node;
1988         u32 val32;
1989         int i;
1990
1991         if (of_property_read_u32(np, "micdet-cfg", &val32) >= 0)
1992                 pdata->micdet_cfg = val32;
1993
1994         if (of_property_read_u32(np, "micdet-delay", &val32) >= 0)
1995                 pdata->micdet_delay = val32;
1996
1997         if (of_property_read_u32_array(np, "gpio-cfg", pdata->gpio_cfg,
1998                                        ARRAY_SIZE(pdata->gpio_cfg)) >= 0) {
1999                 /*
2000                  * In device tree: 0 means "write 0",
2001                  * 0xffffffff means "don't touch".
2002                  *
2003                  * In platform data: 0 means "don't touch",
2004                  * 0x8000 means "write 0".
2005                  *
2006                  * Note: WM8903_GPIO_CONFIG_ZERO == 0x8000.
2007                  *
2008                  *  Convert from DT to pdata representation here,
2009                  * so no other code needs to change.
2010                  */
2011                 for (i = 0; i < ARRAY_SIZE(pdata->gpio_cfg); i++) {
2012                         if (pdata->gpio_cfg[i] == 0) {
2013                                 pdata->gpio_cfg[i] = WM8903_GPIO_CONFIG_ZERO;
2014                         } else if (pdata->gpio_cfg[i] == 0xffffffff) {
2015                                 pdata->gpio_cfg[i] = 0;
2016                         } else if (pdata->gpio_cfg[i] > 0x7fff) {
2017                                 dev_err(&i2c->dev, "Invalid gpio-cfg[%d] %x\n",
2018                                         i, pdata->gpio_cfg[i]);
2019                                 return -EINVAL;
2020                         }
2021                 }
2022         }
2023
2024         return 0;
2025 }
2026
2027 static int wm8903_i2c_probe(struct i2c_client *i2c,
2028                             const struct i2c_device_id *id)
2029 {
2030         struct wm8903_platform_data *pdata = dev_get_platdata(&i2c->dev);
2031         struct wm8903_priv *wm8903;
2032         int trigger;
2033         bool mic_gpio = false;
2034         unsigned int val, irq_pol;
2035         int ret, i;
2036
2037         wm8903 = devm_kzalloc(&i2c->dev,  sizeof(struct wm8903_priv),
2038                               GFP_KERNEL);
2039         if (wm8903 == NULL)
2040                 return -ENOMEM;
2041         wm8903->dev = &i2c->dev;
2042
2043         wm8903->regmap = devm_regmap_init_i2c(i2c, &wm8903_regmap);
2044         if (IS_ERR(wm8903->regmap)) {
2045                 ret = PTR_ERR(wm8903->regmap);
2046                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
2047                         ret);
2048                 return ret;
2049         }
2050
2051         i2c_set_clientdata(i2c, wm8903);
2052
2053         /* If no platform data was supplied, create storage for defaults */
2054         if (pdata) {
2055                 wm8903->pdata = pdata;
2056         } else {
2057                 wm8903->pdata = devm_kzalloc(&i2c->dev,
2058                                         sizeof(struct wm8903_platform_data),
2059                                         GFP_KERNEL);
2060                 if (wm8903->pdata == NULL) {
2061                         dev_err(&i2c->dev, "Failed to allocate pdata\n");
2062                         return -ENOMEM;
2063                 }
2064
2065                 if (i2c->irq) {
2066                         ret = wm8903_set_pdata_irq_trigger(i2c, wm8903->pdata);
2067                         if (ret != 0)
2068                                 return ret;
2069                 }
2070
2071                 if (i2c->dev.of_node) {
2072                         ret = wm8903_set_pdata_from_of(i2c, wm8903->pdata);
2073                         if (ret != 0)
2074                                 return ret;
2075                 }
2076         }
2077
2078         pdata = wm8903->pdata;
2079
2080         ret = regmap_read(wm8903->regmap, WM8903_SW_RESET_AND_ID, &val);
2081         if (ret != 0) {
2082                 dev_err(&i2c->dev, "Failed to read chip ID: %d\n", ret);
2083                 goto err;
2084         }
2085         if (val != 0x8903) {
2086                 dev_err(&i2c->dev, "Device with ID %x is not a WM8903\n", val);
2087                 ret = -ENODEV;
2088                 goto err;
2089         }
2090
2091         ret = regmap_read(wm8903->regmap, WM8903_REVISION_NUMBER, &val);
2092         if (ret != 0) {
2093                 dev_err(&i2c->dev, "Failed to read chip revision: %d\n", ret);
2094                 goto err;
2095         }
2096         dev_info(&i2c->dev, "WM8903 revision %c\n",
2097                  (val & WM8903_CHIP_REV_MASK) + 'A');
2098
2099         /* Reset the device */
2100         regmap_write(wm8903->regmap, WM8903_SW_RESET_AND_ID, 0x8903);
2101
2102         wm8903_init_gpio(wm8903);
2103
2104         /* Set up GPIO pin state, detect if any are MIC detect outputs */
2105         for (i = 0; i < ARRAY_SIZE(pdata->gpio_cfg); i++) {
2106                 if ((!pdata->gpio_cfg[i]) ||
2107                     (pdata->gpio_cfg[i] > WM8903_GPIO_CONFIG_ZERO))
2108                         continue;
2109
2110                 regmap_write(wm8903->regmap, WM8903_GPIO_CONTROL_1 + i,
2111                                 pdata->gpio_cfg[i] & 0x7fff);
2112
2113                 val = (pdata->gpio_cfg[i] & WM8903_GP1_FN_MASK)
2114                         >> WM8903_GP1_FN_SHIFT;
2115
2116                 switch (val) {
2117                 case WM8903_GPn_FN_MICBIAS_CURRENT_DETECT:
2118                 case WM8903_GPn_FN_MICBIAS_SHORT_DETECT:
2119                         mic_gpio = true;
2120                         break;
2121                 default:
2122                         break;
2123                 }
2124         }
2125
2126         /* Set up microphone detection */
2127         regmap_write(wm8903->regmap, WM8903_MIC_BIAS_CONTROL_0,
2128                      pdata->micdet_cfg);
2129
2130         /* Microphone detection needs the WSEQ clock */
2131         if (pdata->micdet_cfg)
2132                 regmap_update_bits(wm8903->regmap, WM8903_WRITE_SEQUENCER_0,
2133                                    WM8903_WSEQ_ENA, WM8903_WSEQ_ENA);
2134
2135         /* If microphone detection is enabled by pdata but
2136          * detected via IRQ then interrupts can be lost before
2137          * the machine driver has set up microphone detection
2138          * IRQs as the IRQs are clear on read.  The detection
2139          * will be enabled when the machine driver configures.
2140          */
2141         WARN_ON(!mic_gpio && (pdata->micdet_cfg & WM8903_MICDET_ENA));
2142
2143         wm8903->mic_delay = pdata->micdet_delay;
2144
2145         if (i2c->irq) {
2146                 if (pdata->irq_active_low) {
2147                         trigger = IRQF_TRIGGER_LOW;
2148                         irq_pol = WM8903_IRQ_POL;
2149                 } else {
2150                         trigger = IRQF_TRIGGER_HIGH;
2151                         irq_pol = 0;
2152                 }
2153
2154                 regmap_update_bits(wm8903->regmap, WM8903_INTERRUPT_CONTROL,
2155                                    WM8903_IRQ_POL, irq_pol);
2156
2157                 ret = request_threaded_irq(i2c->irq, NULL, wm8903_irq,
2158                                            trigger | IRQF_ONESHOT,
2159                                            "wm8903", wm8903);
2160                 if (ret != 0) {
2161                         dev_err(wm8903->dev, "Failed to request IRQ: %d\n",
2162                                 ret);
2163                         return ret;
2164                 }
2165
2166                 /* Enable write sequencer interrupts */
2167                 regmap_update_bits(wm8903->regmap,
2168                                    WM8903_INTERRUPT_STATUS_1_MASK,
2169                                    WM8903_IM_WSEQ_BUSY_EINT, 0);
2170         }
2171
2172         /* Latch volume update bits */
2173         regmap_update_bits(wm8903->regmap, WM8903_ADC_DIGITAL_VOLUME_LEFT,
2174                            WM8903_ADCVU, WM8903_ADCVU);
2175         regmap_update_bits(wm8903->regmap, WM8903_ADC_DIGITAL_VOLUME_RIGHT,
2176                            WM8903_ADCVU, WM8903_ADCVU);
2177
2178         regmap_update_bits(wm8903->regmap, WM8903_DAC_DIGITAL_VOLUME_LEFT,
2179                            WM8903_DACVU, WM8903_DACVU);
2180         regmap_update_bits(wm8903->regmap, WM8903_DAC_DIGITAL_VOLUME_RIGHT,
2181                            WM8903_DACVU, WM8903_DACVU);
2182
2183         regmap_update_bits(wm8903->regmap, WM8903_ANALOGUE_OUT1_LEFT,
2184                            WM8903_HPOUTVU, WM8903_HPOUTVU);
2185         regmap_update_bits(wm8903->regmap, WM8903_ANALOGUE_OUT1_RIGHT,
2186                            WM8903_HPOUTVU, WM8903_HPOUTVU);
2187
2188         regmap_update_bits(wm8903->regmap, WM8903_ANALOGUE_OUT2_LEFT,
2189                            WM8903_LINEOUTVU, WM8903_LINEOUTVU);
2190         regmap_update_bits(wm8903->regmap, WM8903_ANALOGUE_OUT2_RIGHT,
2191                            WM8903_LINEOUTVU, WM8903_LINEOUTVU);
2192
2193         regmap_update_bits(wm8903->regmap, WM8903_ANALOGUE_OUT3_LEFT,
2194                            WM8903_SPKVU, WM8903_SPKVU);
2195         regmap_update_bits(wm8903->regmap, WM8903_ANALOGUE_OUT3_RIGHT,
2196                            WM8903_SPKVU, WM8903_SPKVU);
2197
2198         /* Enable DAC soft mute by default */
2199         regmap_update_bits(wm8903->regmap, WM8903_DAC_DIGITAL_1,
2200                            WM8903_DAC_MUTEMODE | WM8903_DAC_MUTE,
2201                            WM8903_DAC_MUTEMODE | WM8903_DAC_MUTE);
2202
2203         ret = snd_soc_register_codec(&i2c->dev,
2204                         &soc_codec_dev_wm8903, &wm8903_dai, 1);
2205         if (ret != 0)
2206                 goto err;
2207
2208         return 0;
2209 err:
2210         return ret;
2211 }
2212
2213 static int wm8903_i2c_remove(struct i2c_client *client)
2214 {
2215         struct wm8903_priv *wm8903 = i2c_get_clientdata(client);
2216
2217         if (client->irq)
2218                 free_irq(client->irq, wm8903);
2219         wm8903_free_gpio(wm8903);
2220         snd_soc_unregister_codec(&client->dev);
2221
2222         return 0;
2223 }
2224
2225 static const struct of_device_id wm8903_of_match[] = {
2226         { .compatible = "wlf,wm8903", },
2227         {},
2228 };
2229 MODULE_DEVICE_TABLE(of, wm8903_of_match);
2230
2231 static const struct i2c_device_id wm8903_i2c_id[] = {
2232         { "wm8903", 0 },
2233         { }
2234 };
2235 MODULE_DEVICE_TABLE(i2c, wm8903_i2c_id);
2236
2237 static struct i2c_driver wm8903_i2c_driver = {
2238         .driver = {
2239                 .name = "wm8903",
2240                 .owner = THIS_MODULE,
2241                 .of_match_table = wm8903_of_match,
2242         },
2243         .probe =    wm8903_i2c_probe,
2244         .remove =   wm8903_i2c_remove,
2245         .id_table = wm8903_i2c_id,
2246 };
2247
2248 module_i2c_driver(wm8903_i2c_driver);
2249
2250 MODULE_DESCRIPTION("ASoC WM8903 driver");
2251 MODULE_AUTHOR("Mark Brown <broonie@opensource.wolfsonmicro.cm>");
2252 MODULE_LICENSE("GPL");