sim/v850/simops.c

   1 #include "config.h"
   2
   3 #include <signal.h>
   4 #ifdef HAVE_UNISTD_H
   5 #include <unistd.h>
   6 #endif
   7 #include "v850_sim.h"
   8 #include "simops.h"
   9 #include "sys/syscall.h"
  10 #include "bfd.h"
  11 #include <errno.h>
  12 #include <sys/stat.h>
  13 #include <sys/times.h>
  14 #include <sys/time.h>
  15
  16 enum op_types {
  17   OP_UNKNOWN,
  18   OP_NONE,
  19   OP_TRAP,
  20   OP_REG,
  21   OP_REG_REG,
  22   OP_REG_REG_CMP,
  23   OP_REG_REG_MOVE,
  24   OP_IMM_REG,
  25   OP_IMM_REG_CMP,
  26   OP_IMM_REG_MOVE,
  27   OP_COND_BR,
  28   OP_LOAD16,
  29   OP_STORE16,
  30   OP_LOAD32,
  31   OP_STORE32,
  32   OP_JUMP,
  33   OP_IMM_REG_REG,
  34   OP_UIMM_REG_REG,
  35   OP_BIT,
  36   OP_EX1,
  37   OP_EX2,
  38   OP_LDSR,
  39   OP_STSR
  40 };
  41
  42 #ifdef DEBUG
  43 static void trace_input PARAMS ((char *name, enum op_types type, int size));
  44 static void trace_output PARAMS ((enum op_types result));
  45 static int init_text_p = 0;
  46 static asection *text;
  47 static bfd_vma text_start;
  48 static bfd_vma text_end;
  49 extern bfd *exec_bfd;
  50
  51 #ifndef SIZE_INSTRUCTION
  52 #define SIZE_INSTRUCTION 6
  53 #endif
  54
  55 #ifndef SIZE_OPERANDS
  56 #define SIZE_OPERANDS 16
  57 #endif
  58
  59 #ifndef SIZE_VALUES
  60 #define SIZE_VALUES 11
  61 #endif
  62
  63 #ifndef SIZE_LOCATION
  64 #define SIZE_LOCATION 40
  65 #endif
  66
  67 static void
  68 trace_input (name, type, size)
  69      char *name;
  70      enum op_types type;
  71      int size;
  72 {
  73   char buf[1024];
  74   char *p;
  75   uint32 values[3];
  76   int num_values, i;
  77   char *cond;
  78   asection *s;
  79   const char *filename;
  80   const char *functionname;
  81   unsigned int linenumber;
  82
  83   if ((v850_debug & DEBUG_TRACE) == 0)
  84     return;
  85
  86   buf[0] = '\0';
  87   if (!init_text_p)
  88     {
  89       init_text_p = 1;
  90       for (s = exec_bfd->sections; s; s = s->next)
  91         if (strcmp (bfd_get_section_name (exec_bfd, s), ".text") == 0)
  92           {
  93             text = s;
  94             text_start = bfd_get_section_vma (exec_bfd, s);
  95             text_end = text_start + bfd_section_size (exec_bfd, s);
  96             break;
  97           }
  98     }
  99
 100   if (text && PC >= text_start && PC < text_end)
 101     {
 102       filename = (const char *)0;
 103       functionname = (const char *)0;
 104       linenumber = 0;
 105       if (bfd_find_nearest_line (exec_bfd, text, (struct symbol_cache_entry **)0, PC - text_start,
 106                                  &filename, &functionname, &linenumber))
 107         {
 108           p = buf;
 109           if (linenumber)
 110             {
 111               sprintf (p, "Line %5d ", linenumber);
 112               p += strlen (p);
 113             }
 114
 115           if (functionname)
 116             {
 117               sprintf (p, "Func %s ", functionname);
 118               p += strlen (p);
 119             }
 120           else if (filename)
 121             {
 122               char *q = (char *) strrchr (filename, '/');
 123               sprintf (p, "File %s ", (q) ? q+1 : filename);
 124               p += strlen (p);
 125             }
 126
 127           if (*p == ' ')
 128             *p = '\0';
 129         }
 130     }
 131
 132   (*v850_callback->printf_filtered) (v850_callback, "0x%.8x: %-*.*s %-*s",
 133                                      (unsigned)PC,
 134                                      SIZE_LOCATION, SIZE_LOCATION, buf,
 135                                      SIZE_INSTRUCTION, name);
 136
 137   switch (type)
 138     {
 139     default:
 140     case OP_UNKNOWN:
 141     case OP_NONE:
 142       strcpy (buf, "unknown");
 143       break;
 144
 145     case OP_TRAP:
 146       sprintf (buf, "%d", OP[0]);
 147       break;
 148
 149     case OP_REG:
 150       sprintf (buf, "r%d", OP[0]);
 151       break;
 152
 153     case OP_REG_REG:
 154     case OP_REG_REG_CMP:
 155     case OP_REG_REG_MOVE:
 156       sprintf (buf, "r%d,r%d", OP[0], OP[1]);
 157       break;
 158
 159     case OP_IMM_REG:
 160     case OP_IMM_REG_CMP:
 161     case OP_IMM_REG_MOVE:
 162       sprintf (buf, "%d,r%d", OP[0], OP[1]);
 163       break;
 164
 165     case OP_COND_BR:
 166       sprintf (buf, "%d", SEXT9 (OP[0]));
 167       break;
 168
 169     case OP_LOAD16:
 170       sprintf (buf, "%d[r30],r%d", OP[1] * size, OP[0]);
 171       break;
 172
 173     case OP_STORE16:
 174       sprintf (buf, "r%d,%d[r30]", OP[0], OP[1] * size);
 175       break;
 176
 177     case OP_LOAD32:
 178       sprintf (buf, "%d[r%d],r%d", SEXT16 (OP[2]) & ~0x1, OP[0], OP[1]);
 179       break;
 180
 181     case OP_STORE32:
 182       sprintf (buf, "r%d,%d[r%d]", OP[1], SEXT16 (OP[2] & ~0x1), OP[0]);
 183       break;
 184
 185     case OP_JUMP:
 186       sprintf (buf, "%d,r%d", SEXT22 (OP[0]), OP[1]);
 187       break;
 188
 189     case OP_IMM_REG_REG:
 190       sprintf (buf, "%d,r%d,r%d", SEXT16 (OP[0]), OP[1], OP[2]);
 191       break;
 192
 193     case OP_UIMM_REG_REG:
 194       sprintf (buf, "%d,r%d,r%d", OP[0] & 0xffff, OP[1], OP[2]);
 195       break;
 196
 197     case OP_BIT:
 198       sprintf (buf, "%d,%d[r%d]", OP[1] & 0x7, SEXT16 (OP[2]), OP[0]);
 199       break;
 200
 201     case OP_EX1:
 202       switch (OP[0] & 0xf)
 203         {
 204         default:  cond = "?";   break;
 205         case 0x0: cond = "v";   break;
 206         case 0x1: cond = "c";   break;
 207         case 0x2: cond = "z";   break;
 208         case 0x3: cond = "nh";  break;
 209         case 0x4: cond = "s";   break;
 210         case 0x5: cond = "t";   break;
 211         case 0x6: cond = "lt";  break;
 212         case 0x7: cond = "le";  break;
 213         case 0x8: cond = "nv";  break;
 214         case 0x9: cond = "nc";  break;
 215         case 0xa: cond = "nz";  break;
 216         case 0xb: cond = "h";   break;
 217         case 0xc: cond = "ns";  break;
 218         case 0xd: cond = "sa";  break;
 219         case 0xe: cond = "ge";  break;
 220         case 0xf: cond = "gt";  break;
 221         }
 222
 223       sprintf (buf, "%s,r%d", cond, OP[1]);
 224       break;
 225
 226     case OP_EX2:
 227       strcpy (buf, "EX2");
 228       break;
 229
 230     case OP_LDSR:
 231     case OP_STSR:
 232       sprintf (buf, "r%d,s%d", OP[0], OP[1]);
 233       break;
 234     }
 235
 236   if ((v850_debug & DEBUG_VALUES) == 0)
 237     {
 238       (*v850_callback->printf_filtered) (v850_callback, "%s\n", buf);
 239     }
 240   else
 241     {
 242       (*v850_callback->printf_filtered) (v850_callback, "%-*s", SIZE_OPERANDS, buf);
 243       switch (type)
 244         {
 245         default:
 246         case OP_UNKNOWN:
 247         case OP_NONE:
 248         case OP_TRAP:
 249           num_values = 0;
 250           break;
 251
 252         case OP_REG:
 253         case OP_REG_REG_MOVE:
 254           values[0] = State.regs[OP[0]];
 255           num_values = 1;
 256           break;
 257
 258         case OP_REG_REG:
 259         case OP_REG_REG_CMP:
 260           values[0] = State.regs[OP[1]];
 261           values[1] = State.regs[OP[0]];
 262           num_values = 2;
 263           break;
 264
 265         case OP_IMM_REG:
 266         case OP_IMM_REG_CMP:
 267           values[0] = SEXT5 (OP[0]);
 268           values[1] = OP[1];
 269           num_values = 2;
 270           break;
 271
 272         case OP_IMM_REG_MOVE:
 273           values[0] = SEXT5 (OP[0]);
 274           num_values = 1;
 275           break;
 276
 277         case OP_COND_BR:
 278           values[0] = State.pc;
 279           values[1] = SEXT9 (OP[0]);
 280           values[2] = PSW;
 281           num_values = 3;
 282           break;
 283
 284         case OP_LOAD16:
 285           values[0] = OP[1] * size;
 286           values[1] = State.regs[30];
 287           num_values = 2;
 288           break;
 289
 290         case OP_STORE16:
 291           values[0] = State.regs[OP[0]];
 292           values[1] = OP[1] * size;
 293           values[2] = State.regs[30];
 294           num_values = 3;
 295           break;
 296
 297         case OP_LOAD32:
 298           values[0] = SEXT16 (OP[2]);
 299           values[1] = State.regs[OP[0]];
 300           num_values = 2;
 301           break;
 302
 303         case OP_STORE32:
 304           values[0] = State.regs[OP[1]];
 305           values[1] = SEXT16 (OP[2]);
 306           values[2] = State.regs[OP[0]];
 307           num_values = 3;
 308           break;
 309
 310         case OP_JUMP:
 311           values[0] = SEXT22 (OP[0]);
 312           values[1] = State.pc;
 313           num_values = 2;
 314           break;
 315
 316         case OP_IMM_REG_REG:
 317           values[0] = SEXT16 (OP[0]) << size;
 318           values[1] = State.regs[OP[1]];
 319           num_values = 2;
 320           break;
 321
 322         case OP_UIMM_REG_REG:
 323           values[0] = (OP[0] & 0xffff) << size;
 324           values[1] = State.regs[OP[1]];
 325           num_values = 2;
 326           break;
 327
 328         case OP_BIT:
 329           num_values = 0;
 330           break;
 331
 332         case OP_EX1:
 333           values[0] = PSW;
 334           num_values = 1;
 335           break;
 336
 337         case OP_EX2:
 338           num_values = 0;
 339           break;
 340
 341         case OP_LDSR:
 342           values[0] = State.regs[OP[0]];
 343           num_values = 1;
 344           break;
 345
 346         case OP_STSR:
 347           values[0] = State.sregs[OP[1]];
 348           num_values = 1;
 349         }
 350
 351       for (i = 0; i < num_values; i++)
 352         (*v850_callback->printf_filtered) (v850_callback, "%*s0x%.8lx", SIZE_VALUES - 10, "", values[i]);
 353
 354       while (i++ < 3)
 355         (*v850_callback->printf_filtered) (v850_callback, "%*s", SIZE_VALUES, "");
 356     }
 357 }
 358
 359 static void
 360 trace_output (result)
 361      enum op_types result;
 362 {
 363   if ((v850_debug & (DEBUG_TRACE | DEBUG_VALUES)) == (DEBUG_TRACE | DEBUG_VALUES))
 364     {
 365       switch (result)
 366         {
 367         default:
 368         case OP_UNKNOWN:
 369         case OP_NONE:
 370         case OP_TRAP:
 371         case OP_REG:
 372         case OP_REG_REG_CMP:
 373         case OP_IMM_REG_CMP:
 374         case OP_COND_BR:
 375         case OP_STORE16:
 376         case OP_STORE32:
 377         case OP_BIT:
 378         case OP_EX2:
 379           break;
 380
 381         case OP_LOAD16:
 382         case OP_STSR:
 383           (*v850_callback->printf_filtered) (v850_callback, " :: 0x%.8lx",
 384                                              (unsigned long)State.regs[OP[0]]);
 385           break;
 386
 387         case OP_REG_REG:
 388         case OP_REG_REG_MOVE:
 389         case OP_IMM_REG:
 390         case OP_IMM_REG_MOVE:
 391         case OP_LOAD32:
 392         case OP_EX1:
 393           (*v850_callback->printf_filtered) (v850_callback, " :: 0x%.8lx",
 394                                              (unsigned long)State.regs[OP[1]]);
 395           break;
 396
 397         case OP_IMM_REG_REG:
 398         case OP_UIMM_REG_REG:
 399           (*v850_callback->printf_filtered) (v850_callback, " :: 0x%.8lx",
 400                                              (unsigned long)State.regs[OP[2]]);
 401           break;
 402
 403         case OP_JUMP:
 404           if (OP[1] != 0)
 405             (*v850_callback->printf_filtered) (v850_callback, " :: 0x%.8lx",
 406                                                (unsigned long)State.regs[OP[1]]);
 407           break;
 408
 409         case OP_LDSR:
 410           (*v850_callback->printf_filtered) (v850_callback, " :: 0x%.8lx",
 411                                              (unsigned long)State.sregs[OP[1]]);
 412           break;
 413         }
 414
 415       (*v850_callback->printf_filtered) (v850_callback, "\n");
 416     }
 417 }
 418
 419 #else
 420 #define trace_input(NAME, IN1, IN2)
 421 #define trace_output(RESULT)
 422 #endif
 423
 424 \f
 425 /* sld.b */
 426 void
 427 OP_300 ()
 428 {
 429   unsigned int op2;
 430   int result, temp;
 431
 432   trace_input ("sld.b", OP_LOAD16, 1);
 433   temp = OP[1];
 434   temp &= 0x7f;
 435   op2 = temp;
 436   result = load_mem (State.regs[30] + op2, 1);
 437   State.regs[OP[0]] = SEXT8 (result);
 438   trace_output (OP_LOAD16);
 439 }
 440
 441 /* sld.h */
 442 void
 443 OP_400 ()
 444 {
 445   unsigned int op2;
 446   int result, temp;
 447
 448   trace_input ("sld.h", OP_LOAD16, 2);
 449   temp = OP[1];
 450   temp &= 0x7f;
 451   op2 = temp << 1;
 452   result = load_mem (State.regs[30] + op2, 2);
 453   State.regs[OP[0]] = SEXT16 (result);
 454   trace_output (OP_LOAD16);
 455 }
 456
 457 /* sld.w */
 458 void
 459 OP_500 ()
 460 {
 461   unsigned int op2;
 462   int result, temp;
 463
 464   trace_input ("sld.w", OP_LOAD16, 4);
 465   temp = OP[1];
 466   temp &= 0x7e;
 467   op2 = temp << 1;
 468   result = load_mem (State.regs[30] + op2, 4);
 469   State.regs[OP[0]] = result;
 470   trace_output (OP_LOAD16);
 471 }
 472
 473 /* sst.b */
 474 void
 475 OP_380 ()
 476 {
 477   unsigned int op0, op1;
 478   int temp;
 479
 480   trace_input ("sst.b", OP_STORE16, 1);
 481   op0 = State.regs[OP[0]];
 482   temp = OP[1];
 483   temp &= 0x7f;
 484   op1 = temp;
 485   store_mem (State.regs[30] + op1, 1, op0);
 486   trace_output (OP_STORE16);
 487 }
 488
 489 /* sst.h */
 490 void
 491 OP_480 ()
 492 {
 493   unsigned int op0, op1;
 494   int temp;
 495
 496   trace_input ("sst.h", OP_STORE16, 2);
 497   op0 = State.regs[OP[0]];
 498   temp = OP[1];
 499   temp &= 0x7f;
 500   op1 = temp << 1;
 501   store_mem (State.regs[30] + op1, 2, op0);
 502   trace_output (OP_STORE16);
 503 }
 504
 505 /* sst.w */
 506 void
 507 OP_501 ()
 508 {
 509   unsigned int op0, op1;
 510   int temp;
 511
 512   trace_input ("sst.w", OP_STORE16, 4);
 513   op0 = State.regs[OP[0]];
 514   temp = OP[1];
 515   temp &= 0x7e;
 516   op1 = temp << 1;
 517   store_mem (State.regs[30] + op1, 4, op0);
 518   trace_output (OP_STORE16);
 519 }
 520
 521 /* ld.b */
 522 void
 523 OP_700 ()
 524 {
 525   unsigned int op0, op2;
 526   int result, temp;
 527
 528   trace_input ("ld.b", OP_LOAD32, 1);
 529   op0 = State.regs[OP[0]];
 530   temp = SEXT16 (OP[2]);
 531   op2 = temp;
 532   result = load_mem (op0 + op2, 1);
 533   State.regs[OP[1]] = SEXT8 (result);
 534   trace_output (OP_LOAD32);
 535 }
 536
 537 /* ld.h */
 538 void
 539 OP_720 ()
 540 {
 541   unsigned int op0, op2;
 542   int result, temp;
 543
 544   trace_input ("ld.h", OP_LOAD32, 2);
 545   op0 = State.regs[OP[0]];
 546   temp = SEXT16 (OP[2]);
 547   temp &= ~0x1;
 548   op2 = temp;
 549   result = load_mem (op0 + op2, 2);
 550   State.regs[OP[1]] = SEXT16 (result);
 551   trace_output (OP_LOAD32);
 552 }
 553
 554 /* ld.w */
 555 void
 556 OP_10720 ()
 557 {
 558   unsigned int op0,  op2;
 559   int result, temp;
 560
 561   trace_input ("ld.w", OP_LOAD32, 4);
 562   op0 = State.regs[OP[0]];
 563   temp = SEXT16 (OP[2]);
 564   temp &= ~0x1;
 565   op2 = temp;
 566   result = load_mem (op0 + op2, 4);
 567   State.regs[OP[1]] = result;
 568   trace_output (OP_LOAD32);
 569 }
 570
 571 /* st.b */
 572 void
 573 OP_740 ()
 574 {
 575   unsigned int op0, op1, op2;
 576   int temp;
 577
 578   trace_input ("st.b", OP_STORE32, 1);
 579   op0 = State.regs[OP[0]];
 580   op1 = State.regs[OP[1]];
 581   temp = SEXT16 (OP[2]);
 582   op2 = temp;
 583   store_mem (op0 + op2, 1, op1);
 584   trace_output (OP_STORE32);
 585 }
 586
 587 /* st.h */
 588 void
 589 OP_760 ()
 590 {
 591   unsigned int op0, op1, op2;
 592   int temp;
 593
 594   trace_input ("st.h", OP_STORE32, 2);
 595   op0 = State.regs[OP[0]];
 596   op1 = State.regs[OP[1]];
 597   temp = SEXT16 (OP[2] & ~0x1);
 598   op2 = temp;
 599   store_mem (op0 + op2, 2, op1);
 600   trace_output (OP_STORE32);
 601 }
 602
 603 /* st.w */
 604 void
 605 OP_10760 ()
 606 {
 607   unsigned int op0, op1, op2;
 608   int temp;
 609
 610   trace_input ("st.w", OP_STORE32, 4);
 611   op0 = State.regs[OP[0]];
 612   op1 = State.regs[OP[1]];
 613   temp = SEXT16 (OP[2] & ~0x1);
 614   op2 = temp;
 615   store_mem (op0 + op2, 4, op1);
 616   trace_output (OP_STORE32);
 617 }
 618
 619 /* bv disp9 */
 620 void
 621 OP_580 ()
 622 {
 623   unsigned int psw;
 624   int op0;
 625
 626   trace_input ("bv", OP_COND_BR, 0);
 627   op0 = SEXT9 (OP[0]);
 628   psw = PSW;
 629
 630   if ((psw & PSW_OV) != 0)
 631     State.pc += op0;
 632   else
 633     State.pc += 2;
 634   trace_output (OP_COND_BR);
 635 }
 636
 637 /* bl disp9 */
 638 void
 639 OP_581 ()
 640 {
 641   unsigned int psw;
 642   int op0;
 643
 644   trace_input ("bl", OP_COND_BR, 0);
 645   op0 = SEXT9 (OP[0]);
 646   psw = PSW;
 647
 648   if ((psw & PSW_CY) != 0)
 649     State.pc += op0;
 650   else
 651     State.pc += 2;
 652   trace_output (OP_COND_BR);
 653 }
 654
 655 /* be disp9 */
 656 void
 657 OP_582 ()
 658 {
 659   unsigned int psw;
 660   int op0;
 661
 662   trace_input ("be", OP_COND_BR, 0);
 663   op0 = SEXT9 (OP[0]);
 664   psw = PSW;
 665
 666   if ((psw & PSW_Z) != 0)
 667     State.pc += op0;
 668   else
 669     State.pc += 2;
 670   trace_output (OP_COND_BR);
 671 }
 672
 673 /* bnh disp 9*/
 674 void
 675 OP_583 ()
 676 {
 677   unsigned int psw;
 678   int op0;
 679
 680   trace_input ("bnh", OP_COND_BR, 0);
 681   op0 = SEXT9 (OP[0]);
 682   psw = PSW;
 683
 684   if ((((psw & PSW_CY) != 0) | ((psw & PSW_Z) != 0)) != 0)
 685     State.pc += op0;
 686   else
 687     State.pc += 2;
 688   trace_output (OP_COND_BR);
 689 }
 690
 691 /* bn disp9 */
 692 void
 693 OP_584 ()
 694 {
 695   unsigned int psw;
 696   int op0;
 697
 698   trace_input ("bn", OP_COND_BR, 0);
 699   op0 = SEXT9 (OP[0]);
 700   psw = PSW;
 701
 702   if ((psw & PSW_S) != 0)
 703     State.pc += op0;
 704   else
 705     State.pc += 2;
 706   trace_output (OP_COND_BR);
 707 }
 708
 709 /* br disp9 */
 710 void
 711 OP_585 ()
 712 {
 713   unsigned int psw;
 714   int op0;
 715
 716   trace_input ("br", OP_COND_BR, 0);
 717   op0 = SEXT9 (OP[0]);
 718   State.pc += op0;
 719   trace_output (OP_COND_BR);
 720 }
 721
 722 /* blt disp9 */
 723 void
 724 OP_586 ()
 725 {
 726   unsigned int psw;
 727   int op0;
 728
 729   trace_input ("blt", OP_COND_BR, 0);
 730   op0 = SEXT9 (OP[0]);
 731   psw = PSW;
 732
 733   if ((((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0)) != 0)
 734     State.pc += op0;
 735   else
 736     State.pc += 2;
 737   trace_output (OP_COND_BR);
 738 }
 739
 740 /* ble disp9 */
 741 void
 742 OP_587 ()
 743 {
 744   unsigned int psw;
 745   int op0;
 746
 747   trace_input ("ble", OP_COND_BR, 0);
 748   op0 = SEXT9 (OP[0]);
 749   psw = PSW;
 750
 751   if ((((psw & PSW_Z) != 0)
 752        || (((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0))) != 0)
 753     State.pc += op0;
 754   else
 755     State.pc += 2;
 756   trace_output (OP_COND_BR);
 757 }
 758
 759 /* bnv disp9 */
 760 void
 761 OP_588 ()
 762 {
 763   unsigned int psw;
 764   int op0;
 765
 766   trace_input ("bnv", OP_COND_BR, 0);
 767   op0 = SEXT9 (OP[0]);
 768   psw = PSW;
 769
 770   if ((psw & PSW_OV) == 0)
 771     State.pc += op0;
 772   else
 773     State.pc += 2;
 774   trace_output (OP_COND_BR);
 775 }
 776
 777 /* bnl disp9 */
 778 void
 779 OP_589 ()
 780 {
 781   unsigned int psw;
 782   int op0;
 783
 784   trace_input ("bnl", OP_COND_BR, 0);
 785   op0 = SEXT9 (OP[0]);
 786   psw = PSW;
 787
 788   if ((psw & PSW_CY) == 0)
 789     State.pc += op0;
 790   else
 791     State.pc += 2;
 792   trace_output (OP_COND_BR);
 793 }
 794
 795 /* bne disp9 */
 796 void
 797 OP_58A ()
 798 {
 799   unsigned int psw;
 800   int op0;
 801
 802   trace_input ("bne", OP_COND_BR, 0);
 803   op0 = SEXT9 (OP[0]);
 804   psw = PSW;
 805
 806   if ((psw & PSW_Z) == 0)
 807     State.pc += op0;
 808   else
 809     State.pc += 2;
 810   trace_output (OP_COND_BR);
 811 }
 812
 813 /* bh disp9 */
 814 void
 815 OP_58B ()
 816 {
 817   unsigned int psw;
 818   int op0;
 819
 820   trace_input ("bh", OP_COND_BR, 0);
 821   op0 = SEXT9 (OP[0]);
 822   psw = PSW;
 823
 824   if ((((psw & PSW_CY) != 0) | ((psw & PSW_Z) != 0)) == 0)
 825     State.pc += op0;
 826   else
 827     State.pc += 2;
 828   trace_output (OP_COND_BR);
 829 }
 830
 831 /* bp disp9 */
 832 void
 833 OP_58C ()
 834 {
 835   unsigned int psw;
 836   int op0;
 837
 838   trace_input ("bp", OP_COND_BR, 0);
 839   op0 = SEXT9 (OP[0]);
 840   psw = PSW;
 841
 842   if ((psw & PSW_S) == 0)
 843     State.pc += op0;
 844   else
 845     State.pc += 2;
 846   trace_output (OP_COND_BR);
 847 }
 848
 849 /* bsa disp9 */
 850 void
 851 OP_58D ()
 852 {
 853   unsigned int psw;
 854   int op0;
 855
 856   trace_input ("bsa", OP_COND_BR, 0);
 857   op0 = SEXT9 (OP[0]);
 858   psw = PSW;
 859
 860   if ((psw & PSW_SAT) != 0)
 861     State.pc += op0;
 862   else
 863     State.pc += 2;
 864   trace_output (OP_COND_BR);
 865 }
 866
 867 /* bge disp9 */
 868 void
 869 OP_58E ()
 870 {
 871   unsigned int psw;
 872   int op0;
 873
 874   trace_input ("bge", OP_COND_BR, 0);
 875   op0 = SEXT9 (OP[0]);
 876   psw = PSW;
 877
 878   if ((((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0)) == 0)
 879     State.pc += op0;
 880   else
 881     State.pc += 2;
 882   trace_output (OP_COND_BR);
 883 }
 884
 885 /* bgt disp9 */
 886 void
 887 OP_58F ()
 888 {
 889   unsigned int psw;
 890   int op0;
 891
 892   trace_input ("bgt", OP_COND_BR, 0);
 893   op0 = SEXT9 (OP[0]);
 894   psw = PSW;
 895
 896   if ((((psw & PSW_Z) != 0)
 897        || (((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0))) == 0)
 898     State.pc += op0;
 899   else
 900     State.pc += 2;
 901   trace_output (OP_COND_BR);
 902 }
 903
 904 /* jmp [reg1] */
 905 void
 906 OP_60 ()
 907 {
 908   /* interp.c will bump this by +2, so correct for it here.  */
 909   trace_input ("jmp", OP_REG, 0);
 910   State.pc = State.regs[OP[0]] - 2;
 911   trace_output (OP_REG);
 912 }
 913
 914 /* jarl disp22, reg */
 915 void
 916 OP_780 ()
 917 {
 918   unsigned int op0, opc;
 919   int temp;
 920
 921   trace_input ("jarl", OP_JUMP, 0);
 922   temp = SEXT22 (OP[0]);
 923   op0 = temp;
 924   opc = State.pc;
 925
 926   State.pc += temp;
 927
 928   /* Gross.  jarl X,r0 is really jr and doesn't save its result.  */
 929   if (OP[1] != 0)
 930     State.regs[OP[1]] = opc + 4;
 931   trace_output (OP_JUMP);
 932 }
 933
 934 /* add reg, reg */
 935 void
 936 OP_1C0 ()
 937 {
 938   unsigned int op0, op1, result, z, s, cy, ov;
 939
 940   trace_input ("add", OP_REG_REG, 0);
 941   /* Compute the result.  */
 942   op0 = State.regs[OP[0]];
 943   op1 = State.regs[OP[1]];
 944   result = op0 + op1;
 945
 946   /* Compute the condition codes.  */
 947   z = (result == 0);
 948   s = (result & 0x80000000);
 949   cy = (result < op0 || result < op1);
 950   ov = ((op0 & 0x80000000) == (op1 & 0x80000000)
 951         && (op0 & 0x80000000) != (result & 0x80000000));
 952
 953   /* Store the result and condition codes.  */
 954   State.regs[OP[1]] = result;
 955   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
 956   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
 957                      | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0));
 958   trace_output (OP_REG_REG);
 959 }
 960
 961 /* add sign_extend(imm5), reg */
 962 void
 963 OP_240 ()
 964 {
 965   unsigned int op0, op1, result, z, s, cy, ov;
 966   int temp;
 967
 968   trace_input ("add", OP_IMM_REG, 0);
 969
 970   /* Compute the result.  */
 971   temp = SEXT5 (OP[0]);
 972   op0 = temp;
 973   op1 = State.regs[OP[1]];
 974   result = op0 + op1;
 975
 976   /* Compute the condition codes.  */
 977   z = (result == 0);
 978   s = (result & 0x80000000);
 979   cy = (result < op0 || result < op1);
 980   ov = ((op0 & 0x80000000) == (op1 & 0x80000000)
 981         && (op0 & 0x80000000) != (result & 0x80000000));
 982
 983   /* Store the result and condition codes.  */
 984   State.regs[OP[1]] = result;
 985   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
 986   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
 987                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0));
 988   trace_output (OP_IMM_REG);
 989 }
 990
 991 /* addi sign_extend(imm16), reg, reg */
 992 void
 993 OP_600 ()
 994 {
 995   unsigned int op0, op1, result, z, s, cy, ov;
 996   int temp;
 997
 998   trace_input ("addi", OP_IMM_REG_REG, 0);
 999
1000   /* Compute the result.  */
1001   temp = SEXT16 (OP[0]);
1002   op0 = temp;
1003   op1 = State.regs[OP[1]];
1004   result = op0 + op1;
1005
1006   /* Compute the condition codes.  */
1007   z = (result == 0);
1008   s = (result & 0x80000000);
1009   cy = (result < op0 || result < op1);
1010   ov = ((op0 & 0x80000000) == (op1 & 0x80000000)
1011         && (op0 & 0x80000000) != (result & 0x80000000));
1012
1013   /* Store the result and condition codes.  */
1014   State.regs[OP[2]] = result;
1015   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1016   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1017                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0));
1018   trace_output (OP_IMM_REG_REG);
1019 }
1020
1021 /* sub reg1, reg2 */
1022 void
1023 OP_1A0 ()
1024 {
1025   unsigned int op0, op1, result, z, s, cy, ov;
1026
1027   trace_input ("sub", OP_REG_REG, 0);
1028   /* Compute the result.  */
1029   op0 = State.regs[OP[0]];
1030   op1 = State.regs[OP[1]];
1031   result = op1 - op0;
1032
1033   /* Compute the condition codes.  */
1034   z = (result == 0);
1035   s = (result & 0x80000000);
1036   cy = (op1 < op0);
1037   ov = ((op1 & 0x80000000) != (op0 & 0x80000000)
1038         && (op1 & 0x80000000) != (result & 0x80000000));
1039
1040   /* Store the result and condition codes.  */
1041   State.regs[OP[1]] = result;
1042   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1043   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1044                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0));
1045   trace_output (OP_REG_REG);
1046 }
1047
1048 /* subr reg1, reg2 */
1049 void
1050 OP_180 ()
1051 {
1052   unsigned int op0, op1, result, z, s, cy, ov;
1053
1054   trace_input ("subr", OP_REG_REG, 0);
1055   /* Compute the result.  */
1056   op0 = State.regs[OP[0]];
1057   op1 = State.regs[OP[1]];
1058   result = op0 - op1;
1059
1060   /* Compute the condition codes.  */
1061   z = (result == 0);
1062   s = (result & 0x80000000);
1063   cy = (op0 < op1);
1064   ov = ((op0 & 0x80000000) != (op1 & 0x80000000)
1065         && (op0 & 0x80000000) != (result & 0x80000000));
1066
1067   /* Store the result and condition codes.  */
1068   State.regs[OP[1]] = result;
1069   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1070   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1071                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0));
1072   trace_output (OP_REG_REG);
1073 }
1074
1075 /* mulh reg1, reg2 */
1076 void
1077 OP_E0 ()
1078 {
1079   trace_input ("mulh", OP_REG_REG, 0);
1080   State.regs[OP[1]] = ((State.regs[OP[1]] & 0xffff)
1081                        * (State.regs[OP[0]] & 0xffff));
1082   trace_output (OP_REG_REG);
1083 }
1084
1085 /* mulh sign_extend(imm5), reg2
1086
1087    Condition codes */
1088 void
1089 OP_2E0 ()
1090 {
1091   int value = SEXT5 (OP[0]);
1092
1093   trace_input ("mulh", OP_IMM_REG, 0);
1094   State.regs[OP[1]] = (State.regs[OP[1]] & 0xffff) * value;
1095   trace_output (OP_IMM_REG);
1096 }
1097
1098 /* mulhi imm16, reg1, reg2 */
1099 void
1100 OP_6E0 ()
1101 {
1102   int value = OP[0] & 0xffff;
1103
1104   trace_input ("mulhi", OP_IMM_REG_REG, 0);
1105   State.regs[OP[2]] = (State.regs[OP[1]] & 0xffff) * value;
1106   trace_output (OP_IMM_REG_REG);
1107 }
1108
1109 /* divh reg1, reg2 */
1110 void
1111 OP_40 ()
1112 {
1113   unsigned int op0, op1, result, ov, s, z;
1114   int temp;
1115
1116   trace_input ("divh", OP_REG_REG, 0);
1117
1118   /* Compute the result.  */
1119   temp = SEXT16 (State.regs[OP[0]]);
1120   op0 = temp;
1121   op1 = State.regs[OP[1]];
1122
1123   if (op0 == 0xffffffff && op1 == 0x80000000)
1124     {
1125       result = 0x80000000;
1126       ov = 1;
1127     }
1128   else if (op0 != 0)
1129     {
1130       result = op1 / op0;
1131       ov = 0;
1132     }
1133   else
1134     {
1135       result = 0x0;
1136       ov = 1;
1137     }
1138
1139   /* Compute the condition codes.  */
1140   z = (result == 0);
1141   s = (result & 0x80000000);
1142
1143   /* Store the result and condition codes.  */
1144   State.regs[OP[1]] = result;
1145   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1146   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1147                 | (ov ? PSW_OV : 0));
1148   trace_output (OP_REG_REG);
1149 }
1150
1151 /* cmp reg, reg */
1152 void
1153 OP_1E0 ()
1154 {
1155   unsigned int op0, op1, result, z, s, cy, ov;
1156
1157   trace_input ("cmp", OP_REG_REG_CMP, 0);
1158   /* Compute the result.  */
1159   op0 = State.regs[OP[0]];
1160   op1 = State.regs[OP[1]];
1161   result = op1 - op0;
1162
1163   /* Compute the condition codes.  */
1164   z = (result == 0);
1165   s = (result & 0x80000000);
1166   cy = (op1 < op0);
1167   ov = ((op1 & 0x80000000) != (op0 & 0x80000000)
1168         && (op1 & 0x80000000) != (result & 0x80000000));
1169
1170   /* Set condition codes.  */
1171   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1172   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1173                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0));
1174   trace_output (OP_REG_REG_CMP);
1175 }
1176
1177 /* cmp sign_extend(imm5), reg */
1178 void
1179 OP_260 ()
1180 {
1181   unsigned int op0, op1, result, z, s, cy, ov;
1182   int temp;
1183
1184   /* Compute the result.  */
1185   trace_input ("cmp", OP_IMM_REG_CMP, 0);
1186   temp = SEXT5 (OP[0]);
1187   op0 = temp;
1188   op1 = State.regs[OP[1]];
1189   result = op1 - op0;
1190
1191   /* Compute the condition codes.  */
1192   z = (result == 0);
1193   s = (result & 0x80000000);
1194   cy = (op1 < op0);
1195   ov = ((op1 & 0x80000000) != (op0 & 0x80000000)
1196         && (op1 & 0x80000000) != (result & 0x80000000));
1197
1198   /* Set condition codes.  */
1199   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1200   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1201                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0));
1202   trace_output (OP_IMM_REG_CMP);
1203 }
1204
1205 /* setf cccc,reg2 */
1206 void
1207 OP_7E0 ()
1208 {
1209   /* Hack alert.  We turn off a bit in op0 since we really only
1210      wanted 4 bits.  */
1211   unsigned int op0, psw, result = 0;
1212
1213   trace_input ("setf", OP_EX1, 0);
1214   op0 = OP[0] & 0xf;
1215   psw = PSW;
1216
1217   switch (op0)
1218     {
1219       case 0x0:
1220         result = ((psw & PSW_OV) != 0);
1221         break;
1222       case 0x1:
1223         result = ((psw & PSW_CY) != 0);
1224         break;
1225       case 0x2:
1226         result = ((psw & PSW_Z) != 0);
1227         break;
1228       case 0x3:
1229         result = ((((psw & PSW_CY) != 0) | ((psw & PSW_Z) != 0)) != 0);
1230         break;
1231       case 0x4:
1232         result = ((psw & PSW_S) != 0);
1233         break;
1234       case 0x5:
1235         result = 1;
1236         break;
1237       case 0x6:
1238         result = ((((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0)) != 0);
1239         break;
1240       case 0x7:
1241         result = (((((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0))
1242                   || ((psw & PSW_Z) != 0)) != 0);
1243         break;
1244       case 0x8:
1245         result = ((psw & PSW_OV) == 0);
1246         break;
1247       case 0x9:
1248         result = ((psw & PSW_CY) == 0);
1249         break;
1250       case 0xa:
1251         result = ((psw & PSW_Z) == 0);
1252         break;
1253       case 0xb:
1254         result = ((((psw & PSW_CY) != 0) | ((psw & PSW_Z) != 0)) == 0);
1255         break;
1256       case 0xc:
1257         result = ((psw & PSW_S) == 0);
1258         break;
1259       case 0xd:
1260         result = ((psw & PSW_SAT) != 0);
1261         break;
1262       case 0xe:
1263         result = ((((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0)) == 0);
1264         break;
1265       case 0xf:
1266         result = (((((psw & PSW_S) != 0) ^ ((psw & PSW_OV) != 0))
1267                   || ((psw & PSW_Z) != 0)) == 0);
1268         break;
1269     }
1270
1271   State.regs[OP[1]] = result;
1272   trace_output (OP_EX1);
1273 }
1274
1275 /* satadd reg,reg */
1276 void
1277 OP_C0 ()
1278 {
1279   unsigned int op0, op1, result, z, s, cy, ov, sat;
1280
1281   trace_input ("satadd", OP_REG_REG, 0);
1282   /* Compute the result.  */
1283   op0 = State.regs[OP[0]];
1284   op1 = State.regs[OP[1]];
1285   result = op0 + op1;
1286
1287   /* Compute the condition codes.  */
1288   z = (result == 0);
1289   s = (result & 0x80000000);
1290   cy = (result < op0 || result < op1);
1291   ov = ((op0 & 0x80000000) == (op1 & 0x80000000)
1292         && (op0 & 0x80000000) != (result & 0x80000000));
1293   sat = ov;
1294
1295   /* Store the result and condition codes.  */
1296   State.regs[OP[1]] = result;
1297   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1298   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1299                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0)
1300                 | (sat ? PSW_SAT : 0));
1301
1302   /* Handle saturated results.  */
1303   if (sat && s)
1304     State.regs[OP[1]] = 0x80000000;
1305   else if (sat)
1306     State.regs[OP[1]] = 0x7fffffff;
1307   trace_output (OP_REG_REG);
1308 }
1309
1310 /* satadd sign_extend(imm5), reg */
1311 void
1312 OP_220 ()
1313 {
1314   unsigned int op0, op1, result, z, s, cy, ov, sat;
1315
1316   int temp;
1317
1318   trace_input ("satadd", OP_IMM_REG, 0);
1319
1320   /* Compute the result.  */
1321   temp = SEXT5 (OP[0]);
1322   op0 = temp;
1323   op1 = State.regs[OP[1]];
1324   result = op0 + op1;
1325
1326   /* Compute the condition codes.  */
1327   z = (result == 0);
1328   s = (result & 0x80000000);
1329   cy = (result < op0 || result < op1);
1330   ov = ((op0 & 0x80000000) == (op1 & 0x80000000)
1331         && (op0 & 0x80000000) != (result & 0x80000000));
1332   sat = ov;
1333
1334   /* Store the result and condition codes.  */
1335   State.regs[OP[1]] = result;
1336   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1337   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1338                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0)
1339                 | (sat ? PSW_SAT : 0));
1340
1341   /* Handle saturated results.  */
1342   if (sat && s)
1343     State.regs[OP[1]] = 0x80000000;
1344   else if (sat)
1345     State.regs[OP[1]] = 0x7fffffff;
1346   trace_output (OP_IMM_REG);
1347 }
1348
1349 /* satsub reg1, reg2 */
1350 void
1351 OP_A0 ()
1352 {
1353   unsigned int op0, op1, result, z, s, cy, ov, sat;
1354
1355   trace_input ("satsub", OP_REG_REG, 0);
1356
1357   /* Compute the result.  */
1358   op0 = State.regs[OP[0]];
1359   op1 = State.regs[OP[1]];
1360   result = op1 - op0;
1361
1362   /* Compute the condition codes.  */
1363   z = (result == 0);
1364   s = (result & 0x80000000);
1365   cy = (op1 < op0);
1366   ov = ((op1 & 0x80000000) != (op0 & 0x80000000)
1367         && (op1 & 0x80000000) != (result & 0x80000000));
1368   sat = ov;
1369
1370   /* Store the result and condition codes.  */
1371   State.regs[OP[1]] = result;
1372   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1373   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1374                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0)
1375                 | (sat ? PSW_SAT : 0));
1376
1377   /* Handle saturated results.  */
1378   if (sat && s)
1379     State.regs[OP[1]] = 0x80000000;
1380   else if (sat)
1381     State.regs[OP[1]] = 0x7fffffff;
1382   trace_output (OP_REG_REG);
1383 }
1384
1385 /* satsubi sign_extend(imm16), reg */
1386 void
1387 OP_660 ()
1388 {
1389   unsigned int op0, op1, result, z, s, cy, ov, sat;
1390   int temp;
1391
1392   trace_input ("satsubi", OP_IMM_REG, 0);
1393
1394   /* Compute the result.  */
1395   temp = SEXT16 (OP[0]);
1396   op0 = temp;
1397   op1 = State.regs[OP[1]];
1398   result = op1 - op0;
1399
1400   /* Compute the condition codes.  */
1401   z = (result == 0);
1402   s = (result & 0x80000000);
1403   cy = (op1 < op0);
1404   ov = ((op1 & 0x80000000) != (op0 & 0x80000000)
1405         && (op1 & 0x80000000) != (result & 0x80000000));
1406   sat = ov;
1407
1408   /* Store the result and condition codes.  */
1409   State.regs[OP[1]] = result;
1410   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1411   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1412                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0)
1413                 | (sat ? PSW_SAT : 0));
1414
1415   /* Handle saturated results.  */
1416   if (sat && s)
1417     State.regs[OP[1]] = 0x80000000;
1418   else if (sat)
1419     State.regs[OP[1]] = 0x7fffffff;
1420   trace_output (OP_IMM_REG);
1421 }
1422
1423 /* satsubr reg,reg */
1424 void
1425 OP_80 ()
1426 {
1427   unsigned int op0, op1, result, z, s, cy, ov, sat;
1428
1429   trace_input ("satsubr", OP_REG_REG, 0);
1430
1431   /* Compute the result.  */
1432   op0 = State.regs[OP[0]];
1433   op1 = State.regs[OP[1]];
1434   result = op0 - op1;
1435
1436   /* Compute the condition codes.  */
1437   z = (result == 0);
1438   s = (result & 0x80000000);
1439   cy = (result < op0);
1440   ov = ((op1 & 0x80000000) != (op0 & 0x80000000)
1441         && (op1 & 0x80000000) != (result & 0x80000000));
1442   sat = ov;
1443
1444   /* Store the result and condition codes.  */
1445   State.regs[OP[1]] = result;
1446   PSW &= ~(PSW_Z | PSW_S | PSW_CY | PSW_OV);
1447   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1448                 | (cy ? PSW_CY : 0) | (ov ? PSW_OV : 0)
1449                 | (sat ? PSW_SAT : 0));
1450
1451   /* Handle saturated results.  */
1452   if (sat && s)
1453     State.regs[OP[1]] = 0x80000000;
1454   else if (sat)
1455     State.regs[OP[1]] = 0x7fffffff;
1456   trace_output (OP_REG_REG);
1457 }
1458
1459 /* tst reg,reg */
1460 void
1461 OP_160 ()
1462 {
1463   unsigned int op0, op1, result, z, s;
1464
1465   trace_input ("tst", OP_REG_REG_CMP, 0);
1466
1467   /* Compute the result.  */
1468   op0 = State.regs[OP[0]];
1469   op1 = State.regs[OP[1]];
1470   result = op0 & op1;
1471
1472   /* Compute the condition codes.  */
1473   z = (result == 0);
1474   s = (result & 0x80000000);
1475
1476   /* Store the condition codes.  */
1477   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1478   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0));
1479   trace_output (OP_REG_REG_CMP);
1480 }
1481
1482 /* mov reg, reg */
1483 void
1484 OP_0 ()
1485 {
1486   trace_input ("mov", OP_REG_REG_MOVE, 0);
1487   State.regs[OP[1]] = State.regs[OP[0]];
1488   trace_output (OP_REG_REG_MOVE);
1489 }
1490
1491 /* mov sign_extend(imm5), reg */
1492 void
1493 OP_200 ()
1494 {
1495   int value = SEXT5 (OP[0]);
1496
1497   trace_input ("mov", OP_IMM_REG_MOVE, 0);
1498   State.regs[OP[1]] = value;
1499   trace_output (OP_IMM_REG_MOVE);
1500 }
1501
1502 /* movea sign_extend(imm16), reg, reg  */
1503
1504 void
1505 OP_620 ()
1506 {
1507   int value = SEXT16 (OP[0]);
1508
1509   trace_input ("movea", OP_IMM_REG_REG, 0);
1510   State.regs[OP[2]] = State.regs[OP[1]] + value;
1511   trace_output (OP_IMM_REG_REG);
1512 }
1513
1514 /* movhi imm16, reg, reg */
1515 void
1516 OP_640 ()
1517 {
1518   uint32 value = (OP[0] & 0xffff) << 16;
1519
1520   trace_input ("movhi", OP_UIMM_REG_REG, 16);
1521   State.regs[OP[2]] = State.regs[OP[1]] + value;
1522   trace_output (OP_UIMM_REG_REG);
1523 }
1524
1525 /* sar zero_extend(imm5),reg1 */
1526 void
1527 OP_2A0 ()
1528 {
1529   unsigned int op0, op1, result, z, s, cy;
1530
1531   trace_input ("sar", OP_IMM_REG, 0);
1532   op0 = OP[0] & 0x1f;
1533   op1 = State.regs[OP[1]];
1534   result = (signed)op1 >> op0;
1535
1536   /* Compute the condition codes.  */
1537   z = (result == 0);
1538   s = (result & 0x80000000);
1539   cy = (op1 & (1 << (op0 - 1)));
1540
1541   /* Store the result and condition codes.  */
1542   State.regs[OP[1]] = result;
1543   PSW &= ~(PSW_Z | PSW_S | PSW_OV | PSW_CY);
1544   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1545                 | (cy ? PSW_CY : 0));
1546   trace_output (OP_IMM_REG);
1547 }
1548
1549 /* sar reg1, reg2 */
1550 void
1551 OP_A007E0 ()
1552 {
1553   unsigned int op0, op1, result, z, s, cy;
1554
1555   trace_input ("sar", OP_REG_REG, 0);
1556   op0 = State.regs[OP[0]] & 0x1f;
1557   op1 = State.regs[OP[1]];
1558   result = (signed)op1 >> op0;
1559
1560   /* Compute the condition codes.  */
1561   z = (result == 0);
1562   s = (result & 0x80000000);
1563   cy = (op1 & (1 << (op0 - 1)));
1564
1565   /* Store the result and condition codes.  */
1566   State.regs[OP[1]] = result;
1567   PSW &= ~(PSW_Z | PSW_S | PSW_OV | PSW_CY);
1568   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1569                 | (cy ? PSW_CY : 0));
1570   trace_output (OP_REG_REG);
1571 }
1572
1573 /* shl zero_extend(imm5),reg1 */
1574 void
1575 OP_2C0 ()
1576 {
1577   unsigned int op0, op1, result, z, s, cy;
1578
1579   trace_input ("shl", OP_IMM_REG, 0);
1580   op0 = OP[0] & 0x1f;
1581   op1 = State.regs[OP[1]];
1582   result = op1 << op0;
1583
1584   /* Compute the condition codes.  */
1585   z = (result == 0);
1586   s = (result & 0x80000000);
1587   cy = (op1 & (1 << (32 - op0)));
1588
1589   /* Store the result and condition codes.  */
1590   State.regs[OP[1]] = result;
1591   PSW &= ~(PSW_Z | PSW_S | PSW_OV | PSW_CY);
1592   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1593                 | (cy ? PSW_CY : 0));
1594   trace_output (OP_IMM_REG);
1595 }
1596
1597 /* shl reg1, reg2 */
1598 void
1599 OP_C007E0 ()
1600 {
1601   unsigned int op0, op1, result, z, s, cy;
1602
1603   trace_input ("shl", OP_REG_REG, 0);
1604   op0 = State.regs[OP[0]] & 0x1f;
1605   op1 = State.regs[OP[1]];
1606   result = op1 << op0;
1607
1608   /* Compute the condition codes.  */
1609   z = (result == 0);
1610   s = (result & 0x80000000);
1611   cy = (op1 & (1 << (32 - op0)));
1612
1613   /* Store the result and condition codes.  */
1614   State.regs[OP[1]] = result;
1615   PSW &= ~(PSW_Z | PSW_S | PSW_OV | PSW_CY);
1616   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1617                 | (cy ? PSW_CY : 0));
1618   trace_output (OP_REG_REG);
1619 }
1620
1621 /* shr zero_extend(imm5),reg1 */
1622 void
1623 OP_280 ()
1624 {
1625   unsigned int op0, op1, result, z, s, cy;
1626
1627   trace_input ("shr", OP_IMM_REG, 0);
1628   op0 = OP[0] & 0x1f;
1629   op1 = State.regs[OP[1]];
1630   result = op1 >> op0;
1631
1632   /* Compute the condition codes.  */
1633   z = (result == 0);
1634   s = (result & 0x80000000);
1635   cy = (op1 & (1 << (op0 - 1)));
1636
1637   /* Store the result and condition codes.  */
1638   State.regs[OP[1]] = result;
1639   PSW &= ~(PSW_Z | PSW_S | PSW_OV | PSW_CY);
1640   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1641                 | (cy ? PSW_CY : 0));
1642   trace_output (OP_IMM_REG);
1643 }
1644
1645 /* shr reg1, reg2 */
1646 void
1647 OP_8007E0 ()
1648 {
1649   unsigned int op0, op1, result, z, s, cy;
1650
1651   trace_input ("shr", OP_REG_REG, 0);
1652   op0 = State.regs[OP[0]] & 0x1f;
1653   op1 = State.regs[OP[1]];
1654   result = op1 >> op0;
1655
1656   /* Compute the condition codes.  */
1657   z = (result == 0);
1658   s = (result & 0x80000000);
1659   cy = (op1 & (1 << (op0 - 1)));
1660
1661   /* Store the result and condition codes.  */
1662   State.regs[OP[1]] = result;
1663   PSW &= ~(PSW_Z | PSW_S | PSW_OV | PSW_CY);
1664   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0)
1665                 | (cy ? PSW_CY : 0));
1666   trace_output (OP_REG_REG);
1667 }
1668
1669 /* or reg, reg */
1670 void
1671 OP_100 ()
1672 {
1673   unsigned int op0, op1, result, z, s;
1674
1675   trace_input ("or", OP_REG_REG, 0);
1676
1677   /* Compute the result.  */
1678   op0 = State.regs[OP[0]];
1679   op1 = State.regs[OP[1]];
1680   result = op0 | op1;
1681
1682   /* Compute the condition codes.  */
1683   z = (result == 0);
1684   s = (result & 0x80000000);
1685
1686   /* Store the result and condition codes.  */
1687   State.regs[OP[1]] = result;
1688   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1689   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0));
1690   trace_output (OP_REG_REG);
1691 }
1692
1693 /* ori zero_extend(imm16), reg, reg */
1694 void
1695 OP_680 ()
1696 {
1697   unsigned int op0, op1, result, z, s;
1698
1699   trace_input ("ori", OP_UIMM_REG_REG, 0);
1700   op0 = OP[0] & 0xffff;
1701   op1 = State.regs[OP[1]];
1702   result = op0 | op1;
1703
1704   /* Compute the condition codes.  */
1705   z = (result == 0);
1706   s = (result & 0x80000000);
1707
1708   /* Store the result and condition codes.  */
1709   State.regs[OP[2]] = result;
1710   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1711   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0));
1712   trace_output (OP_UIMM_REG_REG);
1713 }
1714
1715 /* and reg, reg */
1716 void
1717 OP_140 ()
1718 {
1719   unsigned int op0, op1, result, z, s;
1720
1721   trace_input ("and", OP_REG_REG, 0);
1722
1723   /* Compute the result.  */
1724   op0 = State.regs[OP[0]];
1725   op1 = State.regs[OP[1]];
1726   result = op0 & op1;
1727
1728   /* Compute the condition codes.  */
1729   z = (result == 0);
1730   s = (result & 0x80000000);
1731
1732   /* Store the result and condition codes.  */
1733   State.regs[OP[1]] = result;
1734   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1735   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0));
1736   trace_output (OP_REG_REG);
1737 }
1738
1739 /* andi zero_extend(imm16), reg, reg */
1740 void
1741 OP_6C0 ()
1742 {
1743   unsigned int op0, op1, result, z;
1744
1745   trace_input ("andi", OP_UIMM_REG_REG, 0);
1746   op0 = OP[0] & 0xffff;
1747   op1 = State.regs[OP[1]];
1748   result = op0 & op1;
1749
1750   /* Compute the condition codes.  */
1751   z = (result == 0);
1752
1753   /* Store the result and condition codes.  */
1754   State.regs[OP[2]] = result;
1755   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1756   PSW |= (z ? PSW_Z : 0);
1757   trace_output (OP_UIMM_REG_REG);
1758 }
1759
1760 /* xor reg, reg */
1761 void
1762 OP_120 ()
1763 {
1764   unsigned int op0, op1, result, z, s;
1765
1766   trace_input ("xor", OP_REG_REG, 0);
1767
1768   /* Compute the result.  */
1769   op0 = State.regs[OP[0]];
1770   op1 = State.regs[OP[1]];
1771   result = op0 ^ op1;
1772
1773   /* Compute the condition codes.  */
1774   z = (result == 0);
1775   s = (result & 0x80000000);
1776
1777   /* Store the result and condition codes.  */
1778   State.regs[OP[1]] = result;
1779   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1780   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0));
1781   trace_output (OP_REG_REG);
1782 }
1783
1784 /* xori zero_extend(imm16), reg, reg */
1785 void
1786 OP_6A0 ()
1787 {
1788   unsigned int op0, op1, result, z, s;
1789
1790   trace_input ("xori", OP_UIMM_REG_REG, 0);
1791   op0 = OP[0] & 0xffff;
1792   op1 = State.regs[OP[1]];
1793   result = op0 ^ op1;
1794
1795   /* Compute the condition codes.  */
1796   z = (result == 0);
1797   s = (result & 0x80000000);
1798
1799   /* Store the result and condition codes.  */
1800   State.regs[OP[2]] = result;
1801   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1802   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0));
1803   trace_output (OP_UIMM_REG_REG);
1804 }
1805
1806 /* not reg1, reg2 */
1807 void
1808 OP_20 ()
1809 {
1810   unsigned int op0, result, z, s;
1811
1812   trace_input ("not", OP_REG_REG_MOVE, 0);
1813   /* Compute the result.  */
1814   op0 = State.regs[OP[0]];
1815   result = ~op0;
1816
1817   /* Compute the condition codes.  */
1818   z = (result == 0);
1819   s = (result & 0x80000000);
1820
1821   /* Store the result and condition codes.  */
1822   State.regs[OP[1]] = result;
1823   PSW &= ~(PSW_Z | PSW_S | PSW_OV);
1824   PSW |= ((z ? PSW_Z : 0) | (s ? PSW_S : 0));
1825   trace_output (OP_REG_REG_MOVE);
1826 }
1827
1828 /* set1 */
1829 void
1830 OP_7C0 ()
1831 {
1832   unsigned int op0, op1, op2;
1833   int temp;
1834
1835   trace_input ("set1", OP_BIT, 0);
1836   op0 = State.regs[OP[0]];
1837   op1 = OP[1] & 0x7;
1838   temp = SEXT16 (OP[2]);
1839   op2 = temp;
1840   temp = load_mem (op0 + op2, 1);
1841   PSW &= ~PSW_Z;
1842   if ((temp & (1 << op1)) == 0)
1843     PSW |= PSW_Z;
1844   temp |= (1 << op1);
1845   store_mem (op0 + op2, 1, temp);
1846   trace_output (OP_BIT);
1847 }
1848
1849 /* not1 */
1850 void
1851 OP_47C0 ()
1852 {
1853   unsigned int op0, op1, op2;
1854   int temp;
1855
1856   trace_input ("not1", OP_BIT, 0);
1857   op0 = State.regs[OP[0]];
1858   op1 = OP[1] & 0x7;
1859   temp = SEXT16 (OP[2]);
1860   op2 = temp;
1861   temp = load_mem (op0 + op2, 1);
1862   PSW &= ~PSW_Z;
1863   if ((temp & (1 << op1)) == 0)
1864     PSW |= PSW_Z;
1865   temp ^= (1 << op1);
1866   store_mem (op0 + op2, 1, temp);
1867   trace_output (OP_BIT);
1868 }
1869
1870 /* clr1 */
1871 void
1872 OP_87C0 ()
1873 {
1874   unsigned int op0, op1, op2;
1875   int temp;
1876
1877   trace_input ("clr1", OP_BIT, 0);
1878   op0 = State.regs[OP[0]];
1879   op1 = OP[1] & 0x7;
1880   temp = SEXT16 (OP[2]);
1881   op2 = temp;
1882   temp = load_mem (op0 + op2, 1);
1883   PSW &= ~PSW_Z;
1884   if ((temp & (1 << op1)) == 0)
1885     PSW |= PSW_Z;
1886   temp &= ~(1 << op1);
1887   store_mem (op0 + op2, 1, temp);
1888   trace_output (OP_BIT);
1889 }
1890
1891 /* tst1 */
1892 void
1893 OP_C7C0 ()
1894 {
1895   unsigned int op0, op1, op2;
1896   int temp;
1897
1898   trace_input ("tst1", OP_BIT, 0);
1899   op0 = State.regs[OP[0]];
1900   op1 = OP[1] & 0x7;
1901   temp = SEXT16 (OP[2]);
1902   op2 = temp;
1903   temp = load_mem (op0 + op2, 1);
1904   PSW &= ~PSW_Z;
1905   if ((temp & (1 << op1)) == 0)
1906     PSW |= PSW_Z;
1907   trace_output (OP_BIT);
1908 }
1909
1910 /* breakpoint */
1911 void
1912 OP_FFFF ()
1913 {
1914   State.exception = SIGTRAP;
1915   PC -= 4;
1916 }
1917
1918 /* di */
1919 void
1920 OP_16007E0 ()
1921 {
1922   trace_input ("di", OP_NONE, 0);
1923   PSW |= PSW_ID;
1924   trace_output (OP_NONE);
1925 }
1926
1927 /* ei */
1928 void
1929 OP_16087E0 ()
1930 {
1931   trace_input ("ei", OP_NONE, 0);
1932   PSW &= ~PSW_ID;
1933   trace_output (OP_NONE);
1934 }
1935
1936 /* halt */
1937 void
1938 OP_12007E0 ()
1939 {
1940   trace_input ("halt", OP_NONE, 0);
1941   /* FIXME this should put processor into a mode where NMI still handled */
1942   State.exception = SIGQUIT;
1943   trace_output (OP_NONE);
1944 }
1945
1946 /* reti */
1947 void
1948 OP_14007E0 ()
1949 {
1950   trace_input ("reti", OP_NONE, 0);
1951   trace_output (OP_NONE);
1952
1953   /* Restore for NMI if only NP on, otherwise is interrupt or exception.  */
1954   if ((PSW & (PSW_NP | PSW_EP)) == PSW_NP)
1955     {
1956       PC = FEPC - 4;
1957       PSW = FEPSW;
1958     }
1959   else
1960     {
1961       PC = EIPC - 4;
1962       PSW = EIPSW;
1963     }
1964 }
1965
1966 /* trap */
1967 void
1968 OP_10007E0 ()
1969 {
1970   trace_input ("trap", OP_TRAP, 0);
1971   trace_output (OP_TRAP);
1972
1973   /* Trap 31 is used for simulating OS I/O functions */
1974
1975   if (OP[0] == 31)
1976     {
1977       int save_errno = errno;
1978       errno = 0;
1979
1980 /* Registers passed to trap 0 */
1981
1982 #define FUNC   State.regs[6]    /* function number, return value */
1983 #define PARM1  State.regs[7]    /* optional parm 1 */
1984 #define PARM2  State.regs[8]    /* optional parm 2 */
1985 #define PARM3  State.regs[9]    /* optional parm 3 */
1986
1987 /* Registers set by trap 0 */
1988
1989 #define RETVAL State.regs[10]   /* return value */
1990 #define RETERR State.regs[11]   /* return error code */
1991
1992 /* Turn a pointer in a register into a pointer into real memory. */
1993
1994 #define MEMPTR(x) (map (x))
1995
1996       switch (FUNC)
1997         {
1998 #if !defined(__GO32__) && !defined(_WIN32)
1999         case SYS_fork:
2000           RETVAL = fork ();
2001           break;
2002         case SYS_execve:
2003           RETVAL = execve (MEMPTR (PARM1), (char **) MEMPTR (PARM2),
2004                            (char **)MEMPTR (PARM3));
2005           break;
2006         case SYS_execv:
2007           RETVAL = execve (MEMPTR (PARM1), (char **) MEMPTR (PARM2), NULL);
2008           break;
2009 #if 0
2010         case SYS_pipe:
2011           {
2012             reg_t buf;
2013             int host_fd[2];
2014
2015             buf = PARM1;
2016             RETVAL = pipe (host_fd);
2017             SW (buf, host_fd[0]);
2018             buf += sizeof(uint16);
2019             SW (buf, host_fd[1]);
2020           }
2021           break;
2022
2023         case SYS_wait:
2024           {
2025             int status;
2026
2027             RETVAL = wait (&status);
2028             SW (PARM1, status);
2029           }
2030           break;
2031 #endif
2032 #endif
2033
2034         case SYS_read:
2035           RETVAL = v850_callback->read (v850_callback, PARM1, MEMPTR (PARM2),
2036                                         PARM3);
2037           break;
2038         case SYS_write:
2039           if (PARM1 == 1)
2040             RETVAL = (int)v850_callback->write_stdout (v850_callback,
2041                                                        MEMPTR (PARM2), PARM3);
2042           else
2043             RETVAL = (int)v850_callback->write (v850_callback, PARM1,
2044                                                 MEMPTR (PARM2), PARM3);
2045           break;
2046         case SYS_lseek:
2047           RETVAL = v850_callback->lseek (v850_callback, PARM1, PARM2, PARM3);
2048           break;
2049         case SYS_close:
2050           RETVAL = v850_callback->close (v850_callback, PARM1);
2051           break;
2052         case SYS_open:
2053           RETVAL = v850_callback->open (v850_callback, MEMPTR (PARM1), PARM2);
2054           break;
2055         case SYS_exit:
2056           /* EXIT - caller can look in PARM1 to work out the
2057              reason */
2058           State.exception = SIG_V850_EXIT;
2059           break;
2060
2061         case SYS_stat:  /* added at hmsi */
2062           /* stat system call */
2063           {
2064             struct stat host_stat;
2065             reg_t buf;
2066
2067             RETVAL = stat (MEMPTR (PARM1), &host_stat);
2068
2069             buf = PARM2;
2070
2071             /* Just wild-assed guesses.  */
2072             store_mem (buf, 2, host_stat.st_dev);
2073             store_mem (buf + 2, 2, host_stat.st_ino);
2074             store_mem (buf + 4, 4, host_stat.st_mode);
2075             store_mem (buf + 8, 2, host_stat.st_nlink);
2076             store_mem (buf + 10, 2, host_stat.st_uid);
2077             store_mem (buf + 12, 2, host_stat.st_gid);
2078             store_mem (buf + 14, 2, host_stat.st_rdev);
2079             store_mem (buf + 16, 4, host_stat.st_size);
2080             store_mem (buf + 20, 4, host_stat.st_atime);
2081             store_mem (buf + 28, 4, host_stat.st_mtime);
2082             store_mem (buf + 36, 4, host_stat.st_ctime);
2083           }
2084           break;
2085
2086         case SYS_chown:
2087           RETVAL = chown (MEMPTR (PARM1), PARM2, PARM3);
2088           break;
2089         case SYS_chmod:
2090           RETVAL = chmod (MEMPTR (PARM1), PARM2);
2091           break;
2092         case SYS_time:
2093           {
2094             time_t now;
2095             RETVAL = time (&now);
2096             store_mem (PARM1, 4, now);
2097           }
2098           break;
2099         case SYS_times:
2100           {
2101             struct tms tms;
2102             RETVAL = times (&tms);
2103             store_mem (PARM1, 4, tms.tms_utime);
2104             store_mem (PARM1 + 4, 4, tms.tms_stime);
2105             store_mem (PARM1 + 8, 4, tms.tms_cutime);
2106             store_mem (PARM1 + 12, 4, tms.tms_cstime);
2107             break;
2108           }
2109         case SYS_gettimeofday:
2110           {
2111             struct timeval t;
2112             struct timezone tz;
2113             RETVAL = gettimeofday (&t, &tz);
2114             store_mem (PARM1, 4, t.tv_sec);
2115             store_mem (PARM1 + 4, 4, t.tv_usec);
2116             store_mem (PARM2, 4, tz.tz_minuteswest);
2117             store_mem (PARM2 + 4, 4, tz.tz_dsttime);
2118             break;
2119           }
2120         case SYS_utime:
2121           /* Cast the second argument to void *, to avoid type mismatch
2122              if a prototype is present.  */
2123           RETVAL = utime (MEMPTR (PARM1), (void *) MEMPTR (PARM2));
2124           break;
2125         default:
2126           abort ();
2127         }
2128       RETERR = errno;
2129       errno = save_errno;
2130     }
2131   else
2132     {                           /* Trap 0 -> 30 */
2133       EIPC = PC + 4;
2134       EIPSW = PSW;
2135       /* Mask out EICC */
2136       ECR &= 0xffff0000;
2137       ECR |= 0x40 + OP[0];
2138       /* Flag that we are now doing exception processing.  */
2139       PSW |= PSW_EP | PSW_ID;
2140       PC = ((OP[0] < 0x10) ? 0x40 : 0x50) - 4;
2141     }
2142 }
2143
2144 /* ldsr, reg,reg */
2145 void
2146 OP_2007E0 ()
2147 {
2148   unsigned int op0;
2149
2150   trace_input ("ldsr", OP_LDSR, 0);
2151   op0 = State.regs[OP[0]];
2152   State.sregs[OP[1]] = op0;
2153   trace_output (OP_LDSR);
2154 }
2155
2156 /* stsr */
2157 void
2158 OP_4007E0 ()
2159 {
2160   unsigned int op0;
2161
2162   trace_input ("stsr", OP_STSR, 0);
2163   op0 = State.sregs[OP[1]];
2164   State.regs[OP[0]] = op0;
2165   trace_output (OP_STSR);
2166 }