1 //Original:/proj/frio/dv/testcases/seq/se_kill_wbbr/se_kill_wbbr.dsp
3 # sim: --environment operating
6 .include "testutils.inc"
9 /////////////////////////////////////////////////////////////////////////////
10 ///////////////////////// Include Files /////////////////////////////
11 /////////////////////////////////////////////////////////////////////////////
14 include(selfcheck.inc)
18 /////////////////////////////////////////////////////////////////////////////
19 ///////////////////////// Defines /////////////////////////////
20 /////////////////////////////////////////////////////////////////////////////
22 #ifndef USER_CODE_SPACE
23 #define USER_CODE_SPACE CODE_ADDR_1 //
26 #define STACKSIZE 0x00000010
29 #define ITABLE 0xF0000000
32 /////////////////////////////////////////////////////////////////////////////
33 ///////////////////////// RESET ISR /////////////////////////////
34 /////////////////////////////////////////////////////////////////////////////
44 // Initialize ILBM Registers
50 // Initialize the Address of the Checkreg data segment
51 // **** THIS IS NEEDED WHENEVER CHECKREG IS USED ****
52 CHECK_INIT_DEF(p5); //CHECK_INIT(p5, 0x00BFFFFC);
55 LD32_LABEL(sp, USTACK);
59 LD32_LABEL(sp, KSTACK);
61 // Setup Frame Pointer
64 // Setup Event Vector Table
67 LD32_LABEL(r0, EMU_ISR); // Emulation Handler (Int0)
69 LD32_LABEL(r0, RST_ISR); // Reset Handler (Int1)
71 LD32_LABEL(r0, NMI_ISR); // NMI Handler (Int2)
73 LD32_LABEL(r0, EXC_ISR); // Exception Handler (Int3)
75 [ P0 ++ ] = R0; // IVT4 not used
76 LD32_LABEL(r0, HWE_ISR); // HW Error Handler (Int5)
78 LD32_LABEL(r0, TMR_ISR); // Timer Handler (Int6)
80 LD32_LABEL(r0, IGV7_ISR); // IVG7 Handler
82 LD32_LABEL(r0, IGV8_ISR); // IVG8 Handler
84 LD32_LABEL(r0, IGV9_ISR); // IVG9 Handler
86 LD32_LABEL(r0, IGV10_ISR); // IVG10 Handler
88 LD32_LABEL(r0, IGV11_ISR); // IVG11 Handler
90 LD32_LABEL(r0, IGV12_ISR); // IVG12 Handler
92 LD32_LABEL(r0, IGV13_ISR); // IVG13 Handler
94 LD32_LABEL(r0, IGV14_ISR); // IVG14 Handler
96 LD32_LABEL(r0, IGV15_ISR); // IVG15 Handler
99 // Setup the EVT_OVERRIDE MMR
101 LD32(p0, EVT_OVERRIDE);
104 // Setup Interrupt Mask
110 LD32_LABEL(r0, USER_CODE);
113 // Return to Supervisor Code
128 LD32_LABEL(r0, USER_CODE);
140 /////////////////////////////////////////////////////////////////////////////
143 /////////////////////////////////////////////////////////////////////////////
144 ///////////////////////// EMU ISR /////////////////////////////
145 /////////////////////////////////////////////////////////////////////////////
159 /////////////////////////////////////////////////////////////////////////////
160 ///////////////////////// NMI ISR /////////////////////////////
161 /////////////////////////////////////////////////////////////////////////////
176 /////////////////////////////////////////////////////////////////////////////
177 ///////////////////////// EXC ISR /////////////////////////////
178 /////////////////////////////////////////////////////////////////////////////
194 /////////////////////////////////////////////////////////////////////////////
195 ///////////////////////// HWE ISR /////////////////////////////
196 /////////////////////////////////////////////////////////////////////////////
211 /////////////////////////////////////////////////////////////////////////////
212 ///////////////////////// TMR ISR /////////////////////////////
213 /////////////////////////////////////////////////////////////////////////////
229 /////////////////////////////////////////////////////////////////////////////
230 ///////////////////////// IGV7 ISR /////////////////////////////
231 /////////////////////////////////////////////////////////////////////////////
246 /////////////////////////////////////////////////////////////////////////////
247 ///////////////////////// IGV8 ISR /////////////////////////////
248 /////////////////////////////////////////////////////////////////////////////
264 /////////////////////////////////////////////////////////////////////////////
265 ///////////////////////// IGV9 ISR /////////////////////////////
266 /////////////////////////////////////////////////////////////////////////////
281 /////////////////////////////////////////////////////////////////////////////
282 ///////////////////////// IGV10 ISR /////////////////////////////
283 /////////////////////////////////////////////////////////////////////////////
299 /////////////////////////////////////////////////////////////////////////////
300 ///////////////////////// IGV11 ISR /////////////////////////////
301 /////////////////////////////////////////////////////////////////////////////
316 /////////////////////////////////////////////////////////////////////////////
317 ///////////////////////// IGV12 ISR /////////////////////////////
318 /////////////////////////////////////////////////////////////////////////////
334 /////////////////////////////////////////////////////////////////////////////
335 ///////////////////////// IGV13 ISR /////////////////////////////
336 /////////////////////////////////////////////////////////////////////////////
351 /////////////////////////////////////////////////////////////////////////////
352 ///////////////////////// IGV14 ISR /////////////////////////////
353 /////////////////////////////////////////////////////////////////////////////
369 /////////////////////////////////////////////////////////////////////////////
370 ///////////////////////// IGV15 ISR /////////////////////////////
371 /////////////////////////////////////////////////////////////////////////////
386 /////////////////////////////////////////////////////////////////////////////
387 ///////////////////////// USER CODE /////////////////////////////
388 /////////////////////////////////////////////////////////////////////////////
398 dbg_pass; // Call Endtest Macro
400 /////////////////////////////////////////////////////////////////////////////
401 ///////////////////////// DATA MEMRORY /////////////////////////////
402 /////////////////////////////////////////////////////////////////////////////
404 .section MEM_DATA_ADDR_2 //.data 0x00F00100,"aw"
406 .section MEM_(DATA_ADDR_2 + 0x100) //.data 0x00F00200,"aw"
407 .dd 0x01010101; //<< WARNING: LINE MAY NEED MANUAL TRANSLATION >>
412 // Define Kernal Stack
413 .section MEM_(DATA_ADDR_2 + 0x110) //.data 0x00F00210,"aw"
414 .space (STACKSIZE); //<< WARNING: LINE MAY NEED MANUAL TRANSLATION >>
420 /////////////////////////////////////////////////////////////////////////////
421 ///////////////////////// END OF TEST /////////////////////////////
422 /////////////////////////////////////////////////////////////////////////////