1 //Original:/proj/frio/dv/testcases/seq/se_cof/se_cof.dsp
3 # sim: --environment operating
6 .include "testutils.inc"
9 /////////////////////////////////////////////////////////////////////////////
10 ///////////////////////// Include Files /////////////////////////////
11 /////////////////////////////////////////////////////////////////////////////
14 include(selfcheck.inc)
18 /////////////////////////////////////////////////////////////////////////////
19 ///////////////////////// Defines /////////////////////////////
20 /////////////////////////////////////////////////////////////////////////////
22 #ifndef USER_CODE_SPACE
23 #define USER_CODE_SPACE CODE_ADDR_1 //
26 #define STACKSIZE 0x00000010
29 #define ITABLE CODE_ADDR_2 //
32 /////////////////////////////////////////////////////////////////////////////
33 ///////////////////////// RESET ISR /////////////////////////////
34 /////////////////////////////////////////////////////////////////////////////
44 // Initialize ILBM Registers
50 // Initialize the Address of the Checkreg data segment
51 // **** THIS IS NEEDED WHENEVER CHECKREG IS USED ****
52 CHECK_INIT_DEF(p5); //CHECK_INIT(p5, 0x00BFFFFC);
55 LD32_LABEL(sp, USTACK);
59 LD32_LABEL(sp, KSTACK);
61 // Setup Frame Pointer
64 // Setup Event Vector Table
67 LD32_LABEL(r0, EMU_ISR); // Emulation Handler (Int0)
69 LD32_LABEL(r0, RST_ISR); // Reset Handler (Int1)
71 LD32_LABEL(r0, NMI_ISR); // NMI Handler (Int2)
73 LD32_LABEL(r0, EXC_ISR); // Exception Handler (Int3)
75 [ P0 ++ ] = R0; // IVT4 not used
76 LD32_LABEL(r0, HWE_ISR); // HW Error Handler (Int5)
78 LD32_LABEL(r0, TMR_ISR); // Timer Handler (Int6)
80 LD32_LABEL(r0, IGV7_ISR); // IVG7 Handler
82 LD32_LABEL(r0, IGV8_ISR); // IVG8 Handler
84 LD32_LABEL(r0, IGV9_ISR); // IVG9 Handler
86 LD32_LABEL(r0, IGV10_ISR); // IVG10 Handler
88 LD32_LABEL(r0, IGV11_ISR); // IVG11 Handler
90 LD32_LABEL(r0, IGV12_ISR); // IVG12 Handler
92 LD32_LABEL(r0, IGV13_ISR); // IVG13 Handler
94 LD32_LABEL(r0, IGV14_ISR); // IVG14 Handler
96 LD32_LABEL(r0, IGV15_ISR); // IVG15 Handler
99 // Setup the EVT_OVERRIDE MMR
101 LD32(p0, EVT_OVERRIDE);
104 // Setup Interrupt Mask
109 // Return to Supervisor Code
113 LD32_LABEL(r0, USER_CODE);
125 /////////////////////////////////////////////////////////////////////////////
128 /////////////////////////////////////////////////////////////////////////////
129 ///////////////////////// EMU ISR /////////////////////////////
130 /////////////////////////////////////////////////////////////////////////////
144 /////////////////////////////////////////////////////////////////////////////
145 ///////////////////////// NMI ISR /////////////////////////////
146 /////////////////////////////////////////////////////////////////////////////
160 /////////////////////////////////////////////////////////////////////////////
161 ///////////////////////// EXC ISR /////////////////////////////
162 /////////////////////////////////////////////////////////////////////////////
176 /////////////////////////////////////////////////////////////////////////////
177 ///////////////////////// HWE ISR /////////////////////////////
178 /////////////////////////////////////////////////////////////////////////////
192 /////////////////////////////////////////////////////////////////////////////
193 ///////////////////////// TMR ISR /////////////////////////////
194 /////////////////////////////////////////////////////////////////////////////
208 /////////////////////////////////////////////////////////////////////////////
209 ///////////////////////// IGV7 ISR /////////////////////////////
210 /////////////////////////////////////////////////////////////////////////////
224 /////////////////////////////////////////////////////////////////////////////
225 ///////////////////////// IGV8 ISR /////////////////////////////
226 /////////////////////////////////////////////////////////////////////////////
240 /////////////////////////////////////////////////////////////////////////////
241 ///////////////////////// IGV9 ISR /////////////////////////////
242 /////////////////////////////////////////////////////////////////////////////
256 /////////////////////////////////////////////////////////////////////////////
257 ///////////////////////// IGV10 ISR /////////////////////////////
258 /////////////////////////////////////////////////////////////////////////////
272 /////////////////////////////////////////////////////////////////////////////
273 ///////////////////////// IGV11 ISR /////////////////////////////
274 /////////////////////////////////////////////////////////////////////////////
288 /////////////////////////////////////////////////////////////////////////////
289 ///////////////////////// IGV12 ISR /////////////////////////////
290 /////////////////////////////////////////////////////////////////////////////
304 /////////////////////////////////////////////////////////////////////////////
305 ///////////////////////// IGV13 ISR /////////////////////////////
306 /////////////////////////////////////////////////////////////////////////////
320 /////////////////////////////////////////////////////////////////////////////
321 ///////////////////////// IGV14 ISR /////////////////////////////
322 /////////////////////////////////////////////////////////////////////////////
336 /////////////////////////////////////////////////////////////////////////////
337 ///////////////////////// IGV15 ISR /////////////////////////////
338 /////////////////////////////////////////////////////////////////////////////
345 LD32(p0, DMEM_CONTROL);
347 R0 = [ P0 ]; // MMR load will Stall
348 JUMP.S lab1; // Branch in EX1
369 [ -- SP ] = ( R7:3 );
370 IF !CC JUMP 2; // Mispredicted branch;
372 JUMP.S lab2; // Branch in EX1
389 /////////////////////////////////////////////////////////////////////////////
390 ///////////////////////// USER CODE /////////////////////////////
391 /////////////////////////////////////////////////////////////////////////////
400 dbg_pass; // Call Endtest Macro
402 /////////////////////////////////////////////////////////////////////////////
403 ///////////////////////// DATA MEMRORY /////////////////////////////
404 /////////////////////////////////////////////////////////////////////////////
406 .section MEM_DATA_ADDR_3 //.data 0x00F00100,"aw"
408 .section MEM_(DATA_ADDR_3 + 0x100) //.data 0x00F00200,"aw"
409 .dd 0x01010101; //<< WARNING: LINE MAY NEED MANUAL TRANSLATION >>
414 // Define Kernal Stack
416 .space (STACKSIZE); //<< WARNING: LINE MAY NEED MANUAL TRANSLATION >>
422 /////////////////////////////////////////////////////////////////////////////
423 ///////////////////////// END OF TEST /////////////////////////////
424 /////////////////////////////////////////////////////////////////////////////