sim/sparc/decode64.h

   1 /* Decode header for sparc64.
   2
   3 THIS FILE IS MACHINE GENERATED WITH CGEN.
   4
   5 Copyright (C) 1999 Cygnus Solutions, Inc.
   6
   7 This file is part of the Cygnus Simulators.
   8
   9
  10 */
  11
  12 #ifndef SPARC64_DECODE_H
  13 #define SPARC64_DECODE_H
  14
  15 extern const IDESC *sparc64_decode (SIM_CPU *, IADDR,
  16                                   CGEN_INSN_INT, CGEN_INSN_INT,
  17                                   ARGBUF *);
  18 extern void sparc64_init_idesc_table (SIM_CPU *);
  19
  20 /* Enum declaration for instructions in cpu family sparc64.  */
  21 typedef enum sparc64_insn_type {
  22   SPARC64_INSN_X_INVALID, SPARC64_INSN_X_AFTER, SPARC64_INSN_X_BEFORE, SPARC64_INSN_X_CTI_CHAIN
  23  , SPARC64_INSN_X_CHAIN, SPARC64_INSN_X_BEGIN, SPARC64_INSN_BEQZ, SPARC64_INSN_BGEZ
  24  , SPARC64_INSN_BGTZ, SPARC64_INSN_BLEZ, SPARC64_INSN_BLTZ, SPARC64_INSN_BNEZ
  25  , SPARC64_INSN_BPCC_BA, SPARC64_INSN_BPCC_BN, SPARC64_INSN_BPCC_BNE, SPARC64_INSN_BPCC_BE
  26  , SPARC64_INSN_BPCC_BG, SPARC64_INSN_BPCC_BLE, SPARC64_INSN_BPCC_BGE, SPARC64_INSN_BPCC_BL
  27  , SPARC64_INSN_BPCC_BGU, SPARC64_INSN_BPCC_BLEU, SPARC64_INSN_BPCC_BCC, SPARC64_INSN_BPCC_BCS
  28  , SPARC64_INSN_BPCC_BPOS, SPARC64_INSN_BPCC_BNEG, SPARC64_INSN_BPCC_BVC, SPARC64_INSN_BPCC_BVS
  29  , SPARC64_INSN_DONE, SPARC64_INSN_RETRY, SPARC64_INSN_FLUSH, SPARC64_INSN_FLUSH_IMM
  30  , SPARC64_INSN_FLUSHW, SPARC64_INSN_IMPDEP1, SPARC64_INSN_IMPDEP2, SPARC64_INSN_MEMBAR
  31  , SPARC64_INSN_MOVA_ICC_ICC, SPARC64_INSN_MOVA_IMM_ICC_ICC, SPARC64_INSN_MOVA_XCC_XCC, SPARC64_INSN_MOVA_IMM_XCC_XCC
  32  , SPARC64_INSN_MOVN_ICC_ICC, SPARC64_INSN_MOVN_IMM_ICC_ICC, SPARC64_INSN_MOVN_XCC_XCC, SPARC64_INSN_MOVN_IMM_XCC_XCC
  33  , SPARC64_INSN_MOVNE_ICC_ICC, SPARC64_INSN_MOVNE_IMM_ICC_ICC, SPARC64_INSN_MOVNE_XCC_XCC, SPARC64_INSN_MOVNE_IMM_XCC_XCC
  34  , SPARC64_INSN_MOVE_ICC_ICC, SPARC64_INSN_MOVE_IMM_ICC_ICC, SPARC64_INSN_MOVE_XCC_XCC, SPARC64_INSN_MOVE_IMM_XCC_XCC
  35  , SPARC64_INSN_MOVG_ICC_ICC, SPARC64_INSN_MOVG_IMM_ICC_ICC, SPARC64_INSN_MOVG_XCC_XCC, SPARC64_INSN_MOVG_IMM_XCC_XCC
  36  , SPARC64_INSN_MOVLE_ICC_ICC, SPARC64_INSN_MOVLE_IMM_ICC_ICC, SPARC64_INSN_MOVLE_XCC_XCC, SPARC64_INSN_MOVLE_IMM_XCC_XCC
  37  , SPARC64_INSN_MOVGE_ICC_ICC, SPARC64_INSN_MOVGE_IMM_ICC_ICC, SPARC64_INSN_MOVGE_XCC_XCC, SPARC64_INSN_MOVGE_IMM_XCC_XCC
  38  , SPARC64_INSN_MOVL_ICC_ICC, SPARC64_INSN_MOVL_IMM_ICC_ICC, SPARC64_INSN_MOVL_XCC_XCC, SPARC64_INSN_MOVL_IMM_XCC_XCC
  39  , SPARC64_INSN_MOVGU_ICC_ICC, SPARC64_INSN_MOVGU_IMM_ICC_ICC, SPARC64_INSN_MOVGU_XCC_XCC, SPARC64_INSN_MOVGU_IMM_XCC_XCC
  40  , SPARC64_INSN_MOVLEU_ICC_ICC, SPARC64_INSN_MOVLEU_IMM_ICC_ICC, SPARC64_INSN_MOVLEU_XCC_XCC, SPARC64_INSN_MOVLEU_IMM_XCC_XCC
  41  , SPARC64_INSN_MOVCC_ICC_ICC, SPARC64_INSN_MOVCC_IMM_ICC_ICC, SPARC64_INSN_MOVCC_XCC_XCC, SPARC64_INSN_MOVCC_IMM_XCC_XCC
  42  , SPARC64_INSN_MOVCS_ICC_ICC, SPARC64_INSN_MOVCS_IMM_ICC_ICC, SPARC64_INSN_MOVCS_XCC_XCC, SPARC64_INSN_MOVCS_IMM_XCC_XCC
  43  , SPARC64_INSN_MOVPOS_ICC_ICC, SPARC64_INSN_MOVPOS_IMM_ICC_ICC, SPARC64_INSN_MOVPOS_XCC_XCC, SPARC64_INSN_MOVPOS_IMM_XCC_XCC
  44  , SPARC64_INSN_MOVNEG_ICC_ICC, SPARC64_INSN_MOVNEG_IMM_ICC_ICC, SPARC64_INSN_MOVNEG_XCC_XCC, SPARC64_INSN_MOVNEG_IMM_XCC_XCC
  45  , SPARC64_INSN_MOVVC_ICC_ICC, SPARC64_INSN_MOVVC_IMM_ICC_ICC, SPARC64_INSN_MOVVC_XCC_XCC, SPARC64_INSN_MOVVC_IMM_XCC_XCC
  46  , SPARC64_INSN_MOVVS_ICC_ICC, SPARC64_INSN_MOVVS_IMM_ICC_ICC, SPARC64_INSN_MOVVS_XCC_XCC, SPARC64_INSN_MOVVS_IMM_XCC_XCC
  47  , SPARC64_INSN_LDSB_REG_REG, SPARC64_INSN_LDSB_REG_IMM, SPARC64_INSN_LDSB_REG_REG_ASI, SPARC64_INSN_LDUB_REG_REG
  48  , SPARC64_INSN_LDUB_REG_IMM, SPARC64_INSN_LDUB_REG_REG_ASI, SPARC64_INSN_LDSH_REG_REG, SPARC64_INSN_LDSH_REG_IMM
  49  , SPARC64_INSN_LDSH_REG_REG_ASI, SPARC64_INSN_LDUH_REG_REG, SPARC64_INSN_LDUH_REG_IMM, SPARC64_INSN_LDUH_REG_REG_ASI
  50  , SPARC64_INSN_LDSW_REG_REG, SPARC64_INSN_LDSW_REG_IMM, SPARC64_INSN_LDSW_REG_REG_ASI, SPARC64_INSN_LDUW_REG_REG
  51  , SPARC64_INSN_LDUW_REG_IMM, SPARC64_INSN_LDUW_REG_REG_ASI, SPARC64_INSN_LDX_REG_REG, SPARC64_INSN_LDX_REG_IMM
  52  , SPARC64_INSN_LDX_REG_REG_ASI, SPARC64_INSN_LDD_REG_REG, SPARC64_INSN_LDD_REG_IMM, SPARC64_INSN_LDD_REG_REG_ASI
  53  , SPARC64_INSN_STB_REG_REG, SPARC64_INSN_STB_REG_IMM, SPARC64_INSN_STB_REG_REG_ASI, SPARC64_INSN_STH_REG_REG
  54  , SPARC64_INSN_STH_REG_IMM, SPARC64_INSN_STH_REG_REG_ASI, SPARC64_INSN_ST_REG_REG, SPARC64_INSN_ST_REG_IMM
  55  , SPARC64_INSN_ST_REG_REG_ASI, SPARC64_INSN_STX_REG_REG, SPARC64_INSN_STX_REG_IMM, SPARC64_INSN_STX_REG_REG_ASI
  56  , SPARC64_INSN_STD_REG_REG, SPARC64_INSN_STD_REG_IMM, SPARC64_INSN_STD_REG_REG_ASI, SPARC64_INSN_FP_LD_REG_REG
  57  , SPARC64_INSN_FP_LD_REG_IMM, SPARC64_INSN_FP_LD_REG_REG_ASI, SPARC64_INSN_SETHI, SPARC64_INSN_ADD
  58  , SPARC64_INSN_ADD_IMM, SPARC64_INSN_SUB, SPARC64_INSN_SUB_IMM, SPARC64_INSN_ADDCC
  59  , SPARC64_INSN_ADDCC_IMM, SPARC64_INSN_SUBCC, SPARC64_INSN_SUBCC_IMM, SPARC64_INSN_ADDC
  60  , SPARC64_INSN_ADDC_IMM, SPARC64_INSN_SUBC, SPARC64_INSN_SUBC_IMM, SPARC64_INSN_ADDCCC
  61  , SPARC64_INSN_ADDCCC_IMM, SPARC64_INSN_SUBCCC, SPARC64_INSN_SUBCCC_IMM, SPARC64_INSN_AND
  62  , SPARC64_INSN_AND_IMM, SPARC64_INSN_ANDCC, SPARC64_INSN_ANDCC_IMM, SPARC64_INSN_OR
  63  , SPARC64_INSN_OR_IMM, SPARC64_INSN_ORCC, SPARC64_INSN_ORCC_IMM, SPARC64_INSN_XOR
  64  , SPARC64_INSN_XOR_IMM, SPARC64_INSN_XORCC, SPARC64_INSN_XORCC_IMM, SPARC64_INSN_ANDN
  65  , SPARC64_INSN_ANDN_IMM, SPARC64_INSN_ANDNCC, SPARC64_INSN_ANDNCC_IMM, SPARC64_INSN_ORN
  66  , SPARC64_INSN_ORN_IMM, SPARC64_INSN_ORNCC, SPARC64_INSN_ORNCC_IMM, SPARC64_INSN_XNOR
  67  , SPARC64_INSN_XNOR_IMM, SPARC64_INSN_XNORCC, SPARC64_INSN_XNORCC_IMM, SPARC64_INSN_SLL
  68  , SPARC64_INSN_SLL_IMM, SPARC64_INSN_SRL, SPARC64_INSN_SRL_IMM, SPARC64_INSN_SRA
  69  , SPARC64_INSN_SRA_IMM, SPARC64_INSN_SMUL, SPARC64_INSN_SMUL_IMM, SPARC64_INSN_SMUL_CC
  70  , SPARC64_INSN_SMUL_CC_IMM, SPARC64_INSN_UMUL, SPARC64_INSN_UMUL_IMM, SPARC64_INSN_UMUL_CC
  71  , SPARC64_INSN_UMUL_CC_IMM, SPARC64_INSN_MULSCC, SPARC64_INSN_SAVE, SPARC64_INSN_SAVE_IMM
  72  , SPARC64_INSN_RESTORE, SPARC64_INSN_RESTORE_IMM, SPARC64_INSN_RETT, SPARC64_INSN_RETT_IMM
  73  , SPARC64_INSN_UNIMP, SPARC64_INSN_CALL, SPARC64_INSN_JMPL, SPARC64_INSN_JMPL_IMM
  74  , SPARC64_INSN_BA, SPARC64_INSN_TA, SPARC64_INSN_TA_IMM, SPARC64_INSN_BN
  75  , SPARC64_INSN_TN, SPARC64_INSN_TN_IMM, SPARC64_INSN_BNE, SPARC64_INSN_TNE
  76  , SPARC64_INSN_TNE_IMM, SPARC64_INSN_BE, SPARC64_INSN_TE, SPARC64_INSN_TE_IMM
  77  , SPARC64_INSN_BG, SPARC64_INSN_TG, SPARC64_INSN_TG_IMM, SPARC64_INSN_BLE
  78  , SPARC64_INSN_TLE, SPARC64_INSN_TLE_IMM, SPARC64_INSN_BGE, SPARC64_INSN_TGE
  79  , SPARC64_INSN_TGE_IMM, SPARC64_INSN_BL, SPARC64_INSN_TL, SPARC64_INSN_TL_IMM
  80  , SPARC64_INSN_BGU, SPARC64_INSN_TGU, SPARC64_INSN_TGU_IMM, SPARC64_INSN_BLEU
  81  , SPARC64_INSN_TLEU, SPARC64_INSN_TLEU_IMM, SPARC64_INSN_BCC, SPARC64_INSN_TCC
  82  , SPARC64_INSN_TCC_IMM, SPARC64_INSN_BCS, SPARC64_INSN_TCS, SPARC64_INSN_TCS_IMM
  83  , SPARC64_INSN_BPOS, SPARC64_INSN_TPOS, SPARC64_INSN_TPOS_IMM, SPARC64_INSN_BNEG
  84  , SPARC64_INSN_TNEG, SPARC64_INSN_TNEG_IMM, SPARC64_INSN_BVC, SPARC64_INSN_TVC
  85  , SPARC64_INSN_TVC_IMM, SPARC64_INSN_BVS, SPARC64_INSN_TVS, SPARC64_INSN_TVS_IMM
  86  , SPARC64_INSN_LDSTUB_REG_REG, SPARC64_INSN_LDSTUB_REG_IMM, SPARC64_INSN_LDSTUB_REG_REG_ASI, SPARC64_INSN_SWAP_REG_REG
  87  , SPARC64_INSN_SWAP_REG_IMM, SPARC64_INSN_SWAP_REG_REG_ASI, SPARC64_INSN_MAX
  88 } SPARC64_INSN_TYPE;
  89
  90 #if ! WITH_SEM_SWITCH_FULL
  91 #define SEMFULL(fn) extern SEMANTIC_FN CONCAT3 (sparc64,_sem_,fn);
  92 #else
  93 #define SEMFULL(fn)
  94 #endif
  95
  96 #if ! WITH_SEM_SWITCH_FAST
  97 #define SEMFAST(fn) extern SEMANTIC_FN CONCAT3 (sparc64,_semf_,fn);
  98 #else
  99 #define SEMFAST(fn)
 100 #endif
 101
 102 #define SEM(fn) SEMFULL (fn) SEMFAST (fn)
 103
 104 /* The function version of the before/after handlers is always needed,
 105    so we always want the SEMFULL declaration of them.  */
 106 extern SEMANTIC_FN CONCAT3 (sparc64,_sem_,x_before);
 107 extern SEMANTIC_FN CONCAT3 (sparc64,_sem_,x_after);
 108
 109 SEM (x_invalid)
 110 SEM (x_after)
 111 SEM (x_before)
 112 SEM (x_cti_chain)
 113 SEM (x_chain)
 114 SEM (x_begin)
 115 SEM (beqz)
 116 SEM (bgez)
 117 SEM (bgtz)
 118 SEM (blez)
 119 SEM (bltz)
 120 SEM (bnez)
 121 SEM (bpcc_ba)
 122 SEM (bpcc_bn)
 123 SEM (bpcc_bne)
 124 SEM (bpcc_be)
 125 SEM (bpcc_bg)
 126 SEM (bpcc_ble)
 127 SEM (bpcc_bge)
 128 SEM (bpcc_bl)
 129 SEM (bpcc_bgu)
 130 SEM (bpcc_bleu)
 131 SEM (bpcc_bcc)
 132 SEM (bpcc_bcs)
 133 SEM (bpcc_bpos)
 134 SEM (bpcc_bneg)
 135 SEM (bpcc_bvc)
 136 SEM (bpcc_bvs)
 137 SEM (done)
 138 SEM (retry)
 139 SEM (flush)
 140 SEM (flush_imm)
 141 SEM (flushw)
 142 SEM (impdep1)
 143 SEM (impdep2)
 144 SEM (membar)
 145 SEM (mova_icc_icc)
 146 SEM (mova_imm_icc_icc)
 147 SEM (mova_xcc_xcc)
 148 SEM (mova_imm_xcc_xcc)
 149 SEM (movn_icc_icc)
 150 SEM (movn_imm_icc_icc)
 151 SEM (movn_xcc_xcc)
 152 SEM (movn_imm_xcc_xcc)
 153 SEM (movne_icc_icc)
 154 SEM (movne_imm_icc_icc)
 155 SEM (movne_xcc_xcc)
 156 SEM (movne_imm_xcc_xcc)
 157 SEM (move_icc_icc)
 158 SEM (move_imm_icc_icc)
 159 SEM (move_xcc_xcc)
 160 SEM (move_imm_xcc_xcc)
 161 SEM (movg_icc_icc)
 162 SEM (movg_imm_icc_icc)
 163 SEM (movg_xcc_xcc)
 164 SEM (movg_imm_xcc_xcc)
 165 SEM (movle_icc_icc)
 166 SEM (movle_imm_icc_icc)
 167 SEM (movle_xcc_xcc)
 168 SEM (movle_imm_xcc_xcc)
 169 SEM (movge_icc_icc)
 170 SEM (movge_imm_icc_icc)
 171 SEM (movge_xcc_xcc)
 172 SEM (movge_imm_xcc_xcc)
 173 SEM (movl_icc_icc)
 174 SEM (movl_imm_icc_icc)
 175 SEM (movl_xcc_xcc)
 176 SEM (movl_imm_xcc_xcc)
 177 SEM (movgu_icc_icc)
 178 SEM (movgu_imm_icc_icc)
 179 SEM (movgu_xcc_xcc)
 180 SEM (movgu_imm_xcc_xcc)
 181 SEM (movleu_icc_icc)
 182 SEM (movleu_imm_icc_icc)
 183 SEM (movleu_xcc_xcc)
 184 SEM (movleu_imm_xcc_xcc)
 185 SEM (movcc_icc_icc)
 186 SEM (movcc_imm_icc_icc)
 187 SEM (movcc_xcc_xcc)
 188 SEM (movcc_imm_xcc_xcc)
 189 SEM (movcs_icc_icc)
 190 SEM (movcs_imm_icc_icc)
 191 SEM (movcs_xcc_xcc)
 192 SEM (movcs_imm_xcc_xcc)
 193 SEM (movpos_icc_icc)
 194 SEM (movpos_imm_icc_icc)
 195 SEM (movpos_xcc_xcc)
 196 SEM (movpos_imm_xcc_xcc)
 197 SEM (movneg_icc_icc)
 198 SEM (movneg_imm_icc_icc)
 199 SEM (movneg_xcc_xcc)
 200 SEM (movneg_imm_xcc_xcc)
 201 SEM (movvc_icc_icc)
 202 SEM (movvc_imm_icc_icc)
 203 SEM (movvc_xcc_xcc)
 204 SEM (movvc_imm_xcc_xcc)
 205 SEM (movvs_icc_icc)
 206 SEM (movvs_imm_icc_icc)
 207 SEM (movvs_xcc_xcc)
 208 SEM (movvs_imm_xcc_xcc)
 209 SEM (ldsb_reg_reg)
 210 SEM (ldsb_reg_imm)
 211 SEM (ldsb_reg_reg_asi)
 212 SEM (ldub_reg_reg)
 213 SEM (ldub_reg_imm)
 214 SEM (ldub_reg_reg_asi)
 215 SEM (ldsh_reg_reg)
 216 SEM (ldsh_reg_imm)
 217 SEM (ldsh_reg_reg_asi)
 218 SEM (lduh_reg_reg)
 219 SEM (lduh_reg_imm)
 220 SEM (lduh_reg_reg_asi)
 221 SEM (ldsw_reg_reg)
 222 SEM (ldsw_reg_imm)
 223 SEM (ldsw_reg_reg_asi)
 224 SEM (lduw_reg_reg)
 225 SEM (lduw_reg_imm)
 226 SEM (lduw_reg_reg_asi)
 227 SEM (ldx_reg_reg)
 228 SEM (ldx_reg_imm)
 229 SEM (ldx_reg_reg_asi)
 230 SEM (ldd_reg_reg)
 231 SEM (ldd_reg_imm)
 232 SEM (ldd_reg_reg_asi)
 233 SEM (stb_reg_reg)
 234 SEM (stb_reg_imm)
 235 SEM (stb_reg_reg_asi)
 236 SEM (sth_reg_reg)
 237 SEM (sth_reg_imm)
 238 SEM (sth_reg_reg_asi)
 239 SEM (st_reg_reg)
 240 SEM (st_reg_imm)
 241 SEM (st_reg_reg_asi)
 242 SEM (stx_reg_reg)
 243 SEM (stx_reg_imm)
 244 SEM (stx_reg_reg_asi)
 245 SEM (std_reg_reg)
 246 SEM (std_reg_imm)
 247 SEM (std_reg_reg_asi)
 248 SEM (fp_ld_reg_reg)
 249 SEM (fp_ld_reg_imm)
 250 SEM (fp_ld_reg_reg_asi)
 251 SEM (sethi)
 252 SEM (add)
 253 SEM (add_imm)
 254 SEM (sub)
 255 SEM (sub_imm)
 256 SEM (addcc)
 257 SEM (addcc_imm)
 258 SEM (subcc)
 259 SEM (subcc_imm)
 260 SEM (addc)
 261 SEM (addc_imm)
 262 SEM (subc)
 263 SEM (subc_imm)
 264 SEM (addccc)
 265 SEM (addccc_imm)
 266 SEM (subccc)
 267 SEM (subccc_imm)
 268 SEM (and)
 269 SEM (and_imm)
 270 SEM (andcc)
 271 SEM (andcc_imm)
 272 SEM (or)
 273 SEM (or_imm)
 274 SEM (orcc)
 275 SEM (orcc_imm)
 276 SEM (xor)
 277 SEM (xor_imm)
 278 SEM (xorcc)
 279 SEM (xorcc_imm)
 280 SEM (andn)
 281 SEM (andn_imm)
 282 SEM (andncc)
 283 SEM (andncc_imm)
 284 SEM (orn)
 285 SEM (orn_imm)
 286 SEM (orncc)
 287 SEM (orncc_imm)
 288 SEM (xnor)
 289 SEM (xnor_imm)
 290 SEM (xnorcc)
 291 SEM (xnorcc_imm)
 292 SEM (sll)
 293 SEM (sll_imm)
 294 SEM (srl)
 295 SEM (srl_imm)
 296 SEM (sra)
 297 SEM (sra_imm)
 298 SEM (smul)
 299 SEM (smul_imm)
 300 SEM (smul_cc)
 301 SEM (smul_cc_imm)
 302 SEM (umul)
 303 SEM (umul_imm)
 304 SEM (umul_cc)
 305 SEM (umul_cc_imm)
 306 SEM (mulscc)
 307 SEM (save)
 308 SEM (save_imm)
 309 SEM (restore)
 310 SEM (restore_imm)
 311 SEM (rett)
 312 SEM (rett_imm)
 313 SEM (unimp)
 314 SEM (call)
 315 SEM (jmpl)
 316 SEM (jmpl_imm)
 317 SEM (ba)
 318 SEM (ta)
 319 SEM (ta_imm)
 320 SEM (bn)
 321 SEM (tn)
 322 SEM (tn_imm)
 323 SEM (bne)
 324 SEM (tne)
 325 SEM (tne_imm)
 326 SEM (be)
 327 SEM (te)
 328 SEM (te_imm)
 329 SEM (bg)
 330 SEM (tg)
 331 SEM (tg_imm)
 332 SEM (ble)
 333 SEM (tle)
 334 SEM (tle_imm)
 335 SEM (bge)
 336 SEM (tge)
 337 SEM (tge_imm)
 338 SEM (bl)
 339 SEM (tl)
 340 SEM (tl_imm)
 341 SEM (bgu)
 342 SEM (tgu)
 343 SEM (tgu_imm)
 344 SEM (bleu)
 345 SEM (tleu)
 346 SEM (tleu_imm)
 347 SEM (bcc)
 348 SEM (tcc)
 349 SEM (tcc_imm)
 350 SEM (bcs)
 351 SEM (tcs)
 352 SEM (tcs_imm)
 353 SEM (bpos)
 354 SEM (tpos)
 355 SEM (tpos_imm)
 356 SEM (bneg)
 357 SEM (tneg)
 358 SEM (tneg_imm)
 359 SEM (bvc)
 360 SEM (tvc)
 361 SEM (tvc_imm)
 362 SEM (bvs)
 363 SEM (tvs)
 364 SEM (tvs_imm)
 365 SEM (ldstub_reg_reg)
 366 SEM (ldstub_reg_imm)
 367 SEM (ldstub_reg_reg_asi)
 368 SEM (swap_reg_reg)
 369 SEM (swap_reg_imm)
 370 SEM (swap_reg_reg_asi)
 371
 372 #undef SEMFULL
 373 #undef SEMFAST
 374 #undef SEM
 375
 376 /* Function unit handlers (user written).  */
 377
 378 extern int sparc64_model_sparc64_def_u_exec (SIM_CPU *, const IDESC *, int /*unit_num*/, int /*referenced*/);
 379
 380 /* Profiling before/after handlers (user written) */
 381
 382 extern void sparc64_model_insn_before (SIM_CPU *, int /*first_p*/);
 383 extern void sparc64_model_insn_after (SIM_CPU *, int /*last_p*/, int /*cycles*/);
 384
 385 #endif /* SPARC64_DECODE_H */