sim/common/sim-core.c

   1 /*  This file is part of the program psim.
   2
   3     Copyright (C) 1994-1997, Andrew Cagney <cagney@highland.com.au>
   4
   5     This program is free software; you can redistribute it and/or modify
   6     it under the terms of the GNU General Public License as published by
   7     the Free Software Foundation; either version 2 of the License, or
   8     (at your option) any later version.
   9
  10     This program is distributed in the hope that it will be useful,
  11     but WITHOUT ANY WARRANTY; without even the implied warranty of
  12     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13     GNU General Public License for more details.
  14
  15     You should have received a copy of the GNU General Public License
  16     along with this program; if not, write to the Free Software
  17     Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
  18
  19     */
  20
  21
  22 #ifndef _SIM_CORE_C_
  23 #define _SIM_CORE_C_
  24
  25 #include "sim-main.h"
  26 #include "sim-assert.h"
  27
  28 #include <signal.h>
  29
  30 /* for Windows builds.  signal numbers used by MSVC are mostly
  31    the same as non-linux unixen. */
  32 #ifndef SIGBUS
  33 # define SIGBUS 10
  34 #endif
  35
  36
  37 /* "core" module install handler.
  38
  39    This is called via sim_module_install to install the "core" subsystem
  40    into the simulator.  */
  41
  42 static MODULE_INIT_FN sim_core_init;
  43 static MODULE_UNINSTALL_FN sim_core_uninstall;
  44
  45 EXTERN_SIM_CORE\
  46 (SIM_RC)
  47 sim_core_install (SIM_DESC sd)
  48 {
  49   SIM_ASSERT (STATE_MAGIC (sd) == SIM_MAGIC_NUMBER);
  50
  51   /* establish the other handlers */
  52   sim_module_add_uninstall_fn (sd, sim_core_uninstall);
  53   sim_module_add_init_fn (sd, sim_core_init);
  54
  55   /* establish any initial data structures - none */
  56   return SIM_RC_OK;
  57 }
  58
  59
  60 /* Uninstall the "core" subsystem from the simulator.  */
  61
  62 STATIC_SIM_CORE\
  63 (void)
  64 sim_core_uninstall (SIM_DESC sd)
  65 {
  66   sim_core *core = STATE_CORE(sd);
  67   sim_core_maps map;
  68   /* blow away any mappings */
  69   for (map = 0; map < nr_sim_core_maps; map++) {
  70     sim_core_mapping *curr = core->common.map[map].first;
  71     while (curr != NULL) {
  72       sim_core_mapping *tbd = curr;
  73       curr = curr->next;
  74       if (tbd->free_buffer != NULL) {
  75         SIM_ASSERT(tbd->buffer != NULL);
  76         zfree(tbd->free_buffer);
  77       }
  78       zfree(tbd);
  79     }
  80     core->common.map[map].first = NULL;
  81   }
  82 }
  83
  84
  85 STATIC_SIM_CORE\
  86 (SIM_RC)
  87 sim_core_init (SIM_DESC sd)
  88 {
  89   /* Nothing to do */
  90   return SIM_RC_OK;
  91 }
  92
  93
  94
  95 #ifndef SIM_CORE_SIGNAL
  96 #define SIM_CORE_SIGNAL(SD,CPU,CIA,MAP,NR_BYTES,ADDR,TRANSFER,ERROR) \
  97 sim_core_signal ((SD), (CPU), (CIA), (MAP), (NR_BYTES), (ADDR), (TRANSFER), (ERROR))
  98
  99 STATIC_SIM_CORE\
 100 (void)
 101 sim_core_signal (SIM_DESC sd,
 102                  sim_cpu *cpu,
 103                  sim_cia cia,
 104                  sim_core_maps map,
 105                  int nr_bytes,
 106                  address_word addr,
 107                  transfer_type transfer,
 108                  sim_core_signals sig)
 109 {
 110   const char *copy = (transfer == read_transfer ? "read" : "write");
 111   address_word ip = CIA_ADDR (cia);
 112   switch (sig)
 113     {
 114     case sim_core_unmapped_signal:
 115       sim_io_eprintf (sd, "core: %d byte %s to unmaped address 0x%lx at 0x%lx\n",
 116                       nr_bytes, copy, (unsigned long) addr, (unsigned long) ip);
 117       sim_engine_halt (sd, cpu, NULL, cia, sim_signalled, SIGSEGV);
 118       break;
 119     case sim_core_unaligned_signal:
 120       sim_io_eprintf (sd, "core: %d byte misaligned %s to address 0x%lx at 0x%lx\n",
 121                       nr_bytes, copy, (unsigned long) addr, (unsigned long) ip);
 122       sim_engine_halt (sd, cpu, NULL, cia, sim_signalled, SIGBUS);
 123       break;
 124     default:
 125       sim_engine_abort (sd, cpu, cia,
 126                         "sim_core_signal - internal error - bad switch");
 127     }
 128 }
 129 #endif
 130
 131
 132 STATIC_INLINE_SIM_CORE\
 133 (const char *)
 134 sim_core_map_to_str (sim_core_maps map)
 135 {
 136   switch (map)
 137     {
 138     case sim_core_read_map: return "read";
 139     case sim_core_write_map: return "write";
 140     case sim_core_execute_map: return "exec";
 141     default: return "(invalid-map)";
 142     }
 143 }
 144
 145
 146 STATIC_SIM_CORE\
 147 (sim_core_mapping *)
 148 new_sim_core_mapping (SIM_DESC sd,
 149                       int level,
 150                       int space,
 151                       address_word addr,
 152                       address_word nr_bytes,
 153                       unsigned modulo,
 154                       device *device,
 155                       void *buffer,
 156                       void *free_buffer)
 157 {
 158   sim_core_mapping *new_mapping = ZALLOC(sim_core_mapping);
 159   /* common */
 160   new_mapping->level = level;
 161   new_mapping->space = space;
 162   new_mapping->base = addr;
 163   new_mapping->nr_bytes = nr_bytes;
 164   new_mapping->bound = addr + (nr_bytes - 1);
 165   if (modulo == 0)
 166     new_mapping->mask = (unsigned) 0 - 1;
 167   else
 168     new_mapping->mask = modulo - 1;
 169   new_mapping->buffer = buffer;
 170   new_mapping->free_buffer = free_buffer;
 171   new_mapping->device = device;
 172   return new_mapping;
 173 }
 174
 175
 176 STATIC_SIM_CORE\
 177 (void)
 178 sim_core_map_attach (SIM_DESC sd,
 179                      sim_core_map *access_map,
 180                      int level,
 181                      int space,
 182                      address_word addr,
 183                      address_word nr_bytes,
 184                      unsigned modulo,
 185                      device *client, /*callback/default*/
 186                      void *buffer, /*raw_memory*/
 187                      void *free_buffer) /*raw_memory*/
 188 {
 189   /* find the insertion point for this additional mapping and then
 190      insert */
 191   sim_core_mapping *next_mapping;
 192   sim_core_mapping **last_mapping;
 193
 194   SIM_ASSERT ((client == NULL) != (buffer == NULL));
 195   SIM_ASSERT ((client == NULL) >= (free_buffer != NULL));
 196
 197   /* actually do occasionally get a zero size map */
 198   if (nr_bytes == 0)
 199     {
 200 #if (WITH_DEVICES)
 201       device_error(client, "called on sim_core_map_attach with size zero");
 202 #else
 203       sim_io_error (sd, "called on sim_core_map_attach with size zero");
 204 #endif
 205     }
 206
 207   /* find the insertion point (between last/next) */
 208   next_mapping = access_map->first;
 209   last_mapping = &access_map->first;
 210   while(next_mapping != NULL
 211         && (next_mapping->level < level
 212             || (next_mapping->level == level
 213                 && next_mapping->bound < addr)))
 214     {
 215       /* provided levels are the same */
 216       /* assert: next_mapping->base > all bases before next_mapping */
 217       /* assert: next_mapping->bound >= all bounds before next_mapping */
 218       last_mapping = &next_mapping->next;
 219       next_mapping = next_mapping->next;
 220     }
 221
 222   /* check insertion point correct */
 223   SIM_ASSERT (next_mapping == NULL || next_mapping->level >= level);
 224   if (next_mapping != NULL && next_mapping->level == level
 225       && next_mapping->base < (addr + (nr_bytes - 1)))
 226     {
 227 #if (WITH_DEVICES)
 228       device_error (client, "memory map %d:0x%lx..0x%lx (%ld bytes) overlaps %d:0x%lx..0x%lx (%ld bytes)",
 229                     space,
 230                     (long) addr,
 231                     (long) nr_bytes,
 232                     (long) (addr + (nr_bytes - 1)),
 233                     next_mapping->space,
 234                     (long) next_mapping->base,
 235                     (long) next_mapping->bound,
 236                     (long) next_mapping->nr_bytes);
 237 #else
 238       sim_io_error (sd, "memory map %d:0x%lx..0x%lx (%ld bytes) overlaps %d:0x%lx..0x%lx (%ld bytes)",
 239                     space,
 240                     (long) addr,
 241                     (long) nr_bytes,
 242                     (long) (addr + (nr_bytes - 1)),
 243                     next_mapping->space,
 244                     (long) next_mapping->base,
 245                     (long) next_mapping->bound,
 246                     (long) next_mapping->nr_bytes);
 247 #endif
 248   }
 249
 250   /* create/insert the new mapping */
 251   *last_mapping = new_sim_core_mapping(sd,
 252                                        level,
 253                                        space, addr, nr_bytes, modulo,
 254                                        client, buffer, free_buffer);
 255   (*last_mapping)->next = next_mapping;
 256 }
 257
 258
 259 EXTERN_SIM_CORE\
 260 (void)
 261 sim_core_attach (SIM_DESC sd,
 262                  sim_cpu *cpu,
 263                  int level,
 264                  access_type access,
 265                  int space,
 266                  address_word addr,
 267                  address_word nr_bytes,
 268                  unsigned modulo,
 269                  device *client,
 270                  void *optional_buffer)
 271 {
 272   sim_core *memory = STATE_CORE(sd);
 273   sim_core_maps map;
 274   void *buffer;
 275   void *free_buffer;
 276
 277   /* check for for attempt to use unimplemented per-processor core map */
 278   if (cpu != NULL)
 279     sim_io_error (sd, "sim_core_map_attach - processor specific memory map not yet supported");
 280
 281   if ((access & access_read_write_exec) == 0
 282       || (access & ~access_read_write_exec) != 0)
 283     {
 284 #if (WITH_DEVICES)
 285       device_error(client, "invalid access for core attach");
 286 #else
 287       sim_io_error (sd, "invalid access for core attach");
 288 #endif
 289     }
 290
 291   /* verify modulo memory */
 292   if (!WITH_MODULO_MEMORY && modulo != 0)
 293     {
 294 #if (WITH_DEVICES)
 295       device_error (client, "sim_core_attach - internal error - modulo memory disabled");
 296 #else
 297       sim_io_error (sd, "sim_core_attach - internal error - modulo memory disabled");
 298 #endif
 299     }
 300   if (client != NULL && modulo != 0)
 301     {
 302 #if (WITH_DEVICES)
 303       device_error (client, "sim_core_attach - internal error - modulo and callback memory conflict");
 304 #else
 305       sim_io_error (sd, "sim_core_attach - internal error - modulo and callback memory conflict");
 306 #endif
 307     }
 308   if (modulo != 0)
 309     {
 310       unsigned mask = modulo - 1;
 311       /* any zero bits */
 312       while (mask >= sizeof (unsigned64)) /* minimum modulo */
 313         {
 314           if ((mask & 1) == 0)
 315             mask = 0;
 316           else
 317             mask >>= 1;
 318         }
 319       if (mask != sizeof (unsigned64) - 1)
 320         {
 321 #if (WITH_DEVICES)
 322           device_error (client, "sim_core_attach - internal error - modulo %lx not power of two", (long) modulo);
 323 #else
 324           sim_io_error (sd, "sim_core_attach - internal error - modulo %lx not power of two", (long) modulo);
 325 #endif
 326         }
 327     }
 328
 329   /* verify consistency between device and buffer */
 330   if (client != NULL && optional_buffer != NULL)
 331     {
 332 #if (WITH_DEVICES)
 333       device_error (client, "sim_core_attach - internal error - conflicting buffer and attach arguments");
 334 #else
 335       sim_io_error (sd, "sim_core_attach - internal error - conflicting buffer and attach arguments");
 336 #endif
 337     }
 338   if (client == NULL)
 339     {
 340       if (optional_buffer == NULL)
 341         {
 342           int padding = (addr % sizeof (unsigned64));
 343           free_buffer = zalloc ((modulo == 0 ? nr_bytes : modulo) + padding);
 344           buffer = (char*) free_buffer + padding;
 345         }
 346       else
 347         {
 348           buffer = optional_buffer;
 349           free_buffer = NULL;
 350         }
 351     }
 352   else
 353     {
 354       /* a device */
 355       buffer = NULL;
 356       free_buffer = NULL;
 357     }
 358
 359   /* attach the region to all applicable access maps */
 360   for (map = 0;
 361        map < nr_sim_core_maps;
 362        map++)
 363     {
 364       switch (map)
 365         {
 366         case sim_core_read_map:
 367           if (access & access_read)
 368             sim_core_map_attach (sd, &memory->common.map[map],
 369                                  level, space, addr, nr_bytes, modulo,
 370                                  client, buffer, free_buffer);
 371           free_buffer = NULL;
 372           break;
 373         case sim_core_write_map:
 374           if (access & access_write)
 375             sim_core_map_attach (sd, &memory->common.map[map],
 376                                  level, space, addr, nr_bytes, modulo,
 377                                  client, buffer, free_buffer);
 378           free_buffer = NULL;
 379           break;
 380         case sim_core_execute_map:
 381           if (access & access_exec)
 382             sim_core_map_attach (sd, &memory->common.map[map],
 383                                  level, space, addr, nr_bytes, modulo,
 384                                  client, buffer, free_buffer);
 385           free_buffer = NULL;
 386           break;
 387         case nr_sim_core_maps:
 388           sim_io_error (sd, "sim_core_attach - internal error - bad switch");
 389           break;
 390         }
 391     }
 392
 393   /* Just copy this map to each of the processor specific data structures.
 394      FIXME - later this will be replaced by true processor specific
 395      maps. */
 396   {
 397     int i;
 398     for (i = 0; i < MAX_NR_PROCESSORS; i++)
 399       {
 400         CPU_CORE (STATE_CPU (sd, i))->common = STATE_CORE (sd)->common;
 401       }
 402   }
 403 }
 404
 405
 406 /* Remove any memory reference related to this address */
 407 STATIC_INLINE_SIM_CORE\
 408 (void)
 409 sim_core_map_detach (SIM_DESC sd,
 410                      sim_core_map *access_map,
 411                      int level,
 412                      int space,
 413                      address_word addr)
 414 {
 415   sim_core_mapping **entry;
 416   for (entry = &access_map->first;
 417        (*entry) != NULL;
 418        entry = &(*entry)->next)
 419     {
 420       if ((*entry)->base == addr
 421           && (*entry)->level == level
 422           && (*entry)->space == space)
 423         {
 424           sim_core_mapping *dead = (*entry);
 425           (*entry) = dead->next;
 426           if (dead->free_buffer != NULL)
 427             zfree (dead->free_buffer);
 428           zfree (dead);
 429           return;
 430         }
 431     }
 432 }
 433
 434 EXTERN_SIM_CORE\
 435 (void)
 436 sim_core_detach (SIM_DESC sd,
 437                  sim_cpu *cpu,
 438                  int level,
 439                  int address_space,
 440                  address_word addr)
 441 {
 442   sim_core *memory = STATE_CORE (sd);
 443   sim_core_maps map;
 444   for (map = 0; map < nr_sim_core_maps; map++)
 445     {
 446       sim_core_map_detach (sd, &memory->common.map[map],
 447                            level, address_space, addr);
 448     }
 449   /* Just copy this update to each of the processor specific data
 450      structures.  FIXME - later this will be replaced by true
 451      processor specific maps. */
 452   {
 453     int i;
 454     for (i = 0; i < MAX_NR_PROCESSORS; i++)
 455       {
 456         CPU_CORE (STATE_CPU (sd, i))->common = STATE_CORE (sd)->common;
 457       }
 458   }
 459 }
 460
 461
 462 STATIC_INLINE_SIM_CORE\
 463 (sim_core_mapping *)
 464 sim_core_find_mapping(sim_core_common *core,
 465                       sim_core_maps map,
 466                       address_word addr,
 467                       unsigned nr_bytes,
 468                       transfer_type transfer,
 469                       int abort, /*either 0 or 1 - hint to inline/-O */
 470                       sim_cpu *cpu, /* abort => cpu != NULL */
 471                       sim_cia cia)
 472 {
 473   sim_core_mapping *mapping = core->map[map].first;
 474   ASSERT ((addr & (nr_bytes - 1)) == 0); /* must be aligned */
 475   ASSERT ((addr + (nr_bytes - 1)) >= addr); /* must not wrap */
 476   ASSERT (!abort || cpu != NULL); /* abort needs a non null CPU */
 477   while (mapping != NULL)
 478     {
 479       if (addr >= mapping->base
 480           && (addr + (nr_bytes - 1)) <= mapping->bound)
 481         return mapping;
 482       mapping = mapping->next;
 483     }
 484   if (abort)
 485     {
 486       SIM_CORE_SIGNAL (CPU_STATE (cpu), cpu, cia, map, nr_bytes, addr, transfer,
 487                        sim_core_unmapped_signal);
 488     }
 489   return NULL;
 490 }
 491
 492
 493 STATIC_INLINE_SIM_CORE\
 494 (void *)
 495 sim_core_translate (sim_core_mapping *mapping,
 496                     address_word addr)
 497 {
 498   if (WITH_MODULO_MEMORY)
 499     return (void *)((unsigned8 *) mapping->buffer
 500                     + ((addr - mapping->base) & mapping->mask));
 501   else
 502     return (void *)((unsigned8 *) mapping->buffer
 503                     + addr - mapping->base);
 504 }
 505
 506
 507 EXTERN_SIM_CORE\
 508 (unsigned)
 509 sim_core_read_buffer (SIM_DESC sd,
 510                       sim_cpu *cpu,
 511                       sim_core_maps map,
 512                       void *buffer,
 513                       address_word addr,
 514                       unsigned len)
 515 {
 516   sim_core_common *core = (cpu == NULL ? &STATE_CORE (sd)->common : &CPU_CORE (cpu)->common);
 517   unsigned count = 0;
 518   while (count < len) {
 519     unsigned_word raddr = addr + count;
 520     sim_core_mapping *mapping =
 521       sim_core_find_mapping(core, map,
 522                             raddr, /*nr-bytes*/1,
 523                             read_transfer,
 524                             0 /*dont-abort*/, NULL, NULL_CIA);
 525     if (mapping == NULL)
 526       break;
 527 #if (WITH_DEVICES)
 528     if (mapping->device != NULL) {
 529       int nr_bytes = len - count;
 530       if (raddr + nr_bytes - 1> mapping->bound)
 531         nr_bytes = mapping->bound - raddr + 1;
 532       if (device_io_read_buffer(mapping->device,
 533                                 (unsigned_1*)buffer + count,
 534                                 mapping->space,
 535                                 raddr,
 536                                 nr_bytes) != nr_bytes)
 537         break;
 538       count += nr_bytes;
 539     }
 540     else
 541 #endif
 542       {
 543         ((unsigned_1*)buffer)[count] =
 544           *(unsigned_1*)sim_core_translate(mapping, raddr);
 545         count += 1;
 546       }
 547   }
 548   return count;
 549 }
 550
 551
 552 EXTERN_SIM_CORE\
 553 (unsigned)
 554 sim_core_write_buffer (SIM_DESC sd,
 555                        sim_cpu *cpu,
 556                        sim_core_maps map,
 557                        const void *buffer,
 558                        address_word addr,
 559                        unsigned len)
 560 {
 561   sim_core_common *core = (cpu == NULL ? &STATE_CORE (sd)->common : &CPU_CORE (cpu)->common);
 562   unsigned count = 0;
 563   while (count < len) {
 564     unsigned_word raddr = addr + count;
 565     sim_core_mapping *mapping =
 566       sim_core_find_mapping(core, map,
 567                             raddr, /*nr-bytes*/1,
 568                             write_transfer,
 569                             0 /*dont-abort*/, NULL, NULL_CIA);
 570     if (mapping == NULL)
 571       break;
 572 #if (WITH_DEVICES)
 573     if (WITH_CALLBACK_MEMORY
 574         && mapping->device != NULL) {
 575       int nr_bytes = len - count;
 576       if (raddr + nr_bytes - 1 > mapping->bound)
 577         nr_bytes = mapping->bound - raddr + 1;
 578       if (device_io_write_buffer(mapping->device,
 579                                  (unsigned_1*)buffer + count,
 580                                  mapping->space,
 581                                  raddr,
 582                                  nr_bytes) != nr_bytes)
 583         break;
 584       count += nr_bytes;
 585     }
 586     else
 587 #endif
 588       {
 589         *(unsigned_1*)sim_core_translate(mapping, raddr) =
 590           ((unsigned_1*)buffer)[count];
 591         count += 1;
 592       }
 593   }
 594   return count;
 595 }
 596
 597
 598 EXTERN_SIM_CORE\
 599 (void)
 600 sim_core_set_xor (SIM_DESC sd,
 601                   sim_cpu *cpu,
 602                   int is_xor)
 603 {
 604   /* set up the XOR map if required. */
 605   if (WITH_XOR_ENDIAN) {
 606     {
 607       sim_core *core = STATE_CORE (sd);
 608       sim_cpu_core *cpu_core = (cpu != NULL ? CPU_CORE (cpu) : NULL);
 609       if (cpu_core != NULL)
 610         {
 611           int i = 1;
 612           unsigned mask;
 613           if (is_xor)
 614             mask = WITH_XOR_ENDIAN - 1;
 615           else
 616             mask = 0;
 617           while (i - 1 < WITH_XOR_ENDIAN)
 618             {
 619               cpu_core->xor[i-1] = mask;
 620               mask = (mask << 1) & (WITH_XOR_ENDIAN - 1);
 621               i = (i << 1);
 622             }
 623         }
 624       else
 625         {
 626           if (is_xor)
 627             core->byte_xor = WITH_XOR_ENDIAN - 1;
 628           else
 629             core->byte_xor = 0;
 630         }
 631     }
 632   }
 633   else {
 634     if (is_xor)
 635       sim_engine_abort (sd, cpu, NULL_CIA,
 636                         "Attempted to enable xor-endian mode when permenantly disabled.");
 637   }
 638 }
 639
 640 STATIC_INLINE_SIM_CORE\
 641 (void)
 642 reverse_n (unsigned_1 *dest,
 643            const unsigned_1 *src,
 644            int nr_bytes)
 645 {
 646   int i;
 647   for (i = 0; i < nr_bytes; i++)
 648     {
 649       dest [nr_bytes - i - 1] = src [i];
 650     }
 651 }
 652
 653
 654 EXTERN_SIM_CORE\
 655 (unsigned)
 656 sim_core_xor_read_buffer (SIM_DESC sd,
 657                           sim_cpu *cpu,
 658                           sim_core_maps map,
 659                           void *buffer,
 660                           address_word addr,
 661                           unsigned nr_bytes)
 662 {
 663   address_word byte_xor = (cpu == NULL ? STATE_CORE (sd)->byte_xor : CPU_CORE (cpu)->xor[0]);
 664   if (!WITH_XOR_ENDIAN || !byte_xor)
 665     return sim_core_read_buffer (sd, cpu, map, buffer, addr, nr_bytes);
 666   else
 667     /* only break up transfers when xor-endian is both selected and enabled */
 668     {
 669       unsigned_1 x[WITH_XOR_ENDIAN + 1]; /* +1 to avoid zero-sized array */
 670       unsigned nr_transfered = 0;
 671       address_word start = addr;
 672       unsigned nr_this_transfer = (WITH_XOR_ENDIAN - (addr & ~(WITH_XOR_ENDIAN - 1)));
 673       address_word stop;
 674       /* initial and intermediate transfers are broken when they cross
 675          an XOR endian boundary */
 676       while (nr_transfered + nr_this_transfer < nr_bytes)
 677         /* initial/intermediate transfers */
 678         {
 679           /* since xor-endian is enabled stop^xor defines the start
 680              address of the transfer */
 681           stop = start + nr_this_transfer - 1;
 682           SIM_ASSERT (start <= stop);
 683           SIM_ASSERT ((stop ^ byte_xor) <= (start ^ byte_xor));
 684           if (sim_core_read_buffer (sd, cpu, map, x, stop ^ byte_xor, nr_this_transfer)
 685               != nr_this_transfer)
 686             return nr_transfered;
 687           reverse_n (&((unsigned_1*)buffer)[nr_transfered], x, nr_this_transfer);
 688           nr_transfered += nr_this_transfer;
 689           nr_this_transfer = WITH_XOR_ENDIAN;
 690           start = stop + 1;
 691         }
 692       /* final transfer */
 693       nr_this_transfer = nr_bytes - nr_transfered;
 694       stop = start + nr_this_transfer - 1;
 695       SIM_ASSERT (stop == (addr + nr_bytes - 1));
 696       if (sim_core_read_buffer (sd, cpu, map, x, stop ^ byte_xor, nr_this_transfer)
 697           != nr_this_transfer)
 698         return nr_transfered;
 699       reverse_n (&((unsigned_1*)buffer)[nr_transfered], x, nr_this_transfer);
 700       return nr_bytes;
 701     }
 702 }
 703
 704
 705 EXTERN_SIM_CORE\
 706 (unsigned)
 707 sim_core_xor_write_buffer (SIM_DESC sd,
 708                            sim_cpu *cpu,
 709                            sim_core_maps map,
 710                            const void *buffer,
 711                            address_word addr,
 712                            unsigned nr_bytes)
 713 {
 714   address_word byte_xor = (cpu == NULL ? STATE_CORE (sd)->byte_xor : CPU_CORE (cpu)->xor[0]);
 715   if (!WITH_XOR_ENDIAN || !byte_xor)
 716     return sim_core_write_buffer (sd, cpu, map, buffer, addr, nr_bytes);
 717   else
 718     /* only break up transfers when xor-endian is both selected and enabled */
 719     {
 720       unsigned_1 x[WITH_XOR_ENDIAN + 1]; /* +1 to avoid zero sized array */
 721       unsigned nr_transfered = 0;
 722       address_word start = addr;
 723       unsigned nr_this_transfer = (WITH_XOR_ENDIAN - (addr & ~(WITH_XOR_ENDIAN - 1)));
 724       address_word stop;
 725       /* initial and intermediate transfers are broken when they cross
 726          an XOR endian boundary */
 727       while (nr_transfered + nr_this_transfer < nr_bytes)
 728         /* initial/intermediate transfers */
 729         {
 730           /* since xor-endian is enabled stop^xor defines the start
 731              address of the transfer */
 732           stop = start + nr_this_transfer - 1;
 733           SIM_ASSERT (start <= stop);
 734           SIM_ASSERT ((stop ^ byte_xor) <= (start ^ byte_xor));
 735           reverse_n (x, &((unsigned_1*)buffer)[nr_transfered], nr_this_transfer);
 736           if (sim_core_read_buffer (sd, cpu, map, x, stop ^ byte_xor, nr_this_transfer)
 737               != nr_this_transfer)
 738             return nr_transfered;
 739           nr_transfered += nr_this_transfer;
 740           nr_this_transfer = WITH_XOR_ENDIAN;
 741           start = stop + 1;
 742         }
 743       /* final transfer */
 744       nr_this_transfer = nr_bytes - nr_transfered;
 745       stop = start + nr_this_transfer - 1;
 746       SIM_ASSERT (stop == (addr + nr_bytes - 1));
 747       reverse_n (x, &((unsigned_1*)buffer)[nr_transfered], nr_this_transfer);
 748       if (sim_core_read_buffer (sd, cpu, map, x, stop ^ byte_xor, nr_this_transfer)
 749           != nr_this_transfer)
 750         return nr_transfered;
 751       return nr_bytes;
 752     }
 753 }
 754
 755
 756
 757 /* define the read/write 1/2/4/8/16/word functions */
 758
 759 #define N 16
 760 #include "sim-n-core.h"
 761
 762 #define N 8
 763 #include "sim-n-core.h"
 764
 765 #define N 7
 766 #define M 8
 767 #include "sim-n-core.h"
 768
 769 #define N 6
 770 #define M 8
 771 #include "sim-n-core.h"
 772
 773 #define N 5
 774 #define M 8
 775 #include "sim-n-core.h"
 776
 777 #define N 4
 778 #include "sim-n-core.h"
 779
 780 #define N 3
 781 #define M 4
 782 #include "sim-n-core.h"
 783
 784 #define N 2
 785 #include "sim-n-core.h"
 786
 787 #define N 1
 788 #include "sim-n-core.h"
 789
 790 #endif