shared-core/radeon_ms_drm.h

   1 /*
   2  * Copyright 2007 Jérôme Glisse
   3  * Copyright 2007 Dave Airlie
   4  * Copyright 2007 Alex Deucher
   5  * All Rights Reserved.
   6  *
   7  * Permission is hereby granted, free of charge, to any person obtaining a
   8  * copy of this software and associated documentation files (the "Software"),
   9  * to deal in the Software without restriction, including without limitation
  10  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  11  * and/or sell copies of the Software, and to permit persons to whom the
  12  * Software is furnished to do so, subject to the following conditions:
  13  *
  14  * The above copyright notice and this permission notice (including the next
  15  * paragraph) shall be included in all copies or substantial portions of the
  16  * Software.
  17  *
  18  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  19  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  20  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  21  * PRECISION INSIGHT AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  22  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  23  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  24  * DEALINGS IN THE SOFTWARE.
  25  */
  26 /*
  27  * Authors:
  28  *    Jérôme Glisse <glisse@freedesktop.org>
  29  */
  30 #ifndef __AMD_DRM_H__
  31 #define __AMD_DRM_H__
  32
  33 /* Fence
  34  *
  35  * Set DRM_AND_FENCE_FLAG_FLUSH if you want a flush with
  36  * emission of the fence
  37  *
  38  * For fence type we have the native DRM EXE type and the amd R & W type.
  39  */
  40 #define DRM_AMD_FENCE_CLASS_2D                  0
  41 #define DRM_AMD_FENCE_TYPE_R                    (1 << 1)
  42 #define DRM_AMD_FENCE_TYPE_W                    (1 << 2)
  43 #define DRM_AMD_FENCE_FLAG_FLUSH                0x01000000
  44
  45 /* ioctl */
  46 #define DRM_AMD_CMD                             0x00
  47 #define DRM_AMD_RESETCP                         0x01
  48
  49 /* cmd ioctl */
  50
  51 #define DRM_AMD_CMD_BO_TYPE_INVALID             0
  52 #define DRM_AMD_CMD_BO_TYPE_CMD_RING            (1 << 0)
  53 #define DRM_AMD_CMD_BO_TYPE_CMD_INDIRECT        (1 << 1)
  54 #define DRM_AMD_CMD_BO_TYPE_DATA                (1 << 2)
  55
  56 struct drm_amd_cmd_bo_offset
  57 {
  58         uint64_t                next;
  59         uint64_t                offset;
  60         uint32_t                cs_id;
  61 };
  62
  63 struct drm_amd_cmd_bo
  64 {
  65         uint32_t                type;
  66         uint64_t                next;
  67         uint64_t                offset;
  68         struct drm_bo_op_req    op_req;
  69         struct drm_bo_arg_rep   op_rep;
  70 };
  71
  72 struct drm_amd_cmd
  73 {
  74         uint32_t                cdw_count;
  75         uint32_t                bo_count;
  76         uint64_t                bo;
  77         struct drm_fence_arg    fence_arg;
  78 };
  79
  80 #endif