shared-core/radeon_ms_drm.h

   1 /*
   2  * Copyright 2007 Jérôme Glisse
   3  * Copyright 2007 Dave Airlie
   4  * Copyright 2007 Alex Deucher
   5  * All Rights Reserved.
   6  *
   7  * Permission is hereby granted, free of charge, to any person obtaining a
   8  * copy of this software and associated documentation files (the "Software"),
   9  * to deal in the Software without restriction, including without limitation
  10  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  11  * and/or sell copies of the Software, and to permit persons to whom the
  12  * Software is furnished to do so, subject to the following conditions:
  13  *
  14  * The above copyright notice and this permission notice (including the next
  15  * paragraph) shall be included in all copies or substantial portions of the
  16  * Software.
  17  *
  18  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  19  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  20  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  21  * PRECISION INSIGHT AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  22  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  23  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  24  * DEALINGS IN THE SOFTWARE.
  25  */
  26 /*
  27  * Authors:
  28  *    Jérôme Glisse <glisse@freedesktop.org>
  29  */
  30 #ifndef __RADEON_MS_DRM_H__
  31 #define __RADEON_MS_DRM_H__
  32
  33 /* Fence
  34  * We have only one fence class as we submit command through th
  35  * same fifo so there is no need to synchronize buffer btw different
  36  * cmd stream.
  37  *
  38  * Set DRM_RADEON_FENCE_FLAG_FLUSHED if you want a flush with
  39  * emission of the fence
  40  *
  41  * For fence type we have the native DRM EXE type and the radeon RW
  42  * type.
  43  */
  44 #define DRM_RADEON_FENCE_CLASS_ACCEL            0
  45 #define DRM_RADEON_FENCE_TYPE_RW                2
  46 #define DRM_RADEON_FENCE_FLAG_FLUSHED           0x01000000
  47
  48 /* radeon ms ioctl */
  49 #define DRM_RADEON_EXECBUFFER                   0x00
  50
  51 struct drm_radeon_execbuffer_arg {
  52         uint64_t    next;
  53         uint32_t    reloc_offset;
  54         union {
  55                 struct drm_bo_op_req    req;
  56                 struct drm_bo_arg_rep   rep;
  57         } d;
  58 };
  59
  60 struct drm_radeon_execbuffer {
  61         uint32_t args_count;
  62         uint64_t args;
  63         uint32_t cmd_size;
  64         struct drm_fence_arg fence_arg;
  65 };
  66
  67 #endif