shared-core/nouveau_drm.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRM_H__
  26 #define __NOUVEAU_DRM_H__
  27
  28 #define NOUVEAU_DRM_HEADER_PATCHLEVEL 10
  29
  30 struct drm_nouveau_channel_alloc {
  31         uint32_t     fb_ctxdma_handle;
  32         uint32_t     tt_ctxdma_handle;
  33
  34         int          channel;
  35         uint32_t     put_base;
  36         /* FIFO control regs */
  37         drm_handle_t ctrl;
  38         int          ctrl_size;
  39         /* DMA command buffer */
  40         drm_handle_t cmdbuf;
  41         int          cmdbuf_size;
  42         /* Notifier memory */
  43         drm_handle_t notifier;
  44         int          notifier_size;
  45 };
  46
  47 struct drm_nouveau_channel_free {
  48         int channel;
  49 };
  50
  51 struct drm_nouveau_grobj_alloc {
  52         int      channel;
  53         uint32_t handle;
  54         int      class;
  55 };
  56
  57 #define NOUVEAU_MEM_ACCESS_RO   1
  58 #define NOUVEAU_MEM_ACCESS_WO   2
  59 #define NOUVEAU_MEM_ACCESS_RW   3
  60 struct drm_nouveau_notifierobj_alloc {
  61         int      channel;
  62         uint32_t handle;
  63         int      count;
  64
  65         uint32_t offset;
  66 };
  67
  68 struct drm_nouveau_gpuobj_free {
  69         int      channel;
  70         uint32_t handle;
  71 };
  72
  73 #define NOUVEAU_MEM_FB                  0x00000001
  74 #define NOUVEAU_MEM_AGP                 0x00000002
  75 #define NOUVEAU_MEM_FB_ACCEPTABLE       0x00000004
  76 #define NOUVEAU_MEM_AGP_ACCEPTABLE      0x00000008
  77 #define NOUVEAU_MEM_PCI                 0x00000010
  78 #define NOUVEAU_MEM_PCI_ACCEPTABLE      0x00000020
  79 #define NOUVEAU_MEM_PINNED              0x00000040
  80 #define NOUVEAU_MEM_USER_BACKED         0x00000080
  81 #define NOUVEAU_MEM_MAPPED              0x00000100
  82 #define NOUVEAU_MEM_INSTANCE            0x00000200 /* internal */
  83 #define NOUVEAU_MEM_NOTIFIER            0x00000400 /* internal */
  84
  85 struct drm_nouveau_mem_alloc {
  86         int flags;
  87         int alignment;
  88         uint64_t size;  // in bytes
  89         uint64_t offset;
  90         drm_handle_t map_handle;
  91 };
  92
  93 struct drm_nouveau_mem_free {
  94         uint64_t offset;
  95         int flags;
  96 };
  97
  98 /* FIXME : maybe unify {GET,SET}PARAMs */
  99 #define NOUVEAU_GETPARAM_PCI_VENDOR      3
 100 #define NOUVEAU_GETPARAM_PCI_DEVICE      4
 101 #define NOUVEAU_GETPARAM_BUS_TYPE        5
 102 #define NOUVEAU_GETPARAM_FB_PHYSICAL     6
 103 #define NOUVEAU_GETPARAM_AGP_PHYSICAL    7
 104 #define NOUVEAU_GETPARAM_FB_SIZE         8
 105 #define NOUVEAU_GETPARAM_AGP_SIZE        9
 106 #define NOUVEAU_GETPARAM_PCI_PHYSICAL    10
 107 #define NOUVEAU_GETPARAM_CHIPSET_ID      11
 108 struct drm_nouveau_getparam {
 109         uint64_t param;
 110         uint64_t value;
 111 };
 112
 113 #define NOUVEAU_SETPARAM_CMDBUF_LOCATION 1
 114 #define NOUVEAU_SETPARAM_CMDBUF_SIZE     2
 115 struct drm_nouveau_setparam {
 116         uint64_t param;
 117         uint64_t value;
 118 };
 119
 120 enum nouveau_card_type {
 121         NV_UNKNOWN =0,
 122         NV_01      =1,
 123         NV_03      =3,
 124         NV_04      =4,
 125         NV_05      =5,
 126         NV_10      =10,
 127         NV_11      =11,
 128         NV_15      =11,
 129         NV_17      =17,
 130         NV_20      =20,
 131         NV_25      =20,
 132         NV_30      =30,
 133         NV_34      =30,
 134         NV_40      =40,
 135         NV_44      =44,
 136         NV_50      =50,
 137         NV_LAST    =0xffff,
 138 };
 139
 140 enum nouveau_bus_type {
 141         NV_AGP     =0,
 142         NV_PCI     =1,
 143         NV_PCIE    =2,
 144 };
 145
 146 #define NOUVEAU_MAX_SAREA_CLIPRECTS 16
 147
 148 struct drm_nouveau_sarea {
 149         /* the cliprects */
 150         struct drm_clip_rect boxes[NOUVEAU_MAX_SAREA_CLIPRECTS];
 151         unsigned int nbox;
 152 };
 153
 154 #define DRM_NOUVEAU_CARD_INIT          0x00
 155 #define DRM_NOUVEAU_GETPARAM           0x01
 156 #define DRM_NOUVEAU_SETPARAM           0x02
 157 #define DRM_NOUVEAU_CHANNEL_ALLOC      0x03
 158 #define DRM_NOUVEAU_CHANNEL_FREE       0x04
 159 #define DRM_NOUVEAU_GROBJ_ALLOC        0x05
 160 #define DRM_NOUVEAU_NOTIFIEROBJ_ALLOC  0x06
 161 #define DRM_NOUVEAU_GPUOBJ_FREE        0x07
 162 #define DRM_NOUVEAU_MEM_ALLOC          0x08
 163 #define DRM_NOUVEAU_MEM_FREE           0x09
 164
 165 #endif /* __NOUVEAU_DRM_H__ */
 166