shared-core/drm.h

   1 /* drm.h -- Header for Direct Rendering Manager -*- linux-c -*-
   2  * Created: Mon Jan  4 10:05:05 1999 by faith@precisioninsight.com
   3  *
   4  * Copyright 1999 Precision Insight, Inc., Cedar Park, Texas.
   5  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
   6  * All rights reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the "Software"),
  10  * to deal in the Software without restriction, including without limitation
  11  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  12  * and/or sell copies of the Software, and to permit persons to whom the
  13  * Software is furnished to do so, subject to the following conditions:
  14  *
  15  * The above copyright notice and this permission notice (including the next
  16  * paragraph) shall be included in all copies or substantial portions of the
  17  * Software.
  18  *
  19  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  22  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  23  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  24  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  25  * OTHER DEALINGS IN THE SOFTWARE.
  26  *
  27  * Authors:
  28  *    Rickard E. (Rik) Faith <faith@valinux.com>
  29  *
  30  * Acknowledgements:
  31  * Dec 1999, Richard Henderson <rth@twiddle.net>, move to generic cmpxchg.
  32  *
  33  */
  34
  35 #ifndef _DRM_H_
  36 #define _DRM_H_
  37
  38 #include <linux/config.h>
  39 #if defined(__linux__)
  40 #include <asm/ioctl.h>          /* For _IO* macros */
  41 #define DRM_IOCTL_NR(n)      _IOC_NR(n)
  42 #elif defined(__FreeBSD__)
  43 #include <sys/ioccom.h>
  44 #define DRM_IOCTL_NR(n)      ((n) & 0xff)
  45 #endif
  46
  47 #define DRM_DEV_MODE     (S_IRUSR|S_IWUSR|S_IRGRP|S_IWGRP)
  48 #define DRM_DEV_UID      0
  49 #define DRM_DEV_GID      0
  50
  51 #define DRM_MAJOR       226
  52 #define DRM_NAME        "drm"     /* Name in kernel, /dev, and /proc        */
  53 #define DRM_MIN_ORDER   5         /* At least 2^5 bytes = 32 bytes          */
  54 #define DRM_MAX_ORDER   22        /* Up to 2^22 bytes = 4MB                 */
  55 #define DRM_RAM_PERCENT 10        /* How much system ram can we lock?       */
  56
  57 #define _DRM_LOCK_HELD  0x80000000 /* Hardware lock is held                 */
  58 #define _DRM_LOCK_CONT  0x40000000 /* Hardware lock is contended            */
  59 #define _DRM_LOCK_IS_HELD(lock)    ((lock) & _DRM_LOCK_HELD)
  60 #define _DRM_LOCK_IS_CONT(lock)    ((lock) & _DRM_LOCK_CONT)
  61 #define _DRM_LOCKING_CONTEXT(lock) ((lock) & ~(_DRM_LOCK_HELD|_DRM_LOCK_CONT))
  62
  63 typedef unsigned long drm_handle_t;
  64 typedef unsigned int  drm_context_t;
  65 typedef unsigned int  drm_drawable_t;
  66 typedef unsigned int  drm_magic_t;
  67
  68 /* Warning: If you change this structure, make sure you change
  69  * XF86DRIClipRectRec in the server as well */
  70
  71 typedef struct drm_clip_rect {
  72         unsigned short  x1;
  73         unsigned short  y1;
  74         unsigned short  x2;
  75         unsigned short  y2;
  76 } drm_clip_rect_t;
  77
  78 typedef struct drm_tex_region {
  79         unsigned char   next;
  80         unsigned char   prev;
  81         unsigned char   in_use;
  82         unsigned char   padding;
  83         unsigned int    age;
  84 } drm_tex_region_t;
  85
  86 /* Seperate include files for the i810/mga/r128 specific structures */
  87 #include "mga_drm.h"
  88 #include "i810_drm.h"
  89 #include "r128_drm.h"
  90 #include "radeon_drm.h"
  91 #ifdef CONFIG_DRM_SIS
  92 #include "sis_drm.h"
  93 #endif
  94
  95 typedef struct drm_version {
  96         int    version_major;     /* Major version                          */
  97         int    version_minor;     /* Minor version                          */
  98         int    version_patchlevel;/* Patch level                            */
  99         size_t name_len;          /* Length of name buffer                  */
 100         char   *name;             /* Name of driver                         */
 101         size_t date_len;          /* Length of date buffer                  */
 102         char   *date;             /* User-space buffer to hold date         */
 103         size_t desc_len;          /* Length of desc buffer                  */
 104         char   *desc;             /* User-space buffer to hold desc         */
 105 } drm_version_t;
 106
 107 typedef struct drm_unique {
 108         size_t unique_len;        /* Length of unique                       */
 109         char   *unique;           /* Unique name for driver instantiation   */
 110 } drm_unique_t;
 111
 112 typedef struct drm_list {
 113         int              count;   /* Length of user-space structures        */
 114         drm_version_t    *version;
 115 } drm_list_t;
 116
 117 typedef struct drm_block {
 118         int              unused;
 119 } drm_block_t;
 120
 121 typedef struct drm_control {
 122         enum {
 123                 DRM_ADD_COMMAND,
 124                 DRM_RM_COMMAND,
 125                 DRM_INST_HANDLER,
 126                 DRM_UNINST_HANDLER
 127         }                func;
 128         int              irq;
 129 } drm_control_t;
 130
 131 typedef enum drm_map_type {
 132         _DRM_FRAME_BUFFER = 0,    /* WC (no caching), no core dump          */
 133         _DRM_REGISTERS    = 1,    /* no caching, no core dump               */
 134         _DRM_SHM          = 2,    /* shared, cached                         */
 135         _DRM_AGP          = 3     /* AGP/GART                               */
 136 } drm_map_type_t;
 137
 138 typedef enum drm_map_flags {
 139         _DRM_RESTRICTED      = 0x01, /* Cannot be mapped to user-virtual    */
 140         _DRM_READ_ONLY       = 0x02,
 141         _DRM_LOCKED          = 0x04, /* shared, cached, locked              */
 142         _DRM_KERNEL          = 0x08, /* kernel requires access              */
 143         _DRM_WRITE_COMBINING = 0x10, /* use write-combining if available    */
 144         _DRM_CONTAINS_LOCK   = 0x20  /* SHM page that contains lock         */
 145 } drm_map_flags_t;
 146
 147 typedef struct drm_map {
 148         unsigned long   offset;  /* Requested physical address (0 for SAREA)*/
 149         unsigned long   size;    /* Requested physical size (bytes)         */
 150         drm_map_type_t  type;    /* Type of memory to map                   */
 151         drm_map_flags_t flags;   /* Flags                                   */
 152         void            *handle; /* User-space: "Handle" to pass to mmap    */
 153                                  /* Kernel-space: kernel-virtual address    */
 154         int             mtrr;    /* MTRR slot used                          */
 155                                  /* Private data                            */
 156 } drm_map_t;
 157
 158 typedef struct drm_client {
 159         int             idx;    /* Which client desired?                    */
 160         int             auth;   /* Is client authenticated?                 */
 161         unsigned long   pid;    /* Process id                               */
 162         unsigned long   uid;    /* User id                                  */
 163         unsigned long   magic;  /* Magic                                    */
 164         unsigned long   iocs;   /* Ioctl count                              */
 165 } drm_client_t;
 166
 167 typedef enum {
 168         _DRM_STAT_LOCK,
 169         _DRM_STAT_OPENS,
 170         _DRM_STAT_CLOSES,
 171         _DRM_STAT_IOCTLS,
 172         _DRM_STAT_LOCKS,
 173         _DRM_STAT_UNLOCKS,
 174         _DRM_STAT_VALUE,        /* Generic value                      */
 175         _DRM_STAT_BYTE,         /* Generic byte counter (1024bytes/K) */
 176         _DRM_STAT_COUNT,        /* Generic non-byte counter (1000/k)  */
 177
 178         _DRM_STAT_IRQ,          /* IRQ */
 179         _DRM_STAT_PRIMARY,      /* Primary DMA bytes */
 180         _DRM_STAT_SECONDARY,    /* Secondary DMA bytes */
 181         _DRM_STAT_DMA,          /* DMA */
 182         _DRM_STAT_SPECIAL,      /* Special DMA (e.g., priority or polled) */
 183         _DRM_STAT_MISSED        /* Missed DMA opportunity */
 184
 185                                 /* Add to the *END* of the list */
 186 } drm_stat_type_t;
 187
 188 typedef struct drm_stats {
 189         unsigned long count;
 190         struct {
 191                 unsigned long   value;
 192                 drm_stat_type_t type;
 193         } data[15];
 194 } drm_stats_t;
 195
 196 typedef enum drm_lock_flags {
 197         _DRM_LOCK_READY      = 0x01, /* Wait until hardware is ready for DMA */
 198         _DRM_LOCK_QUIESCENT  = 0x02, /* Wait until hardware quiescent        */
 199         _DRM_LOCK_FLUSH      = 0x04, /* Flush this context's DMA queue first */
 200         _DRM_LOCK_FLUSH_ALL  = 0x08, /* Flush all DMA queues first           */
 201                                 /* These *HALT* flags aren't supported yet
 202                                    -- they will be used to support the
 203                                    full-screen DGA-like mode. */
 204         _DRM_HALT_ALL_QUEUES = 0x10, /* Halt all current and future queues   */
 205         _DRM_HALT_CUR_QUEUES = 0x20  /* Halt all current queues              */
 206 } drm_lock_flags_t;
 207
 208 typedef struct drm_lock {
 209         int              context;
 210         drm_lock_flags_t flags;
 211 } drm_lock_t;
 212
 213 typedef enum drm_dma_flags {          /* These values *MUST* match xf86drm.h */
 214                                       /* Flags for DMA buffer dispatch       */
 215         _DRM_DMA_BLOCK        = 0x01, /* Block until buffer dispatched.
 216                                          Note, the buffer may not yet have
 217                                          been processed by the hardware --
 218                                          getting a hardware lock with the
 219                                          hardware quiescent will ensure
 220                                          that the buffer has been
 221                                          processed.                          */
 222         _DRM_DMA_WHILE_LOCKED = 0x02, /* Dispatch while lock held            */
 223         _DRM_DMA_PRIORITY     = 0x04, /* High priority dispatch              */
 224
 225                                       /* Flags for DMA buffer request        */
 226         _DRM_DMA_WAIT         = 0x10, /* Wait for free buffers               */
 227         _DRM_DMA_SMALLER_OK   = 0x20, /* Smaller-than-requested buffers ok   */
 228         _DRM_DMA_LARGER_OK    = 0x40  /* Larger-than-requested buffers ok    */
 229 } drm_dma_flags_t;
 230
 231 typedef struct drm_buf_desc {
 232         int           count;     /* Number of buffers of this size           */
 233         int           size;      /* Size in bytes                            */
 234         int           low_mark;  /* Low water mark                           */
 235         int           high_mark; /* High water mark                          */
 236         enum {
 237                 _DRM_PAGE_ALIGN = 0x01, /* Align on page boundaries for DMA  */
 238                 _DRM_AGP_BUFFER = 0x02  /* Buffer is in agp space            */
 239         }             flags;
 240         unsigned long agp_start; /* Start address of where the agp buffers
 241                                   * are in the agp aperture */
 242 } drm_buf_desc_t;
 243
 244 typedef struct drm_buf_info {
 245         int            count;   /* Entries in list                           */
 246         drm_buf_desc_t *list;
 247 } drm_buf_info_t;
 248
 249 typedef struct drm_buf_free {
 250         int            count;
 251         int            *list;
 252 } drm_buf_free_t;
 253
 254 typedef struct drm_buf_pub {
 255         int               idx;         /* Index into master buflist          */
 256         int               total;       /* Buffer size                        */
 257         int               used;        /* Amount of buffer in use (for DMA)  */
 258         void              *address;    /* Address of buffer                  */
 259 } drm_buf_pub_t;
 260
 261 typedef struct drm_buf_map {
 262         int           count;    /* Length of buflist                        */
 263         void          *virtual; /* Mmaped area in user-virtual              */
 264         drm_buf_pub_t *list;    /* Buffer information                       */
 265 } drm_buf_map_t;
 266
 267 typedef struct drm_dma {
 268                                 /* Indices here refer to the offset into
 269                                    buflist in drm_buf_get_t.  */
 270         int             context;          /* Context handle                 */
 271         int             send_count;       /* Number of buffers to send      */
 272         int             *send_indices;    /* List of handles to buffers     */
 273         int             *send_sizes;      /* Lengths of data to send        */
 274         drm_dma_flags_t flags;            /* Flags                          */
 275         int             request_count;    /* Number of buffers requested    */
 276         int             request_size;     /* Desired size for buffers       */
 277         int             *request_indices; /* Buffer information             */
 278         int             *request_sizes;
 279         int             granted_count;    /* Number of buffers granted      */
 280 } drm_dma_t;
 281
 282 typedef enum {
 283         _DRM_CONTEXT_PRESERVED = 0x01,
 284         _DRM_CONTEXT_2DONLY    = 0x02
 285 } drm_ctx_flags_t;
 286
 287 typedef struct drm_ctx {
 288         drm_context_t   handle;
 289         drm_ctx_flags_t flags;
 290 } drm_ctx_t;
 291
 292 typedef struct drm_ctx_res {
 293         int             count;
 294         drm_ctx_t       *contexts;
 295 } drm_ctx_res_t;
 296
 297 typedef struct drm_draw {
 298         drm_drawable_t  handle;
 299 } drm_draw_t;
 300
 301 typedef struct drm_auth {
 302         drm_magic_t     magic;
 303 } drm_auth_t;
 304
 305 typedef struct drm_irq_busid {
 306         int irq;
 307         int busnum;
 308         int devnum;
 309         int funcnum;
 310 } drm_irq_busid_t;
 311
 312 typedef struct drm_agp_mode {
 313         unsigned long mode;
 314 } drm_agp_mode_t;
 315
 316                                 /* For drm_agp_alloc -- allocated a buffer */
 317 typedef struct drm_agp_buffer {
 318         unsigned long size;     /* In bytes -- will round to page boundary */
 319         unsigned long handle;   /* Used for BIND/UNBIND ioctls */
 320         unsigned long type;     /* Type of memory to allocate  */
 321         unsigned long physical; /* Physical used by i810       */
 322 } drm_agp_buffer_t;
 323
 324                                 /* For drm_agp_bind */
 325 typedef struct drm_agp_binding {
 326         unsigned long handle;   /* From drm_agp_buffer */
 327         unsigned long offset;   /* In bytes -- will round to page boundary */
 328 } drm_agp_binding_t;
 329
 330 typedef struct drm_agp_info {
 331         int            agp_version_major;
 332         int            agp_version_minor;
 333         unsigned long  mode;
 334         unsigned long  aperture_base;  /* physical address */
 335         unsigned long  aperture_size;  /* bytes */
 336         unsigned long  memory_allowed; /* bytes */
 337         unsigned long  memory_used;
 338
 339                                 /* PCI information */
 340         unsigned short id_vendor;
 341         unsigned short id_device;
 342 } drm_agp_info_t;
 343
 344 #define DRM_IOCTL_BASE                  'd'
 345 #define DRM_IO(nr)                      _IO(DRM_IOCTL_BASE,nr)
 346 #define DRM_IOR(nr,size)                _IOR(DRM_IOCTL_BASE,nr,size)
 347 #define DRM_IOW(nr,size)                _IOW(DRM_IOCTL_BASE,nr,size)
 348 #define DRM_IOWR(nr,size)               _IOWR(DRM_IOCTL_BASE,nr,size)
 349
 350
 351 #define DRM_IOCTL_VERSION               DRM_IOWR(0x00, drm_version_t)
 352 #define DRM_IOCTL_GET_UNIQUE            DRM_IOWR(0x01, drm_unique_t)
 353 #define DRM_IOCTL_GET_MAGIC             DRM_IOR( 0x02, drm_auth_t)
 354 #define DRM_IOCTL_IRQ_BUSID             DRM_IOWR(0x03, drm_irq_busid_t)
 355 #define DRM_IOCTL_GET_MAP               DRM_IOWR(0x04, drm_map_t)
 356 #define DRM_IOCTL_GET_CLIENT            DRM_IOWR(0x05, drm_client_t)
 357 #define DRM_IOCTL_GET_STATS             DRM_IOR( 0x06, drm_stats_t)
 358
 359 #define DRM_IOCTL_SET_UNIQUE            DRM_IOW( 0x10, drm_unique_t)
 360 #define DRM_IOCTL_AUTH_MAGIC            DRM_IOW( 0x11, drm_auth_t)
 361 #define DRM_IOCTL_BLOCK                 DRM_IOWR(0x12, drm_block_t)
 362 #define DRM_IOCTL_UNBLOCK               DRM_IOWR(0x13, drm_block_t)
 363 #define DRM_IOCTL_CONTROL               DRM_IOW( 0x14, drm_control_t)
 364 #define DRM_IOCTL_ADD_MAP               DRM_IOWR(0x15, drm_map_t)
 365 #define DRM_IOCTL_ADD_BUFS              DRM_IOWR(0x16, drm_buf_desc_t)
 366 #define DRM_IOCTL_MARK_BUFS             DRM_IOW( 0x17, drm_buf_desc_t)
 367 #define DRM_IOCTL_INFO_BUFS             DRM_IOWR(0x18, drm_buf_info_t)
 368 #define DRM_IOCTL_MAP_BUFS              DRM_IOWR(0x19, drm_buf_map_t)
 369 #define DRM_IOCTL_FREE_BUFS             DRM_IOW( 0x1a, drm_buf_free_t)
 370
 371 #define DRM_IOCTL_ADD_CTX               DRM_IOWR(0x20, drm_ctx_t)
 372 #define DRM_IOCTL_RM_CTX                DRM_IOWR(0x21, drm_ctx_t)
 373 #define DRM_IOCTL_MOD_CTX               DRM_IOW( 0x22, drm_ctx_t)
 374 #define DRM_IOCTL_GET_CTX               DRM_IOWR(0x23, drm_ctx_t)
 375 #define DRM_IOCTL_SWITCH_CTX            DRM_IOW( 0x24, drm_ctx_t)
 376 #define DRM_IOCTL_NEW_CTX               DRM_IOW( 0x25, drm_ctx_t)
 377 #define DRM_IOCTL_RES_CTX               DRM_IOWR(0x26, drm_ctx_res_t)
 378 #define DRM_IOCTL_ADD_DRAW              DRM_IOWR(0x27, drm_draw_t)
 379 #define DRM_IOCTL_RM_DRAW               DRM_IOWR(0x28, drm_draw_t)
 380 #define DRM_IOCTL_DMA                   DRM_IOWR(0x29, drm_dma_t)
 381 #define DRM_IOCTL_LOCK                  DRM_IOW( 0x2a, drm_lock_t)
 382 #define DRM_IOCTL_UNLOCK                DRM_IOW( 0x2b, drm_lock_t)
 383 #define DRM_IOCTL_FINISH                DRM_IOW( 0x2c, drm_lock_t)
 384
 385 #define DRM_IOCTL_AGP_ACQUIRE           DRM_IO(  0x30)
 386 #define DRM_IOCTL_AGP_RELEASE           DRM_IO(  0x31)
 387 #define DRM_IOCTL_AGP_ENABLE            DRM_IOW( 0x32, drm_agp_mode_t)
 388 #define DRM_IOCTL_AGP_INFO              DRM_IOR( 0x33, drm_agp_info_t)
 389 #define DRM_IOCTL_AGP_ALLOC             DRM_IOWR(0x34, drm_agp_buffer_t)
 390 #define DRM_IOCTL_AGP_FREE              DRM_IOW( 0x35, drm_agp_buffer_t)
 391 #define DRM_IOCTL_AGP_BIND              DRM_IOW( 0x36, drm_agp_binding_t)
 392 #define DRM_IOCTL_AGP_UNBIND            DRM_IOW( 0x37, drm_agp_binding_t)
 393
 394 /* MGA specific ioctls */
 395 #define DRM_IOCTL_MGA_INIT              DRM_IOW( 0x40, drm_mga_init_t)
 396 #define DRM_IOCTL_MGA_FLUSH             DRM_IOW( 0x41, drm_lock_t)
 397 #define DRM_IOCTL_MGA_RESET             DRM_IO(  0x42)
 398 #define DRM_IOCTL_MGA_SWAP              DRM_IO(  0x43)
 399 #define DRM_IOCTL_MGA_CLEAR             DRM_IOW( 0x44, drm_mga_clear_t)
 400 #define DRM_IOCTL_MGA_VERTEX            DRM_IOW( 0x45, drm_mga_vertex_t)
 401 #define DRM_IOCTL_MGA_INDICES           DRM_IOW( 0x46, drm_mga_indices_t)
 402 #define DRM_IOCTL_MGA_ILOAD             DRM_IOW( 0x47, drm_mga_iload_t)
 403 #define DRM_IOCTL_MGA_BLIT              DRM_IOW( 0x48, drm_mga_blit_t)
 404
 405 /* i810 specific ioctls */
 406 #define DRM_IOCTL_I810_INIT             DRM_IOW( 0x40, drm_i810_init_t)
 407 #define DRM_IOCTL_I810_VERTEX           DRM_IOW( 0x41, drm_i810_vertex_t)
 408 #define DRM_IOCTL_I810_CLEAR            DRM_IOW( 0x42, drm_i810_clear_t)
 409 #define DRM_IOCTL_I810_FLUSH            DRM_IO(  0x43)
 410 #define DRM_IOCTL_I810_GETAGE           DRM_IO(  0x44)
 411 #define DRM_IOCTL_I810_GETBUF           DRM_IOWR(0x45, drm_i810_dma_t)
 412 #define DRM_IOCTL_I810_SWAP             DRM_IO(  0x46)
 413 #define DRM_IOCTL_I810_COPY             DRM_IOW( 0x47, drm_i810_copy_t)
 414 #define DRM_IOCTL_I810_DOCOPY           DRM_IO(  0x48)
 415
 416 /* Rage 128 specific ioctls */
 417 #define DRM_IOCTL_R128_INIT             DRM_IOW( 0x40, drm_r128_init_t)
 418 #define DRM_IOCTL_R128_CCE_START        DRM_IO(  0x41)
 419 #define DRM_IOCTL_R128_CCE_STOP         DRM_IOW( 0x42, drm_r128_cce_stop_t)
 420 #define DRM_IOCTL_R128_CCE_RESET        DRM_IO(  0x43)
 421 #define DRM_IOCTL_R128_CCE_IDLE         DRM_IO(  0x44)
 422 #define DRM_IOCTL_R128_RESET            DRM_IO(  0x46)
 423 #define DRM_IOCTL_R128_FULLSCREEN       DRM_IOW( 0x47, drm_r128_fullscreen_t)
 424 #define DRM_IOCTL_R128_SWAP             DRM_IO(  0x48)
 425 #define DRM_IOCTL_R128_CLEAR            DRM_IOW( 0x49, drm_r128_clear_t)
 426 #define DRM_IOCTL_R128_VERTEX           DRM_IOW( 0x4a, drm_r128_vertex_t)
 427 #define DRM_IOCTL_R128_INDICES          DRM_IOW( 0x4b, drm_r128_indices_t)
 428 #define DRM_IOCTL_R128_BLIT             DRM_IOW( 0x4c, drm_r128_blit_t)
 429 #define DRM_IOCTL_R128_DEPTH            DRM_IOW( 0x4d, drm_r128_depth_t)
 430 #define DRM_IOCTL_R128_STIPPLE          DRM_IOW( 0x4e, drm_r128_stipple_t)
 431 #define DRM_IOCTL_R128_INDIRECT         DRM_IOWR(0x4f, drm_r128_indirect_t)
 432
 433 /* Radeon specific ioctls */
 434 #define DRM_IOCTL_RADEON_CP_INIT        DRM_IOW( 0x40, drm_radeon_init_t)
 435 #define DRM_IOCTL_RADEON_CP_START       DRM_IO(  0x41)
 436 #define DRM_IOCTL_RADEON_CP_STOP        DRM_IOW( 0x42, drm_radeon_cp_stop_t)
 437 #define DRM_IOCTL_RADEON_CP_RESET       DRM_IO(  0x43)
 438 #define DRM_IOCTL_RADEON_CP_IDLE        DRM_IO(  0x44)
 439 #define DRM_IOCTL_RADEON_RESET          DRM_IO(  0x45)
 440 #define DRM_IOCTL_RADEON_FULLSCREEN     DRM_IOW( 0x46, drm_radeon_fullscreen_t)
 441 #define DRM_IOCTL_RADEON_SWAP           DRM_IO(  0x47)
 442 #define DRM_IOCTL_RADEON_CLEAR          DRM_IOW( 0x48, drm_radeon_clear_t)
 443 #define DRM_IOCTL_RADEON_VERTEX         DRM_IOW( 0x49, drm_radeon_vertex_t)
 444 #define DRM_IOCTL_RADEON_INDICES        DRM_IOW( 0x4a, drm_radeon_indices_t)
 445 #define DRM_IOCTL_RADEON_BLIT           DRM_IOW( 0x4b, drm_radeon_blit_t)
 446 #define DRM_IOCTL_RADEON_STIPPLE        DRM_IOW( 0x4c, drm_radeon_stipple_t)
 447 #define DRM_IOCTL_RADEON_INDIRECT       DRM_IOWR(0x4d, drm_radeon_indirect_t)
 448
 449 #ifdef CONFIG_DRM_SIS
 450 /* SiS specific ioctls */
 451 #define SIS_IOCTL_FB_ALLOC              DRM_IOWR(0x44, drm_sis_mem_t)
 452 #define SIS_IOCTL_FB_FREE               DRM_IOW( 0x45, drm_sis_mem_t)
 453 #define SIS_IOCTL_AGP_INIT              DRM_IOWR(0x53, drm_sis_agp_t)
 454 #define SIS_IOCTL_AGP_ALLOC             DRM_IOWR(0x54, drm_sis_mem_t)
 455 #define SIS_IOCTL_AGP_FREE              DRM_IOW( 0x55, drm_sis_mem_t)
 456 #define SIS_IOCTL_FLIP                  DRM_IOW( 0x48, drm_sis_flip_t)
 457 #define SIS_IOCTL_FLIP_INIT             DRM_IO(  0x49)
 458 #define SIS_IOCTL_FLIP_FINAL            DRM_IO(  0x50)
 459 #endif
 460
 461 #endif