Imported Upstream version 1.30
[platform/upstream/x86info.git] / results / Intel / core2-duo-e6400.txt
1 x86info v1.18.  Dave Jones 2001-2006
2 Feedback to <davej@redhat.com>.
3
4 Found 2 CPUs
5 MP Table:
6 #       APIC ID Version State           Family  Model   Step    Flags
7 #        0       0x14    BSP, usable     6       15      6       0xbfebfbff
8
9 --------------------------------------------------------------------------
10 CPU #1
11 Found unknown cache descriptors: 05 2c 30 56 57 7d b0 b1 b4 f0 
12 eax in: 0x00000000, eax = 0000000a ebx = 756e6547 ecx = 6c65746e edx = 49656e69
13 eax in: 0x00000001, eax = 000006f6 ebx = 00020800 ecx = 0000e3bd edx = bfebfbff
14 eax in: 0x00000002, eax = 05b0b101 ebx = 005657f0 ecx = 00000000 edx = 2cb4307d
15 eax in: 0x00000003, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
16 eax in: 0x00000004, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
17 eax in: 0x00000005, eax = 00000040 ebx = 00000040 ecx = 00000003 edx = 00000020
18 eax in: 0x00000006, eax = 00000001 ebx = 00000002 ecx = 00000001 edx = 00000000
19 eax in: 0x00000007, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
20 eax in: 0x00000008, eax = 00000400 ebx = 00000000 ecx = 00000000 edx = 00000000
21 eax in: 0x00000009, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
22 eax in: 0x0000000a, eax = 07280202 ebx = 00000000 ecx = 00000000 edx = 00000000
23
24 eax in: 0x80000000, eax = 80000008 ebx = 00000000 ecx = 00000000 edx = 00000000
25 eax in: 0x80000001, eax = 00000000 ebx = 00000000 ecx = 00000001 edx = 20100800
26 eax in: 0x80000002, eax = 65746e49 ebx = 2952286c ecx = 726f4320 edx = 4d542865
27 eax in: 0x80000003, eax = 43203229 ebx = 20205550 ecx = 20202020 edx = 20202020
28 eax in: 0x80000004, eax = 30303436 ebx = 20402020 ecx = 33312e32 edx = 007a4847
29 eax in: 0x80000005, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
30 eax in: 0x80000006, eax = 00000000 ebx = 00000000 ecx = 08006040 edx = 00000000
31 eax in: 0x80000007, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
32 eax in: 0x80000008, eax = 00003024 ebx = 00000000 ecx = 00000000 edx = 00000000
33
34 Family: 6 Model: 15 Stepping: 6 Type: 0 Brand: 0
35 CPU Model: Core 2 Duo E6400 [B2] Original OEM
36 Feature flags:
37         Onboard FPU
38         Virtual Mode Extensions
39         Debugging Extensions
40         Page Size Extensions
41         Time Stamp Counter
42         Model-Specific Registers
43         Physical Address Extensions
44         Machine Check Architecture
45         CMPXCHG8 instruction
46         Onboard APIC
47         SYSENTER/SYSEXIT
48         Memory Type Range Registers
49         Page Global Enable
50         Machine Check Architecture
51         CMOV instruction
52         Page Attribute Table
53         36-bit PSEs
54         CLFLUSH instruction
55         Debug Trace Store
56         ACPI via MSR
57         MMX support
58         FXSAVE and FXRESTORE instructions
59         SSE support
60         SSE2 support
61         CPU self snoop
62         Hyper-Threading
63         Thermal Monitor
64         Pending Break Enable
65  sse3 monitor ds-cpl vmx est tm2 cx16 xTPR
66 Extended feature flags:
67  SYSCALL xd em64t lahf_lm
68 L1 Instruction cache:
69         Size 32KB       8-way associative.
70         line size=64 bytes.
71 L1 Data cache:
72         Size: 32KB      8-way associative.
73         line size=64 bytes.
74 L2 unified cache:
75         Size: 2MB       Sectored, 8-way associative.
76         line size=64 bytes.
77 Instruction TLB: 4K pages, 4-way associative, 128 entries.
78 Found unknown cache descriptors: 05 2c 30 56 57 7d b0 b1 b4 f0 
79 Processor serial: 0000-06F6-0000-0000-0000-0000
80
81 Number of reporting banks : 6
82
83 Erk, MCG_CTL not present! :0000000000000006:
84
85 Bank: 0 (0x400)
86 MC0CTL:    00000000 00000000 00000000 00000000
87            01111111 11111111 11111111 11111111
88 MC0STATUS: 00011111 11111111 11111111 11111111
89            11110000 00000000 00000000 00000000
90 MC0ADDR:   00000000 00000000 00000000 00000000
91            01111111 11111111 11111111 11111111
92
93 Bank: 1 (0x404)
94 MC1CTL:    00000000 00000000 00000000 00000000
95            00000000 00000000 00000000 00000001
96 MC1STATUS: 00000000 00000000 00000000 00000000
97            00000000 00000000 00000000 00000000
98 MC1ADDR:   00000000 00000000 00000011 11111111
99            11111111 11111111 11111111 11111111
100
101 Bank: 2 (0x408)
102 MC2CTL:    00000000 00000000 00000000 00000000
103            00000000 00000000 00000000 00000001
104 MC2STATUS: 00000000 00000000 00000000 00000000
105            00000000 00000000 00000000 00000000
106 MC2ADDR:   00000000 00000000 00000011 11111111
107            11111111 11111111 11111111 11111111
108
109 Bank: 3 (0x40c)
110 MC3CTL:    00000000 00000000 00000000 00000000
111            00000000 00000000 00000000 00000001
112 MC3STATUS: 00000000 00111111 11111111 11111111
113            11111111 11100000 00000000 00000000
114 MC3ADDR:   00000000 00000000 00000000 01111111
115            11111111 11111111 11111111 11111111
116
117 Bank: 4 (0x410)
118 MC4CTL:    00000000 00000000 00000000 00000000
119            00000000 00000000 00000000 00001111
120 MC4STATUS: 00000000 00000000 00000000 00000000
121            00000000 00000000 00000000 00011111
122 MC4ADDR:   00000000 00000000 00000000 00000000
123            00000000 00000000 00000000 00000000
124
125 Bank: 5 (0x414)
126 MC5CTL:    00000000 00000000 00000000 00000000
127            00000000 00000000 00000000 00000001
128 MC5STATUS: 00011111 11111111 11111111 11111111
129            11111111 11111111 11111111 11111111
130 MC5ADDR:   Couldn't read MSR 0x416
131
132 The physical package supports 2 logical processors 
133
134 Microcode version: 0x0000000000000044
135
136 Connector type: LGA775
137
138
139 MTRR registers:
140 MTRRcap (0xfe): 0x0000000000000508
141 MTRRphysBase0 (0x200): 0x0000000000000006
142 MTRRphysMask0 (0x201): 0x0000000f80000800
143 MTRRphysBase1 (0x202): 0x000000007f000000
144 MTRRphysMask1 (0x203): 0x0000000fff000800
145 MTRRphysBase2 (0x204): 0x000000007e800000
146 MTRRphysMask2 (0x205): 0x0000000fff800800
147 MTRRphysBase3 (0x206): 0x000000007e700000
148 MTRRphysMask3 (0x207): 0x0000000ffff00800
149 MTRRphysBase4 (0x208): 0x0000000000000000
150 MTRRphysMask4 (0x209): 0x0000000000000000
151 MTRRphysBase5 (0x20a): 0x0000000000000000
152 MTRRphysMask5 (0x20b): 0x0000000000000000
153 MTRRphysBase6 (0x20c): 0x0000000000000000
154 MTRRphysMask6 (0x20d): 0x0000000000000000
155 MTRRphysBase7 (0x20e): 0x0000000000000000
156 MTRRphysMask7 (0x20f): 0x0000000000000000
157 MTRRfix64K_00000 (0x250): 0x0606060606060606
158 MTRRfix16K_80000 (0x258): 0x0606060606060606
159 MTRRfix16K_A0000 (0x259): 0x0000000000000000
160 MTRRfix4K_C8000 (0x269): 0x0000000000000000
161 MTRRfix4K_D0000 0x26a: 0x0000000000000000
162 MTRRfix4K_D8000 0x26b: 0x0000000000000000
163 MTRRfix4K_E0000 0x26c: 0x0000000000000000
164 MTRRfix4K_E8000 0x26d: 0x0000000000000000
165 MTRRfix4K_F0000 0x26e: 0x0000000000000000
166 MTRRfix4K_F8000 0x26f: 0x0000000000000000
167 MTRRdefType (0x2ff): 0x0000000000000c00
168
169
170 2.15GHz processor (estimate).
171
172 --------------------------------------------------------------------------
173 CPU #2
174 Found unknown cache descriptors: 05 2c 30 56 57 7d b0 b1 b4 f0 
175 eax in: 0x00000000, eax = 0000000a ebx = 756e6547 ecx = 6c65746e edx = 49656e69
176 eax in: 0x00000001, eax = 000006f6 ebx = 01020800 ecx = 0000e3bd edx = bfebfbff
177 eax in: 0x00000002, eax = 05b0b101 ebx = 005657f0 ecx = 00000000 edx = 2cb4307d
178 eax in: 0x00000003, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
179 eax in: 0x00000004, eax = 04000121 ebx = 01c0003f ecx = 0000003f edx = 00000001
180 eax in: 0x00000005, eax = 00000040 ebx = 00000040 ecx = 00000003 edx = 00000020
181 eax in: 0x00000006, eax = 00000001 ebx = 00000002 ecx = 00000001 edx = 00000000
182 eax in: 0x00000007, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
183 eax in: 0x00000008, eax = 00000400 ebx = 00000000 ecx = 00000000 edx = 00000000
184 eax in: 0x00000009, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
185 eax in: 0x0000000a, eax = 07280202 ebx = 00000000 ecx = 00000000 edx = 00000000
186
187 eax in: 0x80000000, eax = 80000008 ebx = 00000000 ecx = 00000000 edx = 00000000
188 eax in: 0x80000001, eax = 00000000 ebx = 00000000 ecx = 00000001 edx = 20100800
189 eax in: 0x80000002, eax = 65746e49 ebx = 2952286c ecx = 726f4320 edx = 4d542865
190 eax in: 0x80000003, eax = 43203229 ebx = 20205550 ecx = 20202020 edx = 20202020
191 eax in: 0x80000004, eax = 30303436 ebx = 20402020 ecx = 33312e32 edx = 007a4847
192 eax in: 0x80000005, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
193 eax in: 0x80000006, eax = 00000000 ebx = 00000000 ecx = 08006040 edx = 00000000
194 eax in: 0x80000007, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
195 eax in: 0x80000008, eax = 00003024 ebx = 00000000 ecx = 00000000 edx = 00000000
196
197 Family: 6 Model: 15 Stepping: 6 Type: 0 Brand: 0
198 CPU Model: Core 2 Duo E6400 [B2] Original OEM
199 Feature flags:
200         Onboard FPU
201         Virtual Mode Extensions
202         Debugging Extensions
203         Page Size Extensions
204         Time Stamp Counter
205         Model-Specific Registers
206         Physical Address Extensions
207         Machine Check Architecture
208         CMPXCHG8 instruction
209         Onboard APIC
210         SYSENTER/SYSEXIT
211         Memory Type Range Registers
212         Page Global Enable
213         Machine Check Architecture
214         CMOV instruction
215         Page Attribute Table
216         36-bit PSEs
217         CLFLUSH instruction
218         Debug Trace Store
219         ACPI via MSR
220         MMX support
221         FXSAVE and FXRESTORE instructions
222         SSE support
223         SSE2 support
224         CPU self snoop
225         Hyper-Threading
226         Thermal Monitor
227         Pending Break Enable
228  sse3 monitor ds-cpl vmx est tm2 cx16 xTPR
229 Extended feature flags:
230  SYSCALL xd em64t lahf_lm
231 L1 Instruction cache:
232         Size 32KB       8-way associative.
233         line size=64 bytes.
234 L1 Data cache:
235         Size: 32KB      8-way associative.
236         line size=64 bytes.
237 L2 unified cache:
238         Size: 2MB       Sectored, 8-way associative.
239         line size=64 bytes.
240 Instruction TLB: 4K pages, 4-way associative, 128 entries.
241 Found unknown cache descriptors: 05 2c 30 56 57 7d b0 b1 b4 f0 
242 Processor serial: 0000-06F6-0000-0000-0000-0000
243
244 Number of reporting banks : 6
245
246 Erk, MCG_CTL not present! :0000000000000006:
247
248 Bank: 0 (0x400)
249 MC0CTL:    00000000 00000000 00000000 00000000
250            01111111 11111111 11111111 11111111
251 MC0STATUS: 00011111 11111111 11111111 11111111
252            11110000 00000000 00000000 00000000
253 MC0ADDR:   00000000 00000000 00000000 00000000
254            01111111 11111111 11111111 11111111
255
256 Bank: 1 (0x404)
257 MC1CTL:    00000000 00000000 00000000 00000000
258            00000000 00000000 00000000 00000001
259 MC1STATUS: 00000000 00000000 00000000 00000000
260            00000000 00000000 00000000 00000000
261 MC1ADDR:   00000000 00000000 00000011 11111111
262            11111111 11111111 11111111 11111111
263
264 Bank: 2 (0x408)
265 MC2CTL:    00000000 00000000 00000000 00000000
266            00000000 00000000 00000000 00000001
267 MC2STATUS: 00000000 00000000 00000000 00000000
268            00000000 00000000 00000000 00000000
269 MC2ADDR:   00000000 00000000 00000011 11111111
270            11111111 11111111 11111111 11111111
271
272 Bank: 3 (0x40c)
273 MC3CTL:    00000000 00000000 00000000 00000000
274            00000000 00000000 00000000 00000001
275 MC3STATUS: 00000000 00111111 11111111 11111111
276            11111111 11100000 00000000 00000000
277 MC3ADDR:   00000000 00000000 00000000 01111111
278            11111111 11111111 11111111 11111111
279
280 Bank: 4 (0x410)
281 MC4CTL:    00000000 00000000 00000000 00000000
282            00000000 00000000 00000000 00001111
283 MC4STATUS: 00000000 00000000 00000000 00000000
284            00000000 00000000 00000000 00011111
285 MC4ADDR:   00000000 00000000 00000000 00000000
286            00000000 00000000 00000000 00000000
287
288 Bank: 5 (0x414)
289 MC5CTL:    00000000 00000000 00000000 00000000
290            00000000 00000000 00000000 00000001
291 MC5STATUS: 00011111 11111111 11111111 11111111
292            11111111 11111111 11111111 11111111
293 MC5ADDR:   Couldn't read MSR 0x416
294
295 The physical package supports 2 logical processors 
296
297 Microcode version: 0x0000000000000044
298
299 Connector type: LGA775
300
301
302 MTRR registers:
303 MTRRcap (0xfe): 0x0000000000000508
304 MTRRphysBase0 (0x200): 0x0000000000000006
305 MTRRphysMask0 (0x201): 0x0000000f80000800
306 MTRRphysBase1 (0x202): 0x000000007f000000
307 MTRRphysMask1 (0x203): 0x0000000fff000800
308 MTRRphysBase2 (0x204): 0x000000007e800000
309 MTRRphysMask2 (0x205): 0x0000000fff800800
310 MTRRphysBase3 (0x206): 0x000000007e700000
311 MTRRphysMask3 (0x207): 0x0000000ffff00800
312 MTRRphysBase4 (0x208): 0x0000000000000000
313 MTRRphysMask4 (0x209): 0x0000000000000000
314 MTRRphysBase5 (0x20a): 0x0000000000000000
315 MTRRphysMask5 (0x20b): 0x0000000000000000
316 MTRRphysBase6 (0x20c): 0x0000000000000000
317 MTRRphysMask6 (0x20d): 0x0000000000000000
318 MTRRphysBase7 (0x20e): 0x0000000000000000
319 MTRRphysMask7 (0x20f): 0x0000000000000000
320 MTRRfix64K_00000 (0x250): 0x0606060606060606
321 MTRRfix16K_80000 (0x258): 0x0606060606060606
322 MTRRfix16K_A0000 (0x259): 0x0000000000000000
323 MTRRfix4K_C8000 (0x269): 0x0000000000000000
324 MTRRfix4K_D0000 0x26a: 0x0000000000000000
325 MTRRfix4K_D8000 0x26b: 0x0000000000000000
326 MTRRfix4K_E0000 0x26c: 0x0000000000000000
327 MTRRfix4K_E8000 0x26d: 0x0000000000000000
328 MTRRfix4K_F0000 0x26e: 0x0000000000000000
329 MTRRfix4K_F8000 0x26f: 0x0000000000000000
330 MTRRdefType (0x2ff): 0x0000000000000c00
331
332
333 2.15GHz processor (estimate).
334
335 --------------------------------------------------------------------------