results/AMD/mobile-athlon-xp.txt

   1 x86info v1.12.  Dave Jones 2001, 2002
   2 Feedback to <davej@suse.de>.
   3
   4 Found 1 CPU
   5 --------------------------------------------------------------------------
   6 eax in: 0x00000000, eax = 00000001 ebx = 68747541 ecx = 444d4163 edx = 69746e65
   7 eax in: 0x00000001, eax = 00000680 ebx = 00000000 ecx = 00000000 edx = 0383fbff
   8
   9 eax in: 0x80000000, eax = 80000008 ebx = 68747541 ecx = 444d4163 edx = 69746e65
  10 eax in: 0x80000001, eax = 00000780 ebx = 00000000 ecx = 00000000 edx = c1cbfbff
  11 eax in: 0x80000002, eax = 69626f4d ebx = 4120656c ecx = 4120444d edx = 6f6c6874
  12 eax in: 0x80000003, eax = 6d74286e ebx = 50582029 ecx = 30363120 edx = 00002b30
  13 eax in: 0x80000004, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000000
  14 eax in: 0x80000005, eax = 0408ff08 ebx = ff20ff10 ecx = 40020140 edx = 40020140
  15 eax in: 0x80000006, eax = 00000000 ebx = 41004100 ecx = 01008140 edx = 00000000
  16 eax in: 0x80000007, eax = 00000000 ebx = 00000000 ecx = 00000000 edx = 00000007
  17 eax in: 0x80000008, eax = 00002022 ebx = 00000000 ecx = 00000000 edx = 00000000
  18
  19 Family: 6 Model: 8 Stepping: 0
  20 CPU Model : Mobile Athlon XP (Thoroughbred)[A0]
  21 Feature flags:
  22         Onboard FPU
  23         Virtual Mode Extensions
  24         Debugging Extensions
  25         Page Size Extensions
  26         Time Stamp Counter
  27         Model-Specific Registers
  28         Physical Address Extensions
  29         Machine Check Architecture
  30         CMPXCHG8 instruction
  31         Onboard APIC
  32         SYSENTER/SYSEXIT
  33         Memory Type Range Registers
  34         Page Global Enable
  35         Machine Check Architecture
  36         CMOV instruction
  37         Page Attribute Table
  38         36-bit PSEs
  39         MMX support
  40         FXSAVE and FXRESTORE instructions
  41         SSE support
  42
  43 Extended feature flags:
  44  syscall mp mmxext 3dnowext 3dnow
  45 MSR: 0x0000002a=0x00000000 : 00000000 00000000 00000000 00000000
  46 MSR: 0xc0000080=0x00000000 : 00000000 00000000 00000000 00000000
  47 MSR: 0xc0010010=0x00160602 : 00000000 00010110 00000110 00000010
  48 MSR: 0xc0010015=0x06031000 : 00000110 00000011 00010000 00000000
  49 MSR: 0xc001001b=0x60071263 : 01100000 00000111 00010010 01100011
  50
  51 Number of reporting banks : 4
  52
  53 MCG_CTL:
  54  Data cache check enabled
  55   ECC 1 bit error reporting enabled
  56   ECC multi bit error reporting enabled
  57   Data cache data parity enabled
  58   Data cache main tag parity enabled
  59   Data cache snoop tag parity enabled
  60   L1 TLB parity enabled
  61   L2 TLB parity enabled
  62  Instruction cache check enabled
  63   ECC 1 bit error reporting enabled
  64   ECC multi bit error reporting enabled
  65   Instruction cache data parity enabled
  66   IC main tag parity enabled
  67   IC snoop tag parity enabled
  68   L1 TLB parity enabled
  69   L2 TLB parity enabled
  70   Predecode array parity enabled
  71   Target selector parity enabled
  72   Read data error enabled
  73  Bus unit check enabled
  74   External L2 tag parity error enabled
  75   L2 partial tag parity error enabled
  76   System ECC TLB reload error enabled
  77   L2 ECC TLB reload error enabled
  78   L2 ECC K7 deallocate enabled
  79   L2 ECC probe deallocate enabled
  80   System datareaderror reporting enabled
  81  Load/Store unit check enabled
  82   Read data error enable (loads) enabled
  83   Read data error enable (stores) enabled
  84
  85            31       23       15       7
  86 Bank: 0 (0x400)
  87 MC0CTL:    00000000 00000000 00000000 01111111
  88 MC0STATUS: 00000000 00000000 00000000 00000000
  89 MC0ADDR:   00000000 00000000 00000000 00000000
  90 MC0MISC:   00000000 00000000 00000000 00000000
  91
  92 Bank: 1 (0x404)
  93 MC1CTL:    11111111 11111111 11111111 11111111
  94 MC1STATUS: 00000000 00000000 00000000 00000000
  95 MC1ADDR:   00000000 01000000 00000000 00000000
  96 MC1MISC:   00000000 00000000 00000000 00000000
  97
  98 Bank: 2 (0x408)
  99 MC2CTL:    00000000 00000000 00000111 11111111
 100 MC2STATUS: 00000000 00000000 00000000 00000000
 101 MC2ADDR:   11111111 11111011 11110111 10001111
 102 MC2MISC:   11111111 11111011 11110111 10001111
 103
 104 Bank: 3 (0x40c)
 105 MC3CTL:    00000000 00000000 00000000 00000111
 106 MC3STATUS: 00000000 00000000 00000000 00000000
 107 MC3ADDR:   11111111 11111111 11111111 11111111
 108 MC3MISC:   00000000 00000000 00000000 00000000
 109
 110 Instruction TLB: Fully associative. 16 entries.
 111 Data TLB: Fully associative. 32 entries.
 112 L1 Data cache:
 113         Size: 64Kb      2-way associative.
 114         lines per tag=1 line size=64 bytes.
 115 L1 Instruction cache:
 116         Size: 64Kb      2-way associative.
 117         lines per tag=1 line size=64 bytes.
 118 L2 (on CPU) cache:
 119         Size: 256Kb     8-way associative.
 120         lines per tag=1 line size=64 bytes.
 121
 122 PowerNOW! Technology information
 123 Available features:
 124         Temperature sensing diode present.
 125         Bus divisor control
 126         Voltage ID control
 127
 128 MSR: 0xc0010041=0x0013090f : 00000000 00000000 00000000 00000000
 129            00000000 00010011 00001001 00001111
 130 MSR: 0xc0010042=0x90909000f060f : 00000000 00001001 00001001 00001001
 131            00000000 00001111 00000110 00001111
 132
 133 FID changes will happen
 134 VID changes will happen
 135 Current VID multiplier code: 1.550
 136 Current FSB multiplier code: 10.5
 137 Voltage ID codes: Maximum=1.550V Startup=1.550V Currently=1.550V
 138 Frequency ID codes: Maximum=10.5x Startup=6.0x Currently=10.5x
 139 Decoding BIOS PST tables (maxfid=f, startvid=9)
 140 Found PSB header at 0x40158800
 141 Table version: 0x12
 142 Flags: 0x0 (Mobile voltage regulator)
 143 Settling Time: 100 microseconds.
 144 Has 31 PST tables. (Only dumping ones relevant to this CPU).
 145  PST:26 (@0x401589c2)
 146   cpuid: 0x780    fsb: 133        maxFID: 0xf     startvid: 0x9
 147   num of p states in this table: 5
 148     FID: 0x12 (4.0x [532MHz])   VID: 0x13 (1.200V)
 149     FID: 0x4 (5.0x [665MHz])    VID: 0x13 (1.200V)
 150     FID: 0x6 (6.0x [798MHz])    VID: 0x13 (1.200V)
 151     FID: 0xa (8.0x [1064MHz])   VID: 0xd (1.350V)
 152     FID: 0xf (10.5x [1396MHz])  VID: 0x9 (1.550V)
 153
 154 Connector type: Socket A (462 Pin PGA)
 155
 156
 157 MTRR registers:
 158 MTRRcap (0xfe): 0x0000000000000508
 159 MTRRphysBase0 (0x200): 0x0000000000000006
 160 MTRRphysMask0 (0x201): 0x0000000ff8000800
 161 MTRRphysBase1 (0x202): 0x0000000008000006
 162 MTRRphysMask1 (0x203): 0x0000000ffc000800
 163 MTRRphysBase2 (0x204): 0x000000000c000006
 164 MTRRphysMask2 (0x205): 0x0000000ffe000800
 165 MTRRphysBase3 (0x206): 0x000000000e000006
 166 MTRRphysMask3 (0x207): 0x0000000fff000800
 167 MTRRphysBase4 (0x208): 0x00000000f6fe0001
 168 MTRRphysMask4 (0x209): 0x0000000fffff0800
 169 MTRRphysBase5 (0x20a): 0x00000000f6fc0001
 170 MTRRphysMask5 (0x20b): 0x0000000ffffe0800
 171 MTRRphysBase6 (0x20c): 0x00000000f6f80001
 172 MTRRphysMask6 (0x20d): 0x0000000ffffc0800
 173 MTRRphysBase7 (0x20e): 0x00000000f6f00001
 174 MTRRphysMask7 (0x20f): 0x0000000ffff80800
 175 MTRRfix64K_00000 (0x250): 0x0606060606060606
 176 MTRRfix16K_80000 (0x258): 0x0606060606060606
 177 MTRRfix16K_A0000 (0x259): 0x0000000000000000
 178 MTRRfix4K_C8000 (0x269): 0x0005050505050505
 179 MTRRfix4K_D0000 0x26a: 0x0000000000000000
 180 MTRRfix4K_D8000 0x26b: 0x0500000000000000
 181 MTRRfix4K_E0000 0x26c: 0x0505050506060606
 182 MTRRfix4K_E8000 0x26d: 0x0505050505050505
 183 MTRRfix4K_F0000 0x26e: 0x0505050505050505
 184 MTRRfix4K_F8000 0x26f: 0x0505050505050505
 185 MTRRdefType (0x2ff): 0x0000000000000c00
 186
 187
 188 1391.35 MHz processor (estimate).
 189
 190 int 0x80: 267 cycles
 191 cpuid: 68 cycles
 192 addl: 11 cycles
 193 locked add: 10 cycles
 194 lea 1(%eax),%eax: 11 cycles