radeon/radeon_bo_gem.c

   1 /*
   2  * Copyright © 2008 Dave Airlie
   3  * Copyright © 2008 Jérôme Glisse
   4  * All Rights Reserved.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining
   7  * a copy of this software and associated documentation files (the
   8  * "Software"), to deal in the Software without restriction, including
   9  * without limitation the rights to use, copy, modify, merge, publish,
  10  * distribute, sub license, and/or sell copies of the Software, and to
  11  * permit persons to whom the Software is furnished to do so, subject to
  12  * the following conditions:
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  15  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  16  * OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  17  * NON-INFRINGEMENT. IN NO EVENT SHALL THE COPYRIGHT HOLDERS, AUTHORS
  18  * AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  20  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  21  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  22  *
  23  * The above copyright notice and this permission notice (including the
  24  * next paragraph) shall be included in all copies or substantial portions
  25  * of the Software.
  26  */
  27 /*
  28  * Authors:
  29  *      Dave Airlie
  30  *      Jérôme Glisse <glisse@freedesktop.org>
  31  */
  32 #ifdef HAVE_CONFIG_H
  33 #include <config.h>
  34 #endif
  35 #include <stdio.h>
  36 #include <stdint.h>
  37 #include <stdlib.h>
  38 #include <string.h>
  39 #include <sys/mman.h>
  40 #include <sys/ioctl.h>
  41 #include <errno.h>
  42 #include "xf86drm.h"
  43 #include "drm.h"
  44 #include "radeon_drm.h"
  45 #include "radeon_bo.h"
  46 #include "radeon_bo_gem.h"
  47
  48 struct radeon_bo_gem {
  49     struct radeon_bo    base;
  50     uint32_t            name;
  51     int                 map_count;
  52     void *priv_ptr;
  53 };
  54
  55 struct bo_manager_gem {
  56     struct radeon_bo_manager    base;
  57 };
  58
  59 static int bo_wait(struct radeon_bo *bo);
  60
  61 static struct radeon_bo *bo_open(struct radeon_bo_manager *bom,
  62                                  uint32_t handle,
  63                                  uint32_t size,
  64                                  uint32_t alignment,
  65                                  uint32_t domains,
  66                                  uint32_t flags)
  67 {
  68     struct radeon_bo_gem *bo;
  69     int r;
  70
  71     bo = (struct radeon_bo_gem*)calloc(1, sizeof(struct radeon_bo_gem));
  72     if (bo == NULL) {
  73         return NULL;
  74     }
  75
  76     bo->base.bom = bom;
  77     bo->base.handle = 0;
  78     bo->base.size = size;
  79     bo->base.alignment = alignment;
  80     bo->base.domains = domains;
  81     bo->base.flags = flags;
  82     bo->base.ptr = NULL;
  83     bo->map_count = 0;
  84     if (handle) {
  85         struct drm_gem_open open_arg;
  86
  87         memset(&open_arg, 0, sizeof(open_arg));
  88         open_arg.name = handle;
  89         r = ioctl(bom->fd, DRM_IOCTL_GEM_OPEN, &open_arg);
  90         if (r != 0) {
  91             free(bo);
  92             return NULL;
  93         }
  94         bo->base.handle = open_arg.handle;
  95         bo->base.size = open_arg.size;
  96         bo->name = handle;
  97     } else {
  98         struct drm_radeon_gem_create args;
  99
 100         args.size = size;
 101         args.alignment = alignment;
 102         args.initial_domain = bo->base.domains;
 103         args.flags = 0;
 104         args.handle = 0;
 105         r = drmCommandWriteRead(bom->fd, DRM_RADEON_GEM_CREATE,
 106                                 &args, sizeof(args));
 107         bo->base.handle = args.handle;
 108         if (r) {
 109             fprintf(stderr, "Failed to allocate :\n");
 110             fprintf(stderr, "   size      : %d bytes\n", size);
 111             fprintf(stderr, "   alignment : %d bytes\n", alignment);
 112             fprintf(stderr, "   domains   : %d\n", bo->base.domains);
 113             free(bo);
 114             return NULL;
 115         }
 116     }
 117     radeon_bo_ref((struct radeon_bo*)bo);
 118     return (struct radeon_bo*)bo;
 119 }
 120
 121 static void bo_ref(struct radeon_bo *bo)
 122 {
 123 }
 124
 125 static struct radeon_bo *bo_unref(struct radeon_bo *bo)
 126 {
 127     struct radeon_bo_gem *bo_gem = (struct radeon_bo_gem*)bo;
 128     struct drm_gem_close args;
 129
 130     if (bo == NULL) {
 131         return NULL;
 132     }
 133     if (bo->cref) {
 134         return bo;
 135     }
 136     if (bo_gem->priv_ptr) {
 137         munmap(bo_gem->priv_ptr, bo->size);
 138     }
 139
 140     /* Zero out args to make valgrind happy */
 141     memset(&args, 0, sizeof(args));
 142
 143     /* close object */
 144     args.handle = bo->handle;
 145     ioctl(bo->bom->fd, DRM_IOCTL_GEM_CLOSE, &args);
 146     memset(bo_gem, 0, sizeof(struct radeon_bo_gem));
 147     free(bo_gem);
 148     return NULL;
 149 }
 150
 151 static int bo_map(struct radeon_bo *bo, int write)
 152 {
 153     struct radeon_bo_gem *bo_gem = (struct radeon_bo_gem*)bo;
 154     struct drm_radeon_gem_mmap args;
 155     int r;
 156     void *ptr;
 157
 158     if (bo_gem->map_count++ != 0) {
 159         return 0;
 160     }
 161     if (bo_gem->priv_ptr) {
 162         goto wait;
 163     }
 164
 165     bo->ptr = NULL;
 166
 167     /* Zero out args to make valgrind happy */
 168     memset(&args, 0, sizeof(args));
 169     args.handle = bo->handle;
 170     args.offset = 0;
 171     args.size = (uint64_t)bo->size;
 172     r = drmCommandWriteRead(bo->bom->fd,
 173                             DRM_RADEON_GEM_MMAP,
 174                             &args,
 175                             sizeof(args));
 176     if (r) {
 177         fprintf(stderr, "error mapping %p 0x%08X (error = %d)\n",
 178                 bo, bo->handle, r);
 179         return r;
 180     }
 181     ptr = mmap(0, args.size, PROT_READ|PROT_WRITE, MAP_SHARED, bo->bom->fd, args.addr_ptr);
 182     if (ptr == MAP_FAILED)
 183         return -errno;
 184     bo_gem->priv_ptr = ptr;
 185 wait:
 186     bo->ptr = bo_gem->priv_ptr;
 187     r = bo_wait(bo);
 188     if (r)
 189         return r;
 190     return 0;
 191 }
 192
 193 static int bo_unmap(struct radeon_bo *bo)
 194 {
 195     struct radeon_bo_gem *bo_gem = (struct radeon_bo_gem*)bo;
 196
 197     if (--bo_gem->map_count > 0) {
 198         return 0;
 199     }
 200     //munmap(bo->ptr, bo->size);
 201     bo->ptr = NULL;
 202     return 0;
 203 }
 204
 205 static int bo_wait(struct radeon_bo *bo)
 206 {
 207     struct drm_radeon_gem_wait_idle args;
 208     int ret;
 209
 210     /* Zero out args to make valgrind happy */
 211     memset(&args, 0, sizeof(args));
 212     args.handle = bo->handle;
 213     do {
 214         ret = drmCommandWriteRead(bo->bom->fd, DRM_RADEON_GEM_WAIT_IDLE,
 215                                   &args, sizeof(args));
 216     } while (ret == -EBUSY);
 217     return ret;
 218 }
 219
 220 static int bo_is_busy(struct radeon_bo *bo, uint32_t *domain)
 221 {
 222     struct drm_radeon_gem_busy args;
 223     int ret;
 224
 225     args.handle = bo->handle;
 226     args.domain = 0;
 227
 228     ret = drmCommandWriteRead(bo->bom->fd, DRM_RADEON_GEM_BUSY,
 229             &args, sizeof(args));
 230
 231     *domain = args.domain;
 232     return ret;
 233 }
 234
 235 static int bo_set_tiling(struct radeon_bo *bo, uint32_t tiling_flags,
 236                                  uint32_t pitch)
 237 {
 238     struct drm_radeon_gem_set_tiling args;
 239     int r;
 240
 241     args.handle = bo->handle;
 242     args.tiling_flags = tiling_flags;
 243     args.pitch = pitch;
 244
 245     r = drmCommandWriteRead(bo->bom->fd,
 246                             DRM_RADEON_GEM_SET_TILING,
 247                             &args,
 248                             sizeof(args));
 249     return r;
 250 }
 251
 252 static int bo_get_tiling(struct radeon_bo *bo, uint32_t *tiling_flags,
 253                                  uint32_t *pitch)
 254 {
 255     struct drm_radeon_gem_set_tiling args;
 256     int r;
 257
 258     args.handle = bo->handle;
 259
 260     r = drmCommandWriteRead(bo->bom->fd,
 261                             DRM_RADEON_GEM_GET_TILING,
 262                             &args,
 263                             sizeof(args));
 264
 265     if (r)
 266         return r;
 267
 268     *tiling_flags = args.tiling_flags;
 269     *pitch = args.pitch;
 270     return r;
 271 }
 272
 273 static struct radeon_bo_funcs bo_gem_funcs = {
 274     bo_open,
 275     bo_ref,
 276     bo_unref,
 277     bo_map,
 278     bo_unmap,
 279     bo_wait,
 280     NULL,
 281     bo_set_tiling,
 282     bo_get_tiling,
 283     bo_is_busy,
 284 };
 285
 286 struct radeon_bo_manager *radeon_bo_manager_gem_ctor(int fd)
 287 {
 288     struct bo_manager_gem *bomg;
 289
 290     bomg = (struct bo_manager_gem*)calloc(1, sizeof(struct bo_manager_gem));
 291     if (bomg == NULL) {
 292         return NULL;
 293     }
 294     bomg->base.funcs = &bo_gem_funcs;
 295     bomg->base.fd = fd;
 296     return (struct radeon_bo_manager*)bomg;
 297 }
 298
 299 void radeon_bo_manager_gem_dtor(struct radeon_bo_manager *bom)
 300 {
 301     struct bo_manager_gem *bomg = (struct bo_manager_gem*)bom;
 302
 303     if (bom == NULL) {
 304         return;
 305     }
 306     free(bomg);
 307 }
 308
 309 uint32_t radeon_gem_name_bo(struct radeon_bo *bo)
 310 {
 311     struct radeon_bo_gem *bo_gem = (struct radeon_bo_gem*)bo;
 312     return bo_gem->name;
 313 }
 314
 315 int radeon_gem_get_kernel_name(struct radeon_bo *bo, uint32_t *name)
 316 {
 317     struct drm_gem_flink flink;
 318     int r;
 319
 320     flink.handle = bo->handle;
 321     r = ioctl(bo->bom->fd, DRM_IOCTL_GEM_FLINK, &flink);
 322     if (r) {
 323         return r;
 324     }
 325     *name = flink.name;
 326     return 0;
 327 }
 328
 329 int radeon_gem_set_domain(struct radeon_bo *bo, uint32_t read_domains, uint32_t write_domain)
 330 {
 331     struct drm_radeon_gem_set_domain args;
 332     int r;
 333
 334     args.handle = bo->handle;
 335     args.read_domains = read_domains;
 336     args.write_domain = write_domain;
 337
 338     r = drmCommandWriteRead(bo->bom->fd,
 339                             DRM_RADEON_GEM_SET_DOMAIN,
 340                             &args,
 341                             sizeof(args));
 342     return r;
 343 }