[cgen]
[external/binutils.git] / opcodes / mep-opc.h
1 /* Instruction opcode header for mep.
2
3 THIS FILE IS MACHINE GENERATED WITH CGEN.
4
5 Copyright 1996-2007 Free Software Foundation, Inc.
6
7 This file is part of the GNU Binutils and/or GDB, the GNU debugger.
8
9    This file is free software; you can redistribute it and/or modify
10    it under the terms of the GNU General Public License as published by
11    the Free Software Foundation; either version 3, or (at your option)
12    any later version.
13
14    It is distributed in the hope that it will be useful, but WITHOUT
15    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
16    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
17    License for more details.
18
19    You should have received a copy of the GNU General Public License along
20    with this program; if not, write to the Free Software Foundation, Inc.,
21    51 Franklin Street - Fifth Floor, Boston, MA 02110-1301, USA.
22
23 */
24
25 #ifndef MEP_OPC_H
26 #define MEP_OPC_H
27
28 /* -- opc.h */
29
30 #undef  CGEN_DIS_HASH_SIZE
31 #define CGEN_DIS_HASH_SIZE 1
32
33 #undef  CGEN_DIS_HASH
34 #define CGEN_DIS_HASH(buffer, insn) 0
35
36 #define CGEN_VERBOSE_ASSEMBLER_ERRORS
37
38 typedef struct
39 {
40   char * name;
41   int    config_enum;
42   unsigned cpu_flag;
43   int    big_endian;
44   int    vliw_bits;
45   CGEN_ATTR_VALUE_BITSET_TYPE cop16_isa;
46   CGEN_ATTR_VALUE_BITSET_TYPE cop32_isa;
47   CGEN_ATTR_VALUE_BITSET_TYPE cop48_isa;
48   CGEN_ATTR_VALUE_BITSET_TYPE cop64_isa;
49   CGEN_ATTR_VALUE_BITSET_TYPE cop_isa;
50   CGEN_ATTR_VALUE_BITSET_TYPE core_isa;
51   unsigned int option_mask;
52 } mep_config_map_struct;
53
54 extern mep_config_map_struct mep_config_map[];
55 extern int mep_config_index;
56
57 extern void init_mep_all_core_isas_mask (void);
58 extern void init_mep_all_cop_isas_mask  (void);
59 extern CGEN_ATTR_VALUE_BITSET_TYPE mep_cop_isa  (void);
60
61 #define MEP_CONFIG     (mep_config_map[mep_config_index].config_enum)
62 #define MEP_CPU        (mep_config_map[mep_config_index].cpu_flag)
63 #define MEP_OMASK      (mep_config_map[mep_config_index].option_mask)
64 #define MEP_VLIW       (mep_config_map[mep_config_index].vliw_bits > 0)
65 #define MEP_VLIW32     (mep_config_map[mep_config_index].vliw_bits == 32)
66 #define MEP_VLIW64     (mep_config_map[mep_config_index].vliw_bits == 64)
67 #define MEP_COP16_ISA  (mep_config_map[mep_config_index].cop16_isa)
68 #define MEP_COP32_ISA  (mep_config_map[mep_config_index].cop32_isa)
69 #define MEP_COP48_ISA  (mep_config_map[mep_config_index].cop48_isa)
70 #define MEP_COP64_ISA  (mep_config_map[mep_config_index].cop64_isa)
71 #define MEP_COP_ISA    (mep_config_map[mep_config_index].cop_isa)
72 #define MEP_CORE_ISA   (mep_config_map[mep_config_index].core_isa)
73
74 extern int mep_insn_supported_by_isa (const CGEN_INSN *, CGEN_ATTR_VALUE_BITSET_TYPE *);
75
76 /* A mask for all ISAs executed by the core.  */
77 #define MEP_ALL_CORE_ISAS_MASK mep_all_core_isas_mask
78 extern CGEN_ATTR_VALUE_BITSET_TYPE mep_all_core_isas_mask;
79
80 #define MEP_INSN_CORE_P(insn) ( \
81   init_mep_all_core_isas_mask (), \
82   mep_insn_supported_by_isa (insn, & MEP_ALL_CORE_ISAS_MASK) \
83 )
84
85 /* A mask for all ISAs executed by a VLIW coprocessor.  */
86 #define MEP_ALL_COP_ISAS_MASK mep_all_cop_isas_mask 
87 extern CGEN_ATTR_VALUE_BITSET_TYPE mep_all_cop_isas_mask;
88
89 #define MEP_INSN_COP_P(insn) ( \
90   init_mep_all_cop_isas_mask (), \
91   mep_insn_supported_by_isa (insn, & MEP_ALL_COP_ISAS_MASK) \
92 )
93
94 extern int mep_cgen_insn_supported (CGEN_CPU_DESC, const CGEN_INSN *);
95
96 /* -- asm.c */
97 /* Enum declaration for mep instruction types.  */
98 typedef enum cgen_insn_type {
99   MEP_INSN_INVALID, MEP_INSN_STCB_R, MEP_INSN_LDCB_R, MEP_INSN_PREF
100  , MEP_INSN_PREFD, MEP_INSN_CASB3, MEP_INSN_CASH3, MEP_INSN_CASW3
101  , MEP_INSN_SBCP, MEP_INSN_LBCP, MEP_INSN_LBUCP, MEP_INSN_SHCP
102  , MEP_INSN_LHCP, MEP_INSN_LHUCP, MEP_INSN_LBUCPA, MEP_INSN_LHUCPA
103  , MEP_INSN_LBUCPM0, MEP_INSN_LHUCPM0, MEP_INSN_LBUCPM1, MEP_INSN_LHUCPM1
104  , MEP_INSN_UCI, MEP_INSN_DSP, MEP_INSN_SB, MEP_INSN_SH
105  , MEP_INSN_SW, MEP_INSN_LB, MEP_INSN_LH, MEP_INSN_LW
106  , MEP_INSN_LBU, MEP_INSN_LHU, MEP_INSN_SW_SP, MEP_INSN_LW_SP
107  , MEP_INSN_SB_TP, MEP_INSN_SH_TP, MEP_INSN_SW_TP, MEP_INSN_LB_TP
108  , MEP_INSN_LH_TP, MEP_INSN_LW_TP, MEP_INSN_LBU_TP, MEP_INSN_LHU_TP
109  , MEP_INSN_SB16, MEP_INSN_SH16, MEP_INSN_SW16, MEP_INSN_LB16
110  , MEP_INSN_LH16, MEP_INSN_LW16, MEP_INSN_LBU16, MEP_INSN_LHU16
111  , MEP_INSN_SW24, MEP_INSN_LW24, MEP_INSN_EXTB, MEP_INSN_EXTH
112  , MEP_INSN_EXTUB, MEP_INSN_EXTUH, MEP_INSN_SSARB, MEP_INSN_MOV
113  , MEP_INSN_MOVI8, MEP_INSN_MOVI16, MEP_INSN_MOVU24, MEP_INSN_MOVU16
114  , MEP_INSN_MOVH, MEP_INSN_ADD3, MEP_INSN_ADD, MEP_INSN_ADD3I
115  , MEP_INSN_ADVCK3, MEP_INSN_SUB, MEP_INSN_SBVCK3, MEP_INSN_NEG
116  , MEP_INSN_SLT3, MEP_INSN_SLTU3, MEP_INSN_SLT3I, MEP_INSN_SLTU3I
117  , MEP_INSN_SL1AD3, MEP_INSN_SL2AD3, MEP_INSN_ADD3X, MEP_INSN_SLT3X
118  , MEP_INSN_SLTU3X, MEP_INSN_OR, MEP_INSN_AND, MEP_INSN_XOR
119  , MEP_INSN_NOR, MEP_INSN_OR3, MEP_INSN_AND3, MEP_INSN_XOR3
120  , MEP_INSN_SRA, MEP_INSN_SRL, MEP_INSN_SLL, MEP_INSN_SRAI
121  , MEP_INSN_SRLI, MEP_INSN_SLLI, MEP_INSN_SLL3, MEP_INSN_FSFT
122  , MEP_INSN_BRA, MEP_INSN_BEQZ, MEP_INSN_BNEZ, MEP_INSN_BEQI
123  , MEP_INSN_BNEI, MEP_INSN_BLTI, MEP_INSN_BGEI, MEP_INSN_BEQ
124  , MEP_INSN_BNE, MEP_INSN_BSR12, MEP_INSN_BSR24, MEP_INSN_JMP
125  , MEP_INSN_JMP24, MEP_INSN_JSR, MEP_INSN_RET, MEP_INSN_REPEAT
126  , MEP_INSN_EREPEAT, MEP_INSN_STC_LP, MEP_INSN_STC_HI, MEP_INSN_STC_LO
127  , MEP_INSN_STC, MEP_INSN_LDC_LP, MEP_INSN_LDC_HI, MEP_INSN_LDC_LO
128  , MEP_INSN_LDC, MEP_INSN_DI, MEP_INSN_EI, MEP_INSN_RETI
129  , MEP_INSN_HALT, MEP_INSN_SLEEP, MEP_INSN_SWI, MEP_INSN_BREAK
130  , MEP_INSN_SYNCM, MEP_INSN_STCB, MEP_INSN_LDCB, MEP_INSN_BSETM
131  , MEP_INSN_BCLRM, MEP_INSN_BNOTM, MEP_INSN_BTSTM, MEP_INSN_TAS
132  , MEP_INSN_CACHE, MEP_INSN_MUL, MEP_INSN_MULU, MEP_INSN_MULR
133  , MEP_INSN_MULRU, MEP_INSN_MADD, MEP_INSN_MADDU, MEP_INSN_MADDR
134  , MEP_INSN_MADDRU, MEP_INSN_DIV, MEP_INSN_DIVU, MEP_INSN_DRET
135  , MEP_INSN_DBREAK, MEP_INSN_LDZ, MEP_INSN_ABS, MEP_INSN_AVE
136  , MEP_INSN_MIN, MEP_INSN_MAX, MEP_INSN_MINU, MEP_INSN_MAXU
137  , MEP_INSN_CLIP, MEP_INSN_CLIPU, MEP_INSN_SADD, MEP_INSN_SSUB
138  , MEP_INSN_SADDU, MEP_INSN_SSUBU, MEP_INSN_SWCP, MEP_INSN_LWCP
139  , MEP_INSN_SMCP, MEP_INSN_LMCP, MEP_INSN_SWCPI, MEP_INSN_LWCPI
140  , MEP_INSN_SMCPI, MEP_INSN_LMCPI, MEP_INSN_SWCP16, MEP_INSN_LWCP16
141  , MEP_INSN_SMCP16, MEP_INSN_LMCP16, MEP_INSN_SBCPA, MEP_INSN_LBCPA
142  , MEP_INSN_SHCPA, MEP_INSN_LHCPA, MEP_INSN_SWCPA, MEP_INSN_LWCPA
143  , MEP_INSN_SMCPA, MEP_INSN_LMCPA, MEP_INSN_SBCPM0, MEP_INSN_LBCPM0
144  , MEP_INSN_SHCPM0, MEP_INSN_LHCPM0, MEP_INSN_SWCPM0, MEP_INSN_LWCPM0
145  , MEP_INSN_SMCPM0, MEP_INSN_LMCPM0, MEP_INSN_SBCPM1, MEP_INSN_LBCPM1
146  , MEP_INSN_SHCPM1, MEP_INSN_LHCPM1, MEP_INSN_SWCPM1, MEP_INSN_LWCPM1
147  , MEP_INSN_SMCPM1, MEP_INSN_LMCPM1, MEP_INSN_BCPEQ, MEP_INSN_BCPNE
148  , MEP_INSN_BCPAT, MEP_INSN_BCPAF, MEP_INSN_SYNCCP, MEP_INSN_JSRV
149  , MEP_INSN_BSRV, MEP_INSN_SIM_SYSCALL, MEP_INSN_RI_0, MEP_INSN_RI_1
150  , MEP_INSN_RI_2, MEP_INSN_RI_3, MEP_INSN_RI_4, MEP_INSN_RI_5
151  , MEP_INSN_RI_6, MEP_INSN_RI_7, MEP_INSN_RI_8, MEP_INSN_RI_9
152  , MEP_INSN_RI_10, MEP_INSN_RI_11, MEP_INSN_RI_12, MEP_INSN_RI_13
153  , MEP_INSN_RI_14, MEP_INSN_RI_15, MEP_INSN_RI_17, MEP_INSN_RI_20
154  , MEP_INSN_RI_21, MEP_INSN_RI_22, MEP_INSN_RI_23, MEP_INSN_RI_26
155 } CGEN_INSN_TYPE;
156
157 /* Index of `invalid' insn place holder.  */
158 #define CGEN_INSN_INVALID MEP_INSN_INVALID
159
160 /* Total number of insns in table.  */
161 #define MAX_INSNS ((int) MEP_INSN_RI_26 + 1)
162
163 /* This struct records data prior to insertion or after extraction.  */
164 struct cgen_fields
165 {
166   int length;
167   long f_nil;
168   long f_anyof;
169   long f_major;
170   long f_rn;
171   long f_rn3;
172   long f_rm;
173   long f_rl;
174   long f_sub2;
175   long f_sub3;
176   long f_sub4;
177   long f_ext;
178   long f_ext4;
179   long f_ext62;
180   long f_crn;
181   long f_csrn_hi;
182   long f_csrn_lo;
183   long f_csrn;
184   long f_crnx_hi;
185   long f_crnx_lo;
186   long f_crnx;
187   long f_0;
188   long f_1;
189   long f_2;
190   long f_3;
191   long f_4;
192   long f_5;
193   long f_6;
194   long f_7;
195   long f_8;
196   long f_9;
197   long f_10;
198   long f_11;
199   long f_12;
200   long f_13;
201   long f_14;
202   long f_15;
203   long f_16;
204   long f_17;
205   long f_18;
206   long f_19;
207   long f_20;
208   long f_21;
209   long f_22;
210   long f_23;
211   long f_24;
212   long f_25;
213   long f_26;
214   long f_27;
215   long f_28;
216   long f_29;
217   long f_30;
218   long f_31;
219   long f_8s8a2;
220   long f_12s4a2;
221   long f_17s16a2;
222   long f_24s5a2n_hi;
223   long f_24s5a2n_lo;
224   long f_24s5a2n;
225   long f_24u5a2n_hi;
226   long f_24u5a2n_lo;
227   long f_24u5a2n;
228   long f_2u6;
229   long f_7u9;
230   long f_7u9a2;
231   long f_7u9a4;
232   long f_16s16;
233   long f_2u10;
234   long f_3u5;
235   long f_4u8;
236   long f_5u8;
237   long f_5u24;
238   long f_6s8;
239   long f_8s8;
240   long f_16u16;
241   long f_12u16;
242   long f_3u29;
243   long f_cdisp10;
244   long f_24u8a4n_hi;
245   long f_24u8a4n_lo;
246   long f_24u8a4n;
247   long f_24u8n_hi;
248   long f_24u8n_lo;
249   long f_24u8n;
250   long f_24u4n_hi;
251   long f_24u4n_lo;
252   long f_24u4n;
253   long f_callnum;
254   long f_ccrn_hi;
255   long f_ccrn_lo;
256   long f_ccrn;
257   long f_c5n4;
258   long f_c5n5;
259   long f_c5n6;
260   long f_c5n7;
261   long f_rl5;
262   long f_12s20;
263   long f_c5_rnm;
264   long f_c5_rm;
265   long f_c5_16u16;
266   long f_c5_rmuimm20;
267   long f_c5_rnmuimm24;
268 };
269
270 #define CGEN_INIT_PARSE(od) \
271 {\
272 }
273 #define CGEN_INIT_INSERT(od) \
274 {\
275 }
276 #define CGEN_INIT_EXTRACT(od) \
277 {\
278 }
279 #define CGEN_INIT_PRINT(od) \
280 {\
281 }
282
283
284 #endif /* MEP_OPC_H */