opcodes/i386-dis.c

   1 /* Print i386 instructions for GDB, the GNU debugger.
   2    Copyright (C) 1988-2017 Free Software Foundation, Inc.
   3
   4    This file is part of the GNU opcodes library.
   5
   6    This library is free software; you can redistribute it and/or modify
   7    it under the terms of the GNU General Public License as published by
   8    the Free Software Foundation; either version 3, or (at your option)
   9    any later version.
  10
  11    It is distributed in the hope that it will be useful, but WITHOUT
  12    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  13    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  14    License for more details.
  15
  16    You should have received a copy of the GNU General Public License
  17    along with this program; if not, write to the Free Software
  18    Foundation, Inc., 51 Franklin Street - Fifth Floor, Boston,
  19    MA 02110-1301, USA.  */
  20
  21
  22 /* 80386 instruction printer by Pace Willisson (pace@prep.ai.mit.edu)
  23    July 1988
  24     modified by John Hassey (hassey@dg-rtp.dg.com)
  25     x86-64 support added by Jan Hubicka (jh@suse.cz)
  26     VIA PadLock support by Michal Ludvig (mludvig@suse.cz).  */
  27
  28 /* The main tables describing the instructions is essentially a copy
  29    of the "Opcode Map" chapter (Appendix A) of the Intel 80386
  30    Programmers Manual.  Usually, there is a capital letter, followed
  31    by a small letter.  The capital letter tell the addressing mode,
  32    and the small letter tells about the operand size.  Refer to
  33    the Intel manual for details.  */
  34
  35 #include "sysdep.h"
  36 #include "disassemble.h"
  37 #include "opintl.h"
  38 #include "opcode/i386.h"
  39 #include "libiberty.h"
  40
  41 #include <setjmp.h>
  42
  43 static int print_insn (bfd_vma, disassemble_info *);
  44 static void dofloat (int);
  45 static void OP_ST (int, int);
  46 static void OP_STi (int, int);
  47 static int putop (const char *, int);
  48 static void oappend (const char *);
  49 static void append_seg (void);
  50 static void OP_indirE (int, int);
  51 static void print_operand_value (char *, int, bfd_vma);
  52 static void OP_E_register (int, int);
  53 static void OP_E_memory (int, int);
  54 static void print_displacement (char *, bfd_vma);
  55 static void OP_E (int, int);
  56 static void OP_G (int, int);
  57 static bfd_vma get64 (void);
  58 static bfd_signed_vma get32 (void);
  59 static bfd_signed_vma get32s (void);
  60 static int get16 (void);
  61 static void set_op (bfd_vma, int);
  62 static void OP_Skip_MODRM (int, int);
  63 static void OP_REG (int, int);
  64 static void OP_IMREG (int, int);
  65 static void OP_I (int, int);
  66 static void OP_I64 (int, int);
  67 static void OP_sI (int, int);
  68 static void OP_J (int, int);
  69 static void OP_SEG (int, int);
  70 static void OP_DIR (int, int);
  71 static void OP_OFF (int, int);
  72 static void OP_OFF64 (int, int);
  73 static void ptr_reg (int, int);
  74 static void OP_ESreg (int, int);
  75 static void OP_DSreg (int, int);
  76 static void OP_C (int, int);
  77 static void OP_D (int, int);
  78 static void OP_T (int, int);
  79 static void OP_R (int, int);
  80 static void OP_MMX (int, int);
  81 static void OP_XMM (int, int);
  82 static void OP_EM (int, int);
  83 static void OP_EX (int, int);
  84 static void OP_EMC (int,int);
  85 static void OP_MXC (int,int);
  86 static void OP_MS (int, int);
  87 static void OP_XS (int, int);
  88 static void OP_M (int, int);
  89 static void OP_VEX (int, int);
  90 static void OP_EX_Vex (int, int);
  91 static void OP_EX_VexW (int, int);
  92 static void OP_EX_VexImmW (int, int);
  93 static void OP_XMM_Vex (int, int);
  94 static void OP_XMM_VexW (int, int);
  95 static void OP_Rounding (int, int);
  96 static void OP_REG_VexI4 (int, int);
  97 static void PCLMUL_Fixup (int, int);
  98 static void VEXI4_Fixup (int, int);
  99 static void VZERO_Fixup (int, int);
 100 static void VCMP_Fixup (int, int);
 101 static void VPCMP_Fixup (int, int);
 102 static void OP_0f07 (int, int);
 103 static void OP_Monitor (int, int);
 104 static void OP_Mwait (int, int);
 105 static void OP_Mwaitx (int, int);
 106 static void NOP_Fixup1 (int, int);
 107 static void NOP_Fixup2 (int, int);
 108 static void OP_3DNowSuffix (int, int);
 109 static void CMP_Fixup (int, int);
 110 static void BadOp (void);
 111 static void REP_Fixup (int, int);
 112 static void BND_Fixup (int, int);
 113 static void NOTRACK_Fixup (int, int);
 114 static void HLE_Fixup1 (int, int);
 115 static void HLE_Fixup2 (int, int);
 116 static void HLE_Fixup3 (int, int);
 117 static void CMPXCHG8B_Fixup (int, int);
 118 static void XMM_Fixup (int, int);
 119 static void CRC32_Fixup (int, int);
 120 static void FXSAVE_Fixup (int, int);
 121 static void PCMPESTR_Fixup (int, int);
 122 static void OP_LWPCB_E (int, int);
 123 static void OP_LWP_E (int, int);
 124 static void OP_Vex_2src_1 (int, int);
 125 static void OP_Vex_2src_2 (int, int);
 126
 127 static void MOVBE_Fixup (int, int);
 128
 129 static void OP_Mask (int, int);
 130
 131 struct dis_private {
 132   /* Points to first byte not fetched.  */
 133   bfd_byte *max_fetched;
 134   bfd_byte the_buffer[MAX_MNEM_SIZE];
 135   bfd_vma insn_start;
 136   int orig_sizeflag;
 137   OPCODES_SIGJMP_BUF bailout;
 138 };
 139
 140 enum address_mode
 141 {
 142   mode_16bit,
 143   mode_32bit,
 144   mode_64bit
 145 };
 146
 147 enum address_mode address_mode;
 148
 149 /* Flags for the prefixes for the current instruction.  See below.  */
 150 static int prefixes;
 151
 152 /* REX prefix the current instruction.  See below.  */
 153 static int rex;
 154 /* Bits of REX we've already used.  */
 155 static int rex_used;
 156 /* REX bits in original REX prefix ignored.  */
 157 static int rex_ignored;
 158 /* Mark parts used in the REX prefix.  When we are testing for
 159    empty prefix (for 8bit register REX extension), just mask it
 160    out.  Otherwise test for REX bit is excuse for existence of REX
 161    only in case value is nonzero.  */
 162 #define USED_REX(value)                                 \
 163   {                                                     \
 164     if (value)                                          \
 165       {                                                 \
 166         if ((rex & value))                              \
 167           rex_used |= (value) | REX_OPCODE;             \
 168       }                                                 \
 169     else                                                \
 170       rex_used |= REX_OPCODE;                           \
 171   }
 172
 173 /* Flags for prefixes which we somehow handled when printing the
 174    current instruction.  */
 175 static int used_prefixes;
 176
 177 /* Flags stored in PREFIXES.  */
 178 #define PREFIX_REPZ 1
 179 #define PREFIX_REPNZ 2
 180 #define PREFIX_LOCK 4
 181 #define PREFIX_CS 8
 182 #define PREFIX_SS 0x10
 183 #define PREFIX_DS 0x20
 184 #define PREFIX_ES 0x40
 185 #define PREFIX_FS 0x80
 186 #define PREFIX_GS 0x100
 187 #define PREFIX_DATA 0x200
 188 #define PREFIX_ADDR 0x400
 189 #define PREFIX_FWAIT 0x800
 190
 191 /* Make sure that bytes from INFO->PRIVATE_DATA->BUFFER (inclusive)
 192    to ADDR (exclusive) are valid.  Returns 1 for success, longjmps
 193    on error.  */
 194 #define FETCH_DATA(info, addr) \
 195   ((addr) <= ((struct dis_private *) (info->private_data))->max_fetched \
 196    ? 1 : fetch_data ((info), (addr)))
 197
 198 static int
 199 fetch_data (struct disassemble_info *info, bfd_byte *addr)
 200 {
 201   int status;
 202   struct dis_private *priv = (struct dis_private *) info->private_data;
 203   bfd_vma start = priv->insn_start + (priv->max_fetched - priv->the_buffer);
 204
 205   if (addr <= priv->the_buffer + MAX_MNEM_SIZE)
 206     status = (*info->read_memory_func) (start,
 207                                         priv->max_fetched,
 208                                         addr - priv->max_fetched,
 209                                         info);
 210   else
 211     status = -1;
 212   if (status != 0)
 213     {
 214       /* If we did manage to read at least one byte, then
 215          print_insn_i386 will do something sensible.  Otherwise, print
 216          an error.  We do that here because this is where we know
 217          STATUS.  */
 218       if (priv->max_fetched == priv->the_buffer)
 219         (*info->memory_error_func) (status, start, info);
 220       OPCODES_SIGLONGJMP (priv->bailout, 1);
 221     }
 222   else
 223     priv->max_fetched = addr;
 224   return 1;
 225 }
 226
 227 /* Possible values for prefix requirement.  */
 228 #define PREFIX_IGNORED_SHIFT    16
 229 #define PREFIX_IGNORED_REPZ     (PREFIX_REPZ << PREFIX_IGNORED_SHIFT)
 230 #define PREFIX_IGNORED_REPNZ    (PREFIX_REPNZ << PREFIX_IGNORED_SHIFT)
 231 #define PREFIX_IGNORED_DATA     (PREFIX_DATA << PREFIX_IGNORED_SHIFT)
 232 #define PREFIX_IGNORED_ADDR     (PREFIX_ADDR << PREFIX_IGNORED_SHIFT)
 233 #define PREFIX_IGNORED_LOCK     (PREFIX_LOCK << PREFIX_IGNORED_SHIFT)
 234
 235 /* Opcode prefixes.  */
 236 #define PREFIX_OPCODE           (PREFIX_REPZ \
 237                                  | PREFIX_REPNZ \
 238                                  | PREFIX_DATA)
 239
 240 /* Prefixes ignored.  */
 241 #define PREFIX_IGNORED          (PREFIX_IGNORED_REPZ \
 242                                  | PREFIX_IGNORED_REPNZ \
 243                                  | PREFIX_IGNORED_DATA)
 244
 245 #define XX { NULL, 0 }
 246 #define Bad_Opcode NULL, { { NULL, 0 } }, 0
 247
 248 #define Eb { OP_E, b_mode }
 249 #define Ebnd { OP_E, bnd_mode }
 250 #define EbS { OP_E, b_swap_mode }
 251 #define Ev { OP_E, v_mode }
 252 #define Ev_bnd { OP_E, v_bnd_mode }
 253 #define EvS { OP_E, v_swap_mode }
 254 #define Ed { OP_E, d_mode }
 255 #define Edq { OP_E, dq_mode }
 256 #define Edqw { OP_E, dqw_mode }
 257 #define Edqb { OP_E, dqb_mode }
 258 #define Edb { OP_E, db_mode }
 259 #define Edw { OP_E, dw_mode }
 260 #define Edqd { OP_E, dqd_mode }
 261 #define Eq { OP_E, q_mode }
 262 #define indirEv { OP_indirE, indir_v_mode }
 263 #define indirEp { OP_indirE, f_mode }
 264 #define stackEv { OP_E, stack_v_mode }
 265 #define Em { OP_E, m_mode }
 266 #define Ew { OP_E, w_mode }
 267 #define M { OP_M, 0 }           /* lea, lgdt, etc. */
 268 #define Ma { OP_M, a_mode }
 269 #define Mb { OP_M, b_mode }
 270 #define Md { OP_M, d_mode }
 271 #define Mo { OP_M, o_mode }
 272 #define Mp { OP_M, f_mode }             /* 32 or 48 bit memory operand for LDS, LES etc */
 273 #define Mq { OP_M, q_mode }
 274 #define Mx { OP_M, x_mode }
 275 #define Mxmm { OP_M, xmm_mode }
 276 #define Gb { OP_G, b_mode }
 277 #define Gbnd { OP_G, bnd_mode }
 278 #define Gv { OP_G, v_mode }
 279 #define Gd { OP_G, d_mode }
 280 #define Gdq { OP_G, dq_mode }
 281 #define Gm { OP_G, m_mode }
 282 #define Gw { OP_G, w_mode }
 283 #define Rd { OP_R, d_mode }
 284 #define Rdq { OP_R, dq_mode }
 285 #define Rm { OP_R, m_mode }
 286 #define Ib { OP_I, b_mode }
 287 #define sIb { OP_sI, b_mode }   /* sign extened byte */
 288 #define sIbT { OP_sI, b_T_mode } /* sign extened byte like 'T' */
 289 #define Iv { OP_I, v_mode }
 290 #define sIv { OP_sI, v_mode }
 291 #define Iq { OP_I, q_mode }
 292 #define Iv64 { OP_I64, v_mode }
 293 #define Iw { OP_I, w_mode }
 294 #define I1 { OP_I, const_1_mode }
 295 #define Jb { OP_J, b_mode }
 296 #define Jv { OP_J, v_mode }
 297 #define Cm { OP_C, m_mode }
 298 #define Dm { OP_D, m_mode }
 299 #define Td { OP_T, d_mode }
 300 #define Skip_MODRM { OP_Skip_MODRM, 0 }
 301
 302 #define RMeAX { OP_REG, eAX_reg }
 303 #define RMeBX { OP_REG, eBX_reg }
 304 #define RMeCX { OP_REG, eCX_reg }
 305 #define RMeDX { OP_REG, eDX_reg }
 306 #define RMeSP { OP_REG, eSP_reg }
 307 #define RMeBP { OP_REG, eBP_reg }
 308 #define RMeSI { OP_REG, eSI_reg }
 309 #define RMeDI { OP_REG, eDI_reg }
 310 #define RMrAX { OP_REG, rAX_reg }
 311 #define RMrBX { OP_REG, rBX_reg }
 312 #define RMrCX { OP_REG, rCX_reg }
 313 #define RMrDX { OP_REG, rDX_reg }
 314 #define RMrSP { OP_REG, rSP_reg }
 315 #define RMrBP { OP_REG, rBP_reg }
 316 #define RMrSI { OP_REG, rSI_reg }
 317 #define RMrDI { OP_REG, rDI_reg }
 318 #define RMAL { OP_REG, al_reg }
 319 #define RMCL { OP_REG, cl_reg }
 320 #define RMDL { OP_REG, dl_reg }
 321 #define RMBL { OP_REG, bl_reg }
 322 #define RMAH { OP_REG, ah_reg }
 323 #define RMCH { OP_REG, ch_reg }
 324 #define RMDH { OP_REG, dh_reg }
 325 #define RMBH { OP_REG, bh_reg }
 326 #define RMAX { OP_REG, ax_reg }
 327 #define RMDX { OP_REG, dx_reg }
 328
 329 #define eAX { OP_IMREG, eAX_reg }
 330 #define eBX { OP_IMREG, eBX_reg }
 331 #define eCX { OP_IMREG, eCX_reg }
 332 #define eDX { OP_IMREG, eDX_reg }
 333 #define eSP { OP_IMREG, eSP_reg }
 334 #define eBP { OP_IMREG, eBP_reg }
 335 #define eSI { OP_IMREG, eSI_reg }
 336 #define eDI { OP_IMREG, eDI_reg }
 337 #define AL { OP_IMREG, al_reg }
 338 #define CL { OP_IMREG, cl_reg }
 339 #define DL { OP_IMREG, dl_reg }
 340 #define BL { OP_IMREG, bl_reg }
 341 #define AH { OP_IMREG, ah_reg }
 342 #define CH { OP_IMREG, ch_reg }
 343 #define DH { OP_IMREG, dh_reg }
 344 #define BH { OP_IMREG, bh_reg }
 345 #define AX { OP_IMREG, ax_reg }
 346 #define DX { OP_IMREG, dx_reg }
 347 #define zAX { OP_IMREG, z_mode_ax_reg }
 348 #define indirDX { OP_IMREG, indir_dx_reg }
 349
 350 #define Sw { OP_SEG, w_mode }
 351 #define Sv { OP_SEG, v_mode }
 352 #define Ap { OP_DIR, 0 }
 353 #define Ob { OP_OFF64, b_mode }
 354 #define Ov { OP_OFF64, v_mode }
 355 #define Xb { OP_DSreg, eSI_reg }
 356 #define Xv { OP_DSreg, eSI_reg }
 357 #define Xz { OP_DSreg, eSI_reg }
 358 #define Yb { OP_ESreg, eDI_reg }
 359 #define Yv { OP_ESreg, eDI_reg }
 360 #define DSBX { OP_DSreg, eBX_reg }
 361
 362 #define es { OP_REG, es_reg }
 363 #define ss { OP_REG, ss_reg }
 364 #define cs { OP_REG, cs_reg }
 365 #define ds { OP_REG, ds_reg }
 366 #define fs { OP_REG, fs_reg }
 367 #define gs { OP_REG, gs_reg }
 368
 369 #define MX { OP_MMX, 0 }
 370 #define XM { OP_XMM, 0 }
 371 #define XMScalar { OP_XMM, scalar_mode }
 372 #define XMGatherQ { OP_XMM, vex_vsib_q_w_dq_mode }
 373 #define XMM { OP_XMM, xmm_mode }
 374 #define XMxmmq { OP_XMM, xmmq_mode }
 375 #define EM { OP_EM, v_mode }
 376 #define EMS { OP_EM, v_swap_mode }
 377 #define EMd { OP_EM, d_mode }
 378 #define EMx { OP_EM, x_mode }
 379 #define EXbScalar { OP_EX, b_scalar_mode }
 380 #define EXw { OP_EX, w_mode }
 381 #define EXwScalar { OP_EX, w_scalar_mode }
 382 #define EXd { OP_EX, d_mode }
 383 #define EXdScalar { OP_EX, d_scalar_mode }
 384 #define EXdS { OP_EX, d_swap_mode }
 385 #define EXdScalarS { OP_EX, d_scalar_swap_mode }
 386 #define EXq { OP_EX, q_mode }
 387 #define EXqScalar { OP_EX, q_scalar_mode }
 388 #define EXqScalarS { OP_EX, q_scalar_swap_mode }
 389 #define EXqS { OP_EX, q_swap_mode }
 390 #define EXx { OP_EX, x_mode }
 391 #define EXxS { OP_EX, x_swap_mode }
 392 #define EXxmm { OP_EX, xmm_mode }
 393 #define EXymm { OP_EX, ymm_mode }
 394 #define EXxmmq { OP_EX, xmmq_mode }
 395 #define EXEvexHalfBcstXmmq { OP_EX, evex_half_bcst_xmmq_mode }
 396 #define EXxmm_mb { OP_EX, xmm_mb_mode }
 397 #define EXxmm_mw { OP_EX, xmm_mw_mode }
 398 #define EXxmm_md { OP_EX, xmm_md_mode }
 399 #define EXxmm_mq { OP_EX, xmm_mq_mode }
 400 #define EXxmm_mdq { OP_EX, xmm_mdq_mode }
 401 #define EXxmmdw { OP_EX, xmmdw_mode }
 402 #define EXxmmqd { OP_EX, xmmqd_mode }
 403 #define EXymmq { OP_EX, ymmq_mode }
 404 #define EXVexWdq { OP_EX, vex_w_dq_mode }
 405 #define EXVexWdqScalar { OP_EX, vex_scalar_w_dq_mode }
 406 #define EXEvexXGscat { OP_EX, evex_x_gscat_mode }
 407 #define EXEvexXNoBcst { OP_EX, evex_x_nobcst_mode }
 408 #define MS { OP_MS, v_mode }
 409 #define XS { OP_XS, v_mode }
 410 #define EMCq { OP_EMC, q_mode }
 411 #define MXC { OP_MXC, 0 }
 412 #define OPSUF { OP_3DNowSuffix, 0 }
 413 #define CMP { CMP_Fixup, 0 }
 414 #define XMM0 { XMM_Fixup, 0 }
 415 #define FXSAVE { FXSAVE_Fixup, 0 }
 416 #define Vex_2src_1 { OP_Vex_2src_1, 0 }
 417 #define Vex_2src_2 { OP_Vex_2src_2, 0 }
 418
 419 #define Vex { OP_VEX, vex_mode }
 420 #define VexScalar { OP_VEX, vex_scalar_mode }
 421 #define VexGatherQ { OP_VEX, vex_vsib_q_w_dq_mode }
 422 #define Vex128 { OP_VEX, vex128_mode }
 423 #define Vex256 { OP_VEX, vex256_mode }
 424 #define VexGdq { OP_VEX, dq_mode }
 425 #define VexI4 { VEXI4_Fixup, 0}
 426 #define EXdVex { OP_EX_Vex, d_mode }
 427 #define EXdVexS { OP_EX_Vex, d_swap_mode }
 428 #define EXdVexScalarS { OP_EX_Vex, d_scalar_swap_mode }
 429 #define EXqVex { OP_EX_Vex, q_mode }
 430 #define EXqVexS { OP_EX_Vex, q_swap_mode }
 431 #define EXqVexScalarS { OP_EX_Vex, q_scalar_swap_mode }
 432 #define EXVexW { OP_EX_VexW, x_mode }
 433 #define EXdVexW { OP_EX_VexW, d_mode }
 434 #define EXqVexW { OP_EX_VexW, q_mode }
 435 #define EXVexImmW { OP_EX_VexImmW, x_mode }
 436 #define XMVex { OP_XMM_Vex, 0 }
 437 #define XMVexScalar { OP_XMM_Vex, scalar_mode }
 438 #define XMVexW { OP_XMM_VexW, 0 }
 439 #define XMVexI4 { OP_REG_VexI4, x_mode }
 440 #define PCLMUL { PCLMUL_Fixup, 0 }
 441 #define VZERO { VZERO_Fixup, 0 }
 442 #define VCMP { VCMP_Fixup, 0 }
 443 #define VPCMP { VPCMP_Fixup, 0 }
 444
 445 #define EXxEVexR { OP_Rounding, evex_rounding_mode }
 446 #define EXxEVexS { OP_Rounding, evex_sae_mode }
 447
 448 #define XMask { OP_Mask, mask_mode }
 449 #define MaskG { OP_G, mask_mode }
 450 #define MaskE { OP_E, mask_mode }
 451 #define MaskBDE { OP_E, mask_bd_mode }
 452 #define MaskR { OP_R, mask_mode }
 453 #define MaskVex { OP_VEX, mask_mode }
 454
 455 #define MVexVSIBDWpX { OP_M, vex_vsib_d_w_dq_mode }
 456 #define MVexVSIBDQWpX { OP_M, vex_vsib_d_w_d_mode }
 457 #define MVexVSIBQWpX { OP_M, vex_vsib_q_w_dq_mode }
 458 #define MVexVSIBQDWpX { OP_M, vex_vsib_q_w_d_mode }
 459
 460 /* Used handle "rep" prefix for string instructions.  */
 461 #define Xbr { REP_Fixup, eSI_reg }
 462 #define Xvr { REP_Fixup, eSI_reg }
 463 #define Ybr { REP_Fixup, eDI_reg }
 464 #define Yvr { REP_Fixup, eDI_reg }
 465 #define Yzr { REP_Fixup, eDI_reg }
 466 #define indirDXr { REP_Fixup, indir_dx_reg }
 467 #define ALr { REP_Fixup, al_reg }
 468 #define eAXr { REP_Fixup, eAX_reg }
 469
 470 /* Used handle HLE prefix for lockable instructions.  */
 471 #define Ebh1 { HLE_Fixup1, b_mode }
 472 #define Evh1 { HLE_Fixup1, v_mode }
 473 #define Ebh2 { HLE_Fixup2, b_mode }
 474 #define Evh2 { HLE_Fixup2, v_mode }
 475 #define Ebh3 { HLE_Fixup3, b_mode }
 476 #define Evh3 { HLE_Fixup3, v_mode }
 477
 478 #define BND { BND_Fixup, 0 }
 479 #define NOTRACK { NOTRACK_Fixup, 0 }
 480
 481 #define cond_jump_flag { NULL, cond_jump_mode }
 482 #define loop_jcxz_flag { NULL, loop_jcxz_mode }
 483
 484 /* bits in sizeflag */
 485 #define SUFFIX_ALWAYS 4
 486 #define AFLAG 2
 487 #define DFLAG 1
 488
 489 enum
 490 {
 491   /* byte operand */
 492   b_mode = 1,
 493   /* byte operand with operand swapped */
 494   b_swap_mode,
 495   /* byte operand, sign extend like 'T' suffix */
 496   b_T_mode,
 497   /* operand size depends on prefixes */
 498   v_mode,
 499   /* operand size depends on prefixes with operand swapped */
 500   v_swap_mode,
 501   /* word operand */
 502   w_mode,
 503   /* double word operand  */
 504   d_mode,
 505   /* double word operand with operand swapped */
 506   d_swap_mode,
 507   /* quad word operand */
 508   q_mode,
 509   /* quad word operand with operand swapped */
 510   q_swap_mode,
 511   /* ten-byte operand */
 512   t_mode,
 513   /* 16-byte XMM, 32-byte YMM or 64-byte ZMM operand.  In EVEX with
 514      broadcast enabled.  */
 515   x_mode,
 516   /* Similar to x_mode, but with different EVEX mem shifts.  */
 517   evex_x_gscat_mode,
 518   /* Similar to x_mode, but with disabled broadcast.  */
 519   evex_x_nobcst_mode,
 520   /* Similar to x_mode, but with operands swapped and disabled broadcast
 521      in EVEX.  */
 522   x_swap_mode,
 523   /* 16-byte XMM operand */
 524   xmm_mode,
 525   /* XMM, XMM or YMM register operand, or quad word, xmmword or ymmword
 526      memory operand (depending on vector length).  Broadcast isn't
 527      allowed.  */
 528   xmmq_mode,
 529   /* Same as xmmq_mode, but broadcast is allowed.  */
 530   evex_half_bcst_xmmq_mode,
 531   /* XMM register or byte memory operand */
 532   xmm_mb_mode,
 533   /* XMM register or word memory operand */
 534   xmm_mw_mode,
 535   /* XMM register or double word memory operand */
 536   xmm_md_mode,
 537   /* XMM register or quad word memory operand */
 538   xmm_mq_mode,
 539   /* XMM register or double/quad word memory operand, depending on
 540      VEX.W.  */
 541   xmm_mdq_mode,
 542   /* 16-byte XMM, word, double word or quad word operand.  */
 543   xmmdw_mode,
 544   /* 16-byte XMM, double word, quad word operand or xmm word operand.  */
 545   xmmqd_mode,
 546   /* 32-byte YMM operand */
 547   ymm_mode,
 548   /* quad word, ymmword or zmmword memory operand.  */
 549   ymmq_mode,
 550   /* 32-byte YMM or 16-byte word operand */
 551   ymmxmm_mode,
 552   /* d_mode in 32bit, q_mode in 64bit mode.  */
 553   m_mode,
 554   /* pair of v_mode operands */
 555   a_mode,
 556   cond_jump_mode,
 557   loop_jcxz_mode,
 558   v_bnd_mode,
 559   /* operand size depends on REX prefixes.  */
 560   dq_mode,
 561   /* registers like dq_mode, memory like w_mode.  */
 562   dqw_mode,
 563   bnd_mode,
 564   /* 4- or 6-byte pointer operand */
 565   f_mode,
 566   const_1_mode,
 567   /* v_mode for indirect branch opcodes.  */
 568   indir_v_mode,
 569   /* v_mode for stack-related opcodes.  */
 570   stack_v_mode,
 571   /* non-quad operand size depends on prefixes */
 572   z_mode,
 573   /* 16-byte operand */
 574   o_mode,
 575   /* registers like dq_mode, memory like b_mode.  */
 576   dqb_mode,
 577   /* registers like d_mode, memory like b_mode.  */
 578   db_mode,
 579   /* registers like d_mode, memory like w_mode.  */
 580   dw_mode,
 581   /* registers like dq_mode, memory like d_mode.  */
 582   dqd_mode,
 583   /* normal vex mode */
 584   vex_mode,
 585   /* 128bit vex mode */
 586   vex128_mode,
 587   /* 256bit vex mode */
 588   vex256_mode,
 589   /* operand size depends on the VEX.W bit.  */
 590   vex_w_dq_mode,
 591
 592   /* Similar to vex_w_dq_mode, with VSIB dword indices.  */
 593   vex_vsib_d_w_dq_mode,
 594   /* Similar to vex_vsib_d_w_dq_mode, with smaller memory.  */
 595   vex_vsib_d_w_d_mode,
 596   /* Similar to vex_w_dq_mode, with VSIB qword indices.  */
 597   vex_vsib_q_w_dq_mode,
 598   /* Similar to vex_vsib_q_w_dq_mode, with smaller memory.  */
 599   vex_vsib_q_w_d_mode,
 600
 601   /* scalar, ignore vector length.  */
 602   scalar_mode,
 603   /* like b_mode, ignore vector length.  */
 604   b_scalar_mode,
 605   /* like w_mode, ignore vector length.  */
 606   w_scalar_mode,
 607   /* like d_mode, ignore vector length.  */
 608   d_scalar_mode,
 609   /* like d_swap_mode, ignore vector length.  */
 610   d_scalar_swap_mode,
 611   /* like q_mode, ignore vector length.  */
 612   q_scalar_mode,
 613   /* like q_swap_mode, ignore vector length.  */
 614   q_scalar_swap_mode,
 615   /* like vex_mode, ignore vector length.  */
 616   vex_scalar_mode,
 617   /* like vex_w_dq_mode, ignore vector length.  */
 618   vex_scalar_w_dq_mode,
 619
 620   /* Static rounding.  */
 621   evex_rounding_mode,
 622   /* Supress all exceptions.  */
 623   evex_sae_mode,
 624
 625   /* Mask register operand.  */
 626   mask_mode,
 627   /* Mask register operand.  */
 628   mask_bd_mode,
 629
 630   es_reg,
 631   cs_reg,
 632   ss_reg,
 633   ds_reg,
 634   fs_reg,
 635   gs_reg,
 636
 637   eAX_reg,
 638   eCX_reg,
 639   eDX_reg,
 640   eBX_reg,
 641   eSP_reg,
 642   eBP_reg,
 643   eSI_reg,
 644   eDI_reg,
 645
 646   al_reg,
 647   cl_reg,
 648   dl_reg,
 649   bl_reg,
 650   ah_reg,
 651   ch_reg,
 652   dh_reg,
 653   bh_reg,
 654
 655   ax_reg,
 656   cx_reg,
 657   dx_reg,
 658   bx_reg,
 659   sp_reg,
 660   bp_reg,
 661   si_reg,
 662   di_reg,
 663
 664   rAX_reg,
 665   rCX_reg,
 666   rDX_reg,
 667   rBX_reg,
 668   rSP_reg,
 669   rBP_reg,
 670   rSI_reg,
 671   rDI_reg,
 672
 673   z_mode_ax_reg,
 674   indir_dx_reg
 675 };
 676
 677 enum
 678 {
 679   FLOATCODE = 1,
 680   USE_REG_TABLE,
 681   USE_MOD_TABLE,
 682   USE_RM_TABLE,
 683   USE_PREFIX_TABLE,
 684   USE_X86_64_TABLE,
 685   USE_3BYTE_TABLE,
 686   USE_XOP_8F_TABLE,
 687   USE_VEX_C4_TABLE,
 688   USE_VEX_C5_TABLE,
 689   USE_VEX_LEN_TABLE,
 690   USE_VEX_W_TABLE,
 691   USE_EVEX_TABLE
 692 };
 693
 694 #define FLOAT                   NULL, { { NULL, FLOATCODE } }, 0
 695
 696 #define DIS386(T, I)            NULL, { { NULL, (T)}, { NULL,  (I) } }, 0
 697 #define DIS386_PREFIX(T, I, P)          NULL, { { NULL, (T)}, { NULL,  (I) } }, P
 698 #define REG_TABLE(I)            DIS386 (USE_REG_TABLE, (I))
 699 #define MOD_TABLE(I)            DIS386 (USE_MOD_TABLE, (I))
 700 #define RM_TABLE(I)             DIS386 (USE_RM_TABLE, (I))
 701 #define PREFIX_TABLE(I)         DIS386 (USE_PREFIX_TABLE, (I))
 702 #define X86_64_TABLE(I)         DIS386 (USE_X86_64_TABLE, (I))
 703 #define THREE_BYTE_TABLE(I)     DIS386 (USE_3BYTE_TABLE, (I))
 704 #define THREE_BYTE_TABLE_PREFIX(I, P)   DIS386_PREFIX (USE_3BYTE_TABLE, (I), P)
 705 #define XOP_8F_TABLE(I)         DIS386 (USE_XOP_8F_TABLE, (I))
 706 #define VEX_C4_TABLE(I)         DIS386 (USE_VEX_C4_TABLE, (I))
 707 #define VEX_C5_TABLE(I)         DIS386 (USE_VEX_C5_TABLE, (I))
 708 #define VEX_LEN_TABLE(I)        DIS386 (USE_VEX_LEN_TABLE, (I))
 709 #define VEX_W_TABLE(I)          DIS386 (USE_VEX_W_TABLE, (I))
 710 #define EVEX_TABLE(I)           DIS386 (USE_EVEX_TABLE, (I))
 711
 712 enum
 713 {
 714   REG_80 = 0,
 715   REG_81,
 716   REG_83,
 717   REG_8F,
 718   REG_C0,
 719   REG_C1,
 720   REG_C6,
 721   REG_C7,
 722   REG_D0,
 723   REG_D1,
 724   REG_D2,
 725   REG_D3,
 726   REG_F6,
 727   REG_F7,
 728   REG_FE,
 729   REG_FF,
 730   REG_0F00,
 731   REG_0F01,
 732   REG_0F0D,
 733   REG_0F18,
 734   REG_0F1E_MOD_3,
 735   REG_0F71,
 736   REG_0F72,
 737   REG_0F73,
 738   REG_0FA6,
 739   REG_0FA7,
 740   REG_0FAE,
 741   REG_0FBA,
 742   REG_0FC7,
 743   REG_VEX_0F71,
 744   REG_VEX_0F72,
 745   REG_VEX_0F73,
 746   REG_VEX_0FAE,
 747   REG_VEX_0F38F3,
 748   REG_XOP_LWPCB,
 749   REG_XOP_LWP,
 750   REG_XOP_TBM_01,
 751   REG_XOP_TBM_02,
 752
 753   REG_EVEX_0F71,
 754   REG_EVEX_0F72,
 755   REG_EVEX_0F73,
 756   REG_EVEX_0F38C6,
 757   REG_EVEX_0F38C7
 758 };
 759
 760 enum
 761 {
 762   MOD_8D = 0,
 763   MOD_C6_REG_7,
 764   MOD_C7_REG_7,
 765   MOD_FF_REG_3,
 766   MOD_FF_REG_5,
 767   MOD_0F01_REG_0,
 768   MOD_0F01_REG_1,
 769   MOD_0F01_REG_2,
 770   MOD_0F01_REG_3,
 771   MOD_0F01_REG_5,
 772   MOD_0F01_REG_7,
 773   MOD_0F12_PREFIX_0,
 774   MOD_0F13,
 775   MOD_0F16_PREFIX_0,
 776   MOD_0F17,
 777   MOD_0F18_REG_0,
 778   MOD_0F18_REG_1,
 779   MOD_0F18_REG_2,
 780   MOD_0F18_REG_3,
 781   MOD_0F18_REG_4,
 782   MOD_0F18_REG_5,
 783   MOD_0F18_REG_6,
 784   MOD_0F18_REG_7,
 785   MOD_0F1A_PREFIX_0,
 786   MOD_0F1B_PREFIX_0,
 787   MOD_0F1B_PREFIX_1,
 788   MOD_0F1E_PREFIX_1,
 789   MOD_0F24,
 790   MOD_0F26,
 791   MOD_0F2B_PREFIX_0,
 792   MOD_0F2B_PREFIX_1,
 793   MOD_0F2B_PREFIX_2,
 794   MOD_0F2B_PREFIX_3,
 795   MOD_0F51,
 796   MOD_0F71_REG_2,
 797   MOD_0F71_REG_4,
 798   MOD_0F71_REG_6,
 799   MOD_0F72_REG_2,
 800   MOD_0F72_REG_4,
 801   MOD_0F72_REG_6,
 802   MOD_0F73_REG_2,
 803   MOD_0F73_REG_3,
 804   MOD_0F73_REG_6,
 805   MOD_0F73_REG_7,
 806   MOD_0FAE_REG_0,
 807   MOD_0FAE_REG_1,
 808   MOD_0FAE_REG_2,
 809   MOD_0FAE_REG_3,
 810   MOD_0FAE_REG_4,
 811   MOD_0FAE_REG_5,
 812   MOD_0FAE_REG_6,
 813   MOD_0FAE_REG_7,
 814   MOD_0FB2,
 815   MOD_0FB4,
 816   MOD_0FB5,
 817   MOD_0FC3,
 818   MOD_0FC7_REG_3,
 819   MOD_0FC7_REG_4,
 820   MOD_0FC7_REG_5,
 821   MOD_0FC7_REG_6,
 822   MOD_0FC7_REG_7,
 823   MOD_0FD7,
 824   MOD_0FE7_PREFIX_2,
 825   MOD_0FF0_PREFIX_3,
 826   MOD_0F382A_PREFIX_2,
 827   MOD_0F38F5_PREFIX_2,
 828   MOD_0F38F6_PREFIX_0,
 829   MOD_62_32BIT,
 830   MOD_C4_32BIT,
 831   MOD_C5_32BIT,
 832   MOD_VEX_0F12_PREFIX_0,
 833   MOD_VEX_0F13,
 834   MOD_VEX_0F16_PREFIX_0,
 835   MOD_VEX_0F17,
 836   MOD_VEX_0F2B,
 837   MOD_VEX_W_0_0F41_P_0_LEN_1,
 838   MOD_VEX_W_1_0F41_P_0_LEN_1,
 839   MOD_VEX_W_0_0F41_P_2_LEN_1,
 840   MOD_VEX_W_1_0F41_P_2_LEN_1,
 841   MOD_VEX_W_0_0F42_P_0_LEN_1,
 842   MOD_VEX_W_1_0F42_P_0_LEN_1,
 843   MOD_VEX_W_0_0F42_P_2_LEN_1,
 844   MOD_VEX_W_1_0F42_P_2_LEN_1,
 845   MOD_VEX_W_0_0F44_P_0_LEN_1,
 846   MOD_VEX_W_1_0F44_P_0_LEN_1,
 847   MOD_VEX_W_0_0F44_P_2_LEN_1,
 848   MOD_VEX_W_1_0F44_P_2_LEN_1,
 849   MOD_VEX_W_0_0F45_P_0_LEN_1,
 850   MOD_VEX_W_1_0F45_P_0_LEN_1,
 851   MOD_VEX_W_0_0F45_P_2_LEN_1,
 852   MOD_VEX_W_1_0F45_P_2_LEN_1,
 853   MOD_VEX_W_0_0F46_P_0_LEN_1,
 854   MOD_VEX_W_1_0F46_P_0_LEN_1,
 855   MOD_VEX_W_0_0F46_P_2_LEN_1,
 856   MOD_VEX_W_1_0F46_P_2_LEN_1,
 857   MOD_VEX_W_0_0F47_P_0_LEN_1,
 858   MOD_VEX_W_1_0F47_P_0_LEN_1,
 859   MOD_VEX_W_0_0F47_P_2_LEN_1,
 860   MOD_VEX_W_1_0F47_P_2_LEN_1,
 861   MOD_VEX_W_0_0F4A_P_0_LEN_1,
 862   MOD_VEX_W_1_0F4A_P_0_LEN_1,
 863   MOD_VEX_W_0_0F4A_P_2_LEN_1,
 864   MOD_VEX_W_1_0F4A_P_2_LEN_1,
 865   MOD_VEX_W_0_0F4B_P_0_LEN_1,
 866   MOD_VEX_W_1_0F4B_P_0_LEN_1,
 867   MOD_VEX_W_0_0F4B_P_2_LEN_1,
 868   MOD_VEX_0F50,
 869   MOD_VEX_0F71_REG_2,
 870   MOD_VEX_0F71_REG_4,
 871   MOD_VEX_0F71_REG_6,
 872   MOD_VEX_0F72_REG_2,
 873   MOD_VEX_0F72_REG_4,
 874   MOD_VEX_0F72_REG_6,
 875   MOD_VEX_0F73_REG_2,
 876   MOD_VEX_0F73_REG_3,
 877   MOD_VEX_0F73_REG_6,
 878   MOD_VEX_0F73_REG_7,
 879   MOD_VEX_W_0_0F91_P_0_LEN_0,
 880   MOD_VEX_W_1_0F91_P_0_LEN_0,
 881   MOD_VEX_W_0_0F91_P_2_LEN_0,
 882   MOD_VEX_W_1_0F91_P_2_LEN_0,
 883   MOD_VEX_W_0_0F92_P_0_LEN_0,
 884   MOD_VEX_W_0_0F92_P_2_LEN_0,
 885   MOD_VEX_W_0_0F92_P_3_LEN_0,
 886   MOD_VEX_W_1_0F92_P_3_LEN_0,
 887   MOD_VEX_W_0_0F93_P_0_LEN_0,
 888   MOD_VEX_W_0_0F93_P_2_LEN_0,
 889   MOD_VEX_W_0_0F93_P_3_LEN_0,
 890   MOD_VEX_W_1_0F93_P_3_LEN_0,
 891   MOD_VEX_W_0_0F98_P_0_LEN_0,
 892   MOD_VEX_W_1_0F98_P_0_LEN_0,
 893   MOD_VEX_W_0_0F98_P_2_LEN_0,
 894   MOD_VEX_W_1_0F98_P_2_LEN_0,
 895   MOD_VEX_W_0_0F99_P_0_LEN_0,
 896   MOD_VEX_W_1_0F99_P_0_LEN_0,
 897   MOD_VEX_W_0_0F99_P_2_LEN_0,
 898   MOD_VEX_W_1_0F99_P_2_LEN_0,
 899   MOD_VEX_0FAE_REG_2,
 900   MOD_VEX_0FAE_REG_3,
 901   MOD_VEX_0FD7_PREFIX_2,
 902   MOD_VEX_0FE7_PREFIX_2,
 903   MOD_VEX_0FF0_PREFIX_3,
 904   MOD_VEX_0F381A_PREFIX_2,
 905   MOD_VEX_0F382A_PREFIX_2,
 906   MOD_VEX_0F382C_PREFIX_2,
 907   MOD_VEX_0F382D_PREFIX_2,
 908   MOD_VEX_0F382E_PREFIX_2,
 909   MOD_VEX_0F382F_PREFIX_2,
 910   MOD_VEX_0F385A_PREFIX_2,
 911   MOD_VEX_0F388C_PREFIX_2,
 912   MOD_VEX_0F388E_PREFIX_2,
 913   MOD_VEX_W_0_0F3A30_P_2_LEN_0,
 914   MOD_VEX_W_1_0F3A30_P_2_LEN_0,
 915   MOD_VEX_W_0_0F3A31_P_2_LEN_0,
 916   MOD_VEX_W_1_0F3A31_P_2_LEN_0,
 917   MOD_VEX_W_0_0F3A32_P_2_LEN_0,
 918   MOD_VEX_W_1_0F3A32_P_2_LEN_0,
 919   MOD_VEX_W_0_0F3A33_P_2_LEN_0,
 920   MOD_VEX_W_1_0F3A33_P_2_LEN_0,
 921
 922   MOD_EVEX_0F10_PREFIX_1,
 923   MOD_EVEX_0F10_PREFIX_3,
 924   MOD_EVEX_0F11_PREFIX_1,
 925   MOD_EVEX_0F11_PREFIX_3,
 926   MOD_EVEX_0F12_PREFIX_0,
 927   MOD_EVEX_0F16_PREFIX_0,
 928   MOD_EVEX_0F38C6_REG_1,
 929   MOD_EVEX_0F38C6_REG_2,
 930   MOD_EVEX_0F38C6_REG_5,
 931   MOD_EVEX_0F38C6_REG_6,
 932   MOD_EVEX_0F38C7_REG_1,
 933   MOD_EVEX_0F38C7_REG_2,
 934   MOD_EVEX_0F38C7_REG_5,
 935   MOD_EVEX_0F38C7_REG_6
 936 };
 937
 938 enum
 939 {
 940   RM_C6_REG_7 = 0,
 941   RM_C7_REG_7,
 942   RM_0F01_REG_0,
 943   RM_0F01_REG_1,
 944   RM_0F01_REG_2,
 945   RM_0F01_REG_3,
 946   RM_0F01_REG_5,
 947   RM_0F01_REG_7,
 948   RM_0F1E_MOD_3_REG_7,
 949   RM_0FAE_REG_6,
 950   RM_0FAE_REG_7
 951 };
 952
 953 enum
 954 {
 955   PREFIX_90 = 0,
 956   PREFIX_MOD_0_0F01_REG_5,
 957   PREFIX_MOD_3_0F01_REG_5_RM_0,
 958   PREFIX_MOD_3_0F01_REG_5_RM_2,
 959   PREFIX_0F10,
 960   PREFIX_0F11,
 961   PREFIX_0F12,
 962   PREFIX_0F16,
 963   PREFIX_0F1A,
 964   PREFIX_0F1B,
 965   PREFIX_0F1E,
 966   PREFIX_0F2A,
 967   PREFIX_0F2B,
 968   PREFIX_0F2C,
 969   PREFIX_0F2D,
 970   PREFIX_0F2E,
 971   PREFIX_0F2F,
 972   PREFIX_0F51,
 973   PREFIX_0F52,
 974   PREFIX_0F53,
 975   PREFIX_0F58,
 976   PREFIX_0F59,
 977   PREFIX_0F5A,
 978   PREFIX_0F5B,
 979   PREFIX_0F5C,
 980   PREFIX_0F5D,
 981   PREFIX_0F5E,
 982   PREFIX_0F5F,
 983   PREFIX_0F60,
 984   PREFIX_0F61,
 985   PREFIX_0F62,
 986   PREFIX_0F6C,
 987   PREFIX_0F6D,
 988   PREFIX_0F6F,
 989   PREFIX_0F70,
 990   PREFIX_0F73_REG_3,
 991   PREFIX_0F73_REG_7,
 992   PREFIX_0F78,
 993   PREFIX_0F79,
 994   PREFIX_0F7C,
 995   PREFIX_0F7D,
 996   PREFIX_0F7E,
 997   PREFIX_0F7F,
 998   PREFIX_0FAE_REG_0,
 999   PREFIX_0FAE_REG_1,
1000   PREFIX_0FAE_REG_2,
1001   PREFIX_0FAE_REG_3,
1002   PREFIX_MOD_0_0FAE_REG_4,
1003   PREFIX_MOD_3_0FAE_REG_4,
1004   PREFIX_MOD_0_0FAE_REG_5,
1005   PREFIX_MOD_3_0FAE_REG_5,
1006   PREFIX_0FAE_REG_6,
1007   PREFIX_0FAE_REG_7,
1008   PREFIX_0FB8,
1009   PREFIX_0FBC,
1010   PREFIX_0FBD,
1011   PREFIX_0FC2,
1012   PREFIX_MOD_0_0FC3,
1013   PREFIX_MOD_0_0FC7_REG_6,
1014   PREFIX_MOD_3_0FC7_REG_6,
1015   PREFIX_MOD_3_0FC7_REG_7,
1016   PREFIX_0FD0,
1017   PREFIX_0FD6,
1018   PREFIX_0FE6,
1019   PREFIX_0FE7,
1020   PREFIX_0FF0,
1021   PREFIX_0FF7,
1022   PREFIX_0F3810,
1023   PREFIX_0F3814,
1024   PREFIX_0F3815,
1025   PREFIX_0F3817,
1026   PREFIX_0F3820,
1027   PREFIX_0F3821,
1028   PREFIX_0F3822,
1029   PREFIX_0F3823,
1030   PREFIX_0F3824,
1031   PREFIX_0F3825,
1032   PREFIX_0F3828,
1033   PREFIX_0F3829,
1034   PREFIX_0F382A,
1035   PREFIX_0F382B,
1036   PREFIX_0F3830,
1037   PREFIX_0F3831,
1038   PREFIX_0F3832,
1039   PREFIX_0F3833,
1040   PREFIX_0F3834,
1041   PREFIX_0F3835,
1042   PREFIX_0F3837,
1043   PREFIX_0F3838,
1044   PREFIX_0F3839,
1045   PREFIX_0F383A,
1046   PREFIX_0F383B,
1047   PREFIX_0F383C,
1048   PREFIX_0F383D,
1049   PREFIX_0F383E,
1050   PREFIX_0F383F,
1051   PREFIX_0F3840,
1052   PREFIX_0F3841,
1053   PREFIX_0F3880,
1054   PREFIX_0F3881,
1055   PREFIX_0F3882,
1056   PREFIX_0F38C8,
1057   PREFIX_0F38C9,
1058   PREFIX_0F38CA,
1059   PREFIX_0F38CB,
1060   PREFIX_0F38CC,
1061   PREFIX_0F38CD,
1062   PREFIX_0F38CF,
1063   PREFIX_0F38DB,
1064   PREFIX_0F38DC,
1065   PREFIX_0F38DD,
1066   PREFIX_0F38DE,
1067   PREFIX_0F38DF,
1068   PREFIX_0F38F0,
1069   PREFIX_0F38F1,
1070   PREFIX_0F38F5,
1071   PREFIX_0F38F6,
1072   PREFIX_0F3A08,
1073   PREFIX_0F3A09,
1074   PREFIX_0F3A0A,
1075   PREFIX_0F3A0B,
1076   PREFIX_0F3A0C,
1077   PREFIX_0F3A0D,
1078   PREFIX_0F3A0E,
1079   PREFIX_0F3A14,
1080   PREFIX_0F3A15,
1081   PREFIX_0F3A16,
1082   PREFIX_0F3A17,
1083   PREFIX_0F3A20,
1084   PREFIX_0F3A21,
1085   PREFIX_0F3A22,
1086   PREFIX_0F3A40,
1087   PREFIX_0F3A41,
1088   PREFIX_0F3A42,
1089   PREFIX_0F3A44,
1090   PREFIX_0F3A60,
1091   PREFIX_0F3A61,
1092   PREFIX_0F3A62,
1093   PREFIX_0F3A63,
1094   PREFIX_0F3ACC,
1095   PREFIX_0F3ACE,
1096   PREFIX_0F3ACF,
1097   PREFIX_0F3ADF,
1098   PREFIX_VEX_0F10,
1099   PREFIX_VEX_0F11,
1100   PREFIX_VEX_0F12,
1101   PREFIX_VEX_0F16,
1102   PREFIX_VEX_0F2A,
1103   PREFIX_VEX_0F2C,
1104   PREFIX_VEX_0F2D,
1105   PREFIX_VEX_0F2E,
1106   PREFIX_VEX_0F2F,
1107   PREFIX_VEX_0F41,
1108   PREFIX_VEX_0F42,
1109   PREFIX_VEX_0F44,
1110   PREFIX_VEX_0F45,
1111   PREFIX_VEX_0F46,
1112   PREFIX_VEX_0F47,
1113   PREFIX_VEX_0F4A,
1114   PREFIX_VEX_0F4B,
1115   PREFIX_VEX_0F51,
1116   PREFIX_VEX_0F52,
1117   PREFIX_VEX_0F53,
1118   PREFIX_VEX_0F58,
1119   PREFIX_VEX_0F59,
1120   PREFIX_VEX_0F5A,
1121   PREFIX_VEX_0F5B,
1122   PREFIX_VEX_0F5C,
1123   PREFIX_VEX_0F5D,
1124   PREFIX_VEX_0F5E,
1125   PREFIX_VEX_0F5F,
1126   PREFIX_VEX_0F60,
1127   PREFIX_VEX_0F61,
1128   PREFIX_VEX_0F62,
1129   PREFIX_VEX_0F63,
1130   PREFIX_VEX_0F64,
1131   PREFIX_VEX_0F65,
1132   PREFIX_VEX_0F66,
1133   PREFIX_VEX_0F67,
1134   PREFIX_VEX_0F68,
1135   PREFIX_VEX_0F69,
1136   PREFIX_VEX_0F6A,
1137   PREFIX_VEX_0F6B,
1138   PREFIX_VEX_0F6C,
1139   PREFIX_VEX_0F6D,
1140   PREFIX_VEX_0F6E,
1141   PREFIX_VEX_0F6F,
1142   PREFIX_VEX_0F70,
1143   PREFIX_VEX_0F71_REG_2,
1144   PREFIX_VEX_0F71_REG_4,
1145   PREFIX_VEX_0F71_REG_6,
1146   PREFIX_VEX_0F72_REG_2,
1147   PREFIX_VEX_0F72_REG_4,
1148   PREFIX_VEX_0F72_REG_6,
1149   PREFIX_VEX_0F73_REG_2,
1150   PREFIX_VEX_0F73_REG_3,
1151   PREFIX_VEX_0F73_REG_6,
1152   PREFIX_VEX_0F73_REG_7,
1153   PREFIX_VEX_0F74,
1154   PREFIX_VEX_0F75,
1155   PREFIX_VEX_0F76,
1156   PREFIX_VEX_0F77,
1157   PREFIX_VEX_0F7C,
1158   PREFIX_VEX_0F7D,
1159   PREFIX_VEX_0F7E,
1160   PREFIX_VEX_0F7F,
1161   PREFIX_VEX_0F90,
1162   PREFIX_VEX_0F91,
1163   PREFIX_VEX_0F92,
1164   PREFIX_VEX_0F93,
1165   PREFIX_VEX_0F98,
1166   PREFIX_VEX_0F99,
1167   PREFIX_VEX_0FC2,
1168   PREFIX_VEX_0FC4,
1169   PREFIX_VEX_0FC5,
1170   PREFIX_VEX_0FD0,
1171   PREFIX_VEX_0FD1,
1172   PREFIX_VEX_0FD2,
1173   PREFIX_VEX_0FD3,
1174   PREFIX_VEX_0FD4,
1175   PREFIX_VEX_0FD5,
1176   PREFIX_VEX_0FD6,
1177   PREFIX_VEX_0FD7,
1178   PREFIX_VEX_0FD8,
1179   PREFIX_VEX_0FD9,
1180   PREFIX_VEX_0FDA,
1181   PREFIX_VEX_0FDB,
1182   PREFIX_VEX_0FDC,
1183   PREFIX_VEX_0FDD,
1184   PREFIX_VEX_0FDE,
1185   PREFIX_VEX_0FDF,
1186   PREFIX_VEX_0FE0,
1187   PREFIX_VEX_0FE1,
1188   PREFIX_VEX_0FE2,
1189   PREFIX_VEX_0FE3,
1190   PREFIX_VEX_0FE4,
1191   PREFIX_VEX_0FE5,
1192   PREFIX_VEX_0FE6,
1193   PREFIX_VEX_0FE7,
1194   PREFIX_VEX_0FE8,
1195   PREFIX_VEX_0FE9,
1196   PREFIX_VEX_0FEA,
1197   PREFIX_VEX_0FEB,
1198   PREFIX_VEX_0FEC,
1199   PREFIX_VEX_0FED,
1200   PREFIX_VEX_0FEE,
1201   PREFIX_VEX_0FEF,
1202   PREFIX_VEX_0FF0,
1203   PREFIX_VEX_0FF1,
1204   PREFIX_VEX_0FF2,
1205   PREFIX_VEX_0FF3,
1206   PREFIX_VEX_0FF4,
1207   PREFIX_VEX_0FF5,
1208   PREFIX_VEX_0FF6,
1209   PREFIX_VEX_0FF7,
1210   PREFIX_VEX_0FF8,
1211   PREFIX_VEX_0FF9,
1212   PREFIX_VEX_0FFA,
1213   PREFIX_VEX_0FFB,
1214   PREFIX_VEX_0FFC,
1215   PREFIX_VEX_0FFD,
1216   PREFIX_VEX_0FFE,
1217   PREFIX_VEX_0F3800,
1218   PREFIX_VEX_0F3801,
1219   PREFIX_VEX_0F3802,
1220   PREFIX_VEX_0F3803,
1221   PREFIX_VEX_0F3804,
1222   PREFIX_VEX_0F3805,
1223   PREFIX_VEX_0F3806,
1224   PREFIX_VEX_0F3807,
1225   PREFIX_VEX_0F3808,
1226   PREFIX_VEX_0F3809,
1227   PREFIX_VEX_0F380A,
1228   PREFIX_VEX_0F380B,
1229   PREFIX_VEX_0F380C,
1230   PREFIX_VEX_0F380D,
1231   PREFIX_VEX_0F380E,
1232   PREFIX_VEX_0F380F,
1233   PREFIX_VEX_0F3813,
1234   PREFIX_VEX_0F3816,
1235   PREFIX_VEX_0F3817,
1236   PREFIX_VEX_0F3818,
1237   PREFIX_VEX_0F3819,
1238   PREFIX_VEX_0F381A,
1239   PREFIX_VEX_0F381C,
1240   PREFIX_VEX_0F381D,
1241   PREFIX_VEX_0F381E,
1242   PREFIX_VEX_0F3820,
1243   PREFIX_VEX_0F3821,
1244   PREFIX_VEX_0F3822,
1245   PREFIX_VEX_0F3823,
1246   PREFIX_VEX_0F3824,
1247   PREFIX_VEX_0F3825,
1248   PREFIX_VEX_0F3828,
1249   PREFIX_VEX_0F3829,
1250   PREFIX_VEX_0F382A,
1251   PREFIX_VEX_0F382B,
1252   PREFIX_VEX_0F382C,
1253   PREFIX_VEX_0F382D,
1254   PREFIX_VEX_0F382E,
1255   PREFIX_VEX_0F382F,
1256   PREFIX_VEX_0F3830,
1257   PREFIX_VEX_0F3831,
1258   PREFIX_VEX_0F3832,
1259   PREFIX_VEX_0F3833,
1260   PREFIX_VEX_0F3834,
1261   PREFIX_VEX_0F3835,
1262   PREFIX_VEX_0F3836,
1263   PREFIX_VEX_0F3837,
1264   PREFIX_VEX_0F3838,
1265   PREFIX_VEX_0F3839,
1266   PREFIX_VEX_0F383A,
1267   PREFIX_VEX_0F383B,
1268   PREFIX_VEX_0F383C,
1269   PREFIX_VEX_0F383D,
1270   PREFIX_VEX_0F383E,
1271   PREFIX_VEX_0F383F,
1272   PREFIX_VEX_0F3840,
1273   PREFIX_VEX_0F3841,
1274   PREFIX_VEX_0F3845,
1275   PREFIX_VEX_0F3846,
1276   PREFIX_VEX_0F3847,
1277   PREFIX_VEX_0F3858,
1278   PREFIX_VEX_0F3859,
1279   PREFIX_VEX_0F385A,
1280   PREFIX_VEX_0F3878,
1281   PREFIX_VEX_0F3879,
1282   PREFIX_VEX_0F388C,
1283   PREFIX_VEX_0F388E,
1284   PREFIX_VEX_0F3890,
1285   PREFIX_VEX_0F3891,
1286   PREFIX_VEX_0F3892,
1287   PREFIX_VEX_0F3893,
1288   PREFIX_VEX_0F3896,
1289   PREFIX_VEX_0F3897,
1290   PREFIX_VEX_0F3898,
1291   PREFIX_VEX_0F3899,
1292   PREFIX_VEX_0F389A,
1293   PREFIX_VEX_0F389B,
1294   PREFIX_VEX_0F389C,
1295   PREFIX_VEX_0F389D,
1296   PREFIX_VEX_0F389E,
1297   PREFIX_VEX_0F389F,
1298   PREFIX_VEX_0F38A6,
1299   PREFIX_VEX_0F38A7,
1300   PREFIX_VEX_0F38A8,
1301   PREFIX_VEX_0F38A9,
1302   PREFIX_VEX_0F38AA,
1303   PREFIX_VEX_0F38AB,
1304   PREFIX_VEX_0F38AC,
1305   PREFIX_VEX_0F38AD,
1306   PREFIX_VEX_0F38AE,
1307   PREFIX_VEX_0F38AF,
1308   PREFIX_VEX_0F38B6,
1309   PREFIX_VEX_0F38B7,
1310   PREFIX_VEX_0F38B8,
1311   PREFIX_VEX_0F38B9,
1312   PREFIX_VEX_0F38BA,
1313   PREFIX_VEX_0F38BB,
1314   PREFIX_VEX_0F38BC,
1315   PREFIX_VEX_0F38BD,
1316   PREFIX_VEX_0F38BE,
1317   PREFIX_VEX_0F38BF,
1318   PREFIX_VEX_0F38CF,
1319   PREFIX_VEX_0F38DB,
1320   PREFIX_VEX_0F38DC,
1321   PREFIX_VEX_0F38DD,
1322   PREFIX_VEX_0F38DE,
1323   PREFIX_VEX_0F38DF,
1324   PREFIX_VEX_0F38F2,
1325   PREFIX_VEX_0F38F3_REG_1,
1326   PREFIX_VEX_0F38F3_REG_2,
1327   PREFIX_VEX_0F38F3_REG_3,
1328   PREFIX_VEX_0F38F5,
1329   PREFIX_VEX_0F38F6,
1330   PREFIX_VEX_0F38F7,
1331   PREFIX_VEX_0F3A00,
1332   PREFIX_VEX_0F3A01,
1333   PREFIX_VEX_0F3A02,
1334   PREFIX_VEX_0F3A04,
1335   PREFIX_VEX_0F3A05,
1336   PREFIX_VEX_0F3A06,
1337   PREFIX_VEX_0F3A08,
1338   PREFIX_VEX_0F3A09,
1339   PREFIX_VEX_0F3A0A,
1340   PREFIX_VEX_0F3A0B,
1341   PREFIX_VEX_0F3A0C,
1342   PREFIX_VEX_0F3A0D,
1343   PREFIX_VEX_0F3A0E,
1344   PREFIX_VEX_0F3A0F,
1345   PREFIX_VEX_0F3A14,
1346   PREFIX_VEX_0F3A15,
1347   PREFIX_VEX_0F3A16,
1348   PREFIX_VEX_0F3A17,
1349   PREFIX_VEX_0F3A18,
1350   PREFIX_VEX_0F3A19,
1351   PREFIX_VEX_0F3A1D,
1352   PREFIX_VEX_0F3A20,
1353   PREFIX_VEX_0F3A21,
1354   PREFIX_VEX_0F3A22,
1355   PREFIX_VEX_0F3A30,
1356   PREFIX_VEX_0F3A31,
1357   PREFIX_VEX_0F3A32,
1358   PREFIX_VEX_0F3A33,
1359   PREFIX_VEX_0F3A38,
1360   PREFIX_VEX_0F3A39,
1361   PREFIX_VEX_0F3A40,
1362   PREFIX_VEX_0F3A41,
1363   PREFIX_VEX_0F3A42,
1364   PREFIX_VEX_0F3A44,
1365   PREFIX_VEX_0F3A46,
1366   PREFIX_VEX_0F3A48,
1367   PREFIX_VEX_0F3A49,
1368   PREFIX_VEX_0F3A4A,
1369   PREFIX_VEX_0F3A4B,
1370   PREFIX_VEX_0F3A4C,
1371   PREFIX_VEX_0F3A5C,
1372   PREFIX_VEX_0F3A5D,
1373   PREFIX_VEX_0F3A5E,
1374   PREFIX_VEX_0F3A5F,
1375   PREFIX_VEX_0F3A60,
1376   PREFIX_VEX_0F3A61,
1377   PREFIX_VEX_0F3A62,
1378   PREFIX_VEX_0F3A63,
1379   PREFIX_VEX_0F3A68,
1380   PREFIX_VEX_0F3A69,
1381   PREFIX_VEX_0F3A6A,
1382   PREFIX_VEX_0F3A6B,
1383   PREFIX_VEX_0F3A6C,
1384   PREFIX_VEX_0F3A6D,
1385   PREFIX_VEX_0F3A6E,
1386   PREFIX_VEX_0F3A6F,
1387   PREFIX_VEX_0F3A78,
1388   PREFIX_VEX_0F3A79,
1389   PREFIX_VEX_0F3A7A,
1390   PREFIX_VEX_0F3A7B,
1391   PREFIX_VEX_0F3A7C,
1392   PREFIX_VEX_0F3A7D,
1393   PREFIX_VEX_0F3A7E,
1394   PREFIX_VEX_0F3A7F,
1395   PREFIX_VEX_0F3ACE,
1396   PREFIX_VEX_0F3ACF,
1397   PREFIX_VEX_0F3ADF,
1398   PREFIX_VEX_0F3AF0,
1399
1400   PREFIX_EVEX_0F10,
1401   PREFIX_EVEX_0F11,
1402   PREFIX_EVEX_0F12,
1403   PREFIX_EVEX_0F13,
1404   PREFIX_EVEX_0F14,
1405   PREFIX_EVEX_0F15,
1406   PREFIX_EVEX_0F16,
1407   PREFIX_EVEX_0F17,
1408   PREFIX_EVEX_0F28,
1409   PREFIX_EVEX_0F29,
1410   PREFIX_EVEX_0F2A,
1411   PREFIX_EVEX_0F2B,
1412   PREFIX_EVEX_0F2C,
1413   PREFIX_EVEX_0F2D,
1414   PREFIX_EVEX_0F2E,
1415   PREFIX_EVEX_0F2F,
1416   PREFIX_EVEX_0F51,
1417   PREFIX_EVEX_0F54,
1418   PREFIX_EVEX_0F55,
1419   PREFIX_EVEX_0F56,
1420   PREFIX_EVEX_0F57,
1421   PREFIX_EVEX_0F58,
1422   PREFIX_EVEX_0F59,
1423   PREFIX_EVEX_0F5A,
1424   PREFIX_EVEX_0F5B,
1425   PREFIX_EVEX_0F5C,
1426   PREFIX_EVEX_0F5D,
1427   PREFIX_EVEX_0F5E,
1428   PREFIX_EVEX_0F5F,
1429   PREFIX_EVEX_0F60,
1430   PREFIX_EVEX_0F61,
1431   PREFIX_EVEX_0F62,
1432   PREFIX_EVEX_0F63,
1433   PREFIX_EVEX_0F64,
1434   PREFIX_EVEX_0F65,
1435   PREFIX_EVEX_0F66,
1436   PREFIX_EVEX_0F67,
1437   PREFIX_EVEX_0F68,
1438   PREFIX_EVEX_0F69,
1439   PREFIX_EVEX_0F6A,
1440   PREFIX_EVEX_0F6B,
1441   PREFIX_EVEX_0F6C,
1442   PREFIX_EVEX_0F6D,
1443   PREFIX_EVEX_0F6E,
1444   PREFIX_EVEX_0F6F,
1445   PREFIX_EVEX_0F70,
1446   PREFIX_EVEX_0F71_REG_2,
1447   PREFIX_EVEX_0F71_REG_4,
1448   PREFIX_EVEX_0F71_REG_6,
1449   PREFIX_EVEX_0F72_REG_0,
1450   PREFIX_EVEX_0F72_REG_1,
1451   PREFIX_EVEX_0F72_REG_2,
1452   PREFIX_EVEX_0F72_REG_4,
1453   PREFIX_EVEX_0F72_REG_6,
1454   PREFIX_EVEX_0F73_REG_2,
1455   PREFIX_EVEX_0F73_REG_3,
1456   PREFIX_EVEX_0F73_REG_6,
1457   PREFIX_EVEX_0F73_REG_7,
1458   PREFIX_EVEX_0F74,
1459   PREFIX_EVEX_0F75,
1460   PREFIX_EVEX_0F76,
1461   PREFIX_EVEX_0F78,
1462   PREFIX_EVEX_0F79,
1463   PREFIX_EVEX_0F7A,
1464   PREFIX_EVEX_0F7B,
1465   PREFIX_EVEX_0F7E,
1466   PREFIX_EVEX_0F7F,
1467   PREFIX_EVEX_0FC2,
1468   PREFIX_EVEX_0FC4,
1469   PREFIX_EVEX_0FC5,
1470   PREFIX_EVEX_0FC6,
1471   PREFIX_EVEX_0FD1,
1472   PREFIX_EVEX_0FD2,
1473   PREFIX_EVEX_0FD3,
1474   PREFIX_EVEX_0FD4,
1475   PREFIX_EVEX_0FD5,
1476   PREFIX_EVEX_0FD6,
1477   PREFIX_EVEX_0FD8,
1478   PREFIX_EVEX_0FD9,
1479   PREFIX_EVEX_0FDA,
1480   PREFIX_EVEX_0FDB,
1481   PREFIX_EVEX_0FDC,
1482   PREFIX_EVEX_0FDD,
1483   PREFIX_EVEX_0FDE,
1484   PREFIX_EVEX_0FDF,
1485   PREFIX_EVEX_0FE0,
1486   PREFIX_EVEX_0FE1,
1487   PREFIX_EVEX_0FE2,
1488   PREFIX_EVEX_0FE3,
1489   PREFIX_EVEX_0FE4,
1490   PREFIX_EVEX_0FE5,
1491   PREFIX_EVEX_0FE6,
1492   PREFIX_EVEX_0FE7,
1493   PREFIX_EVEX_0FE8,
1494   PREFIX_EVEX_0FE9,
1495   PREFIX_EVEX_0FEA,
1496   PREFIX_EVEX_0FEB,
1497   PREFIX_EVEX_0FEC,
1498   PREFIX_EVEX_0FED,
1499   PREFIX_EVEX_0FEE,
1500   PREFIX_EVEX_0FEF,
1501   PREFIX_EVEX_0FF1,
1502   PREFIX_EVEX_0FF2,
1503   PREFIX_EVEX_0FF3,
1504   PREFIX_EVEX_0FF4,
1505   PREFIX_EVEX_0FF5,
1506   PREFIX_EVEX_0FF6,
1507   PREFIX_EVEX_0FF8,
1508   PREFIX_EVEX_0FF9,
1509   PREFIX_EVEX_0FFA,
1510   PREFIX_EVEX_0FFB,
1511   PREFIX_EVEX_0FFC,
1512   PREFIX_EVEX_0FFD,
1513   PREFIX_EVEX_0FFE,
1514   PREFIX_EVEX_0F3800,
1515   PREFIX_EVEX_0F3804,
1516   PREFIX_EVEX_0F380B,
1517   PREFIX_EVEX_0F380C,
1518   PREFIX_EVEX_0F380D,
1519   PREFIX_EVEX_0F3810,
1520   PREFIX_EVEX_0F3811,
1521   PREFIX_EVEX_0F3812,
1522   PREFIX_EVEX_0F3813,
1523   PREFIX_EVEX_0F3814,
1524   PREFIX_EVEX_0F3815,
1525   PREFIX_EVEX_0F3816,
1526   PREFIX_EVEX_0F3818,
1527   PREFIX_EVEX_0F3819,
1528   PREFIX_EVEX_0F381A,
1529   PREFIX_EVEX_0F381B,
1530   PREFIX_EVEX_0F381C,
1531   PREFIX_EVEX_0F381D,
1532   PREFIX_EVEX_0F381E,
1533   PREFIX_EVEX_0F381F,
1534   PREFIX_EVEX_0F3820,
1535   PREFIX_EVEX_0F3821,
1536   PREFIX_EVEX_0F3822,
1537   PREFIX_EVEX_0F3823,
1538   PREFIX_EVEX_0F3824,
1539   PREFIX_EVEX_0F3825,
1540   PREFIX_EVEX_0F3826,
1541   PREFIX_EVEX_0F3827,
1542   PREFIX_EVEX_0F3828,
1543   PREFIX_EVEX_0F3829,
1544   PREFIX_EVEX_0F382A,
1545   PREFIX_EVEX_0F382B,
1546   PREFIX_EVEX_0F382C,
1547   PREFIX_EVEX_0F382D,
1548   PREFIX_EVEX_0F3830,
1549   PREFIX_EVEX_0F3831,
1550   PREFIX_EVEX_0F3832,
1551   PREFIX_EVEX_0F3833,
1552   PREFIX_EVEX_0F3834,
1553   PREFIX_EVEX_0F3835,
1554   PREFIX_EVEX_0F3836,
1555   PREFIX_EVEX_0F3837,
1556   PREFIX_EVEX_0F3838,
1557   PREFIX_EVEX_0F3839,
1558   PREFIX_EVEX_0F383A,
1559   PREFIX_EVEX_0F383B,
1560   PREFIX_EVEX_0F383C,
1561   PREFIX_EVEX_0F383D,
1562   PREFIX_EVEX_0F383E,
1563   PREFIX_EVEX_0F383F,
1564   PREFIX_EVEX_0F3840,
1565   PREFIX_EVEX_0F3842,
1566   PREFIX_EVEX_0F3843,
1567   PREFIX_EVEX_0F3844,
1568   PREFIX_EVEX_0F3845,
1569   PREFIX_EVEX_0F3846,
1570   PREFIX_EVEX_0F3847,
1571   PREFIX_EVEX_0F384C,
1572   PREFIX_EVEX_0F384D,
1573   PREFIX_EVEX_0F384E,
1574   PREFIX_EVEX_0F384F,
1575   PREFIX_EVEX_0F3852,
1576   PREFIX_EVEX_0F3853,
1577   PREFIX_EVEX_0F3855,
1578   PREFIX_EVEX_0F3858,
1579   PREFIX_EVEX_0F3859,
1580   PREFIX_EVEX_0F385A,
1581   PREFIX_EVEX_0F385B,
1582   PREFIX_EVEX_0F3862,
1583   PREFIX_EVEX_0F3863,
1584   PREFIX_EVEX_0F3864,
1585   PREFIX_EVEX_0F3865,
1586   PREFIX_EVEX_0F3866,
1587   PREFIX_EVEX_0F3870,
1588   PREFIX_EVEX_0F3871,
1589   PREFIX_EVEX_0F3872,
1590   PREFIX_EVEX_0F3873,
1591   PREFIX_EVEX_0F3875,
1592   PREFIX_EVEX_0F3876,
1593   PREFIX_EVEX_0F3877,
1594   PREFIX_EVEX_0F3878,
1595   PREFIX_EVEX_0F3879,
1596   PREFIX_EVEX_0F387A,
1597   PREFIX_EVEX_0F387B,
1598   PREFIX_EVEX_0F387C,
1599   PREFIX_EVEX_0F387D,
1600   PREFIX_EVEX_0F387E,
1601   PREFIX_EVEX_0F387F,
1602   PREFIX_EVEX_0F3883,
1603   PREFIX_EVEX_0F3888,
1604   PREFIX_EVEX_0F3889,
1605   PREFIX_EVEX_0F388A,
1606   PREFIX_EVEX_0F388B,
1607   PREFIX_EVEX_0F388D,
1608   PREFIX_EVEX_0F3890,
1609   PREFIX_EVEX_0F3891,
1610   PREFIX_EVEX_0F3892,
1611   PREFIX_EVEX_0F3893,
1612   PREFIX_EVEX_0F3896,
1613   PREFIX_EVEX_0F3897,
1614   PREFIX_EVEX_0F3898,
1615   PREFIX_EVEX_0F3899,
1616   PREFIX_EVEX_0F389A,
1617   PREFIX_EVEX_0F389B,
1618   PREFIX_EVEX_0F389C,
1619   PREFIX_EVEX_0F389D,
1620   PREFIX_EVEX_0F389E,
1621   PREFIX_EVEX_0F389F,
1622   PREFIX_EVEX_0F38A0,
1623   PREFIX_EVEX_0F38A1,
1624   PREFIX_EVEX_0F38A2,
1625   PREFIX_EVEX_0F38A3,
1626   PREFIX_EVEX_0F38A6,
1627   PREFIX_EVEX_0F38A7,
1628   PREFIX_EVEX_0F38A8,
1629   PREFIX_EVEX_0F38A9,
1630   PREFIX_EVEX_0F38AA,
1631   PREFIX_EVEX_0F38AB,
1632   PREFIX_EVEX_0F38AC,
1633   PREFIX_EVEX_0F38AD,
1634   PREFIX_EVEX_0F38AE,
1635   PREFIX_EVEX_0F38AF,
1636   PREFIX_EVEX_0F38B4,
1637   PREFIX_EVEX_0F38B5,
1638   PREFIX_EVEX_0F38B6,
1639   PREFIX_EVEX_0F38B7,
1640   PREFIX_EVEX_0F38B8,
1641   PREFIX_EVEX_0F38B9,
1642   PREFIX_EVEX_0F38BA,
1643   PREFIX_EVEX_0F38BB,
1644   PREFIX_EVEX_0F38BC,
1645   PREFIX_EVEX_0F38BD,
1646   PREFIX_EVEX_0F38BE,
1647   PREFIX_EVEX_0F38BF,
1648   PREFIX_EVEX_0F38C4,
1649   PREFIX_EVEX_0F38C6_REG_1,
1650   PREFIX_EVEX_0F38C6_REG_2,
1651   PREFIX_EVEX_0F38C6_REG_5,
1652   PREFIX_EVEX_0F38C6_REG_6,
1653   PREFIX_EVEX_0F38C7_REG_1,
1654   PREFIX_EVEX_0F38C7_REG_2,
1655   PREFIX_EVEX_0F38C7_REG_5,
1656   PREFIX_EVEX_0F38C7_REG_6,
1657   PREFIX_EVEX_0F38C8,
1658   PREFIX_EVEX_0F38CA,
1659   PREFIX_EVEX_0F38CB,
1660   PREFIX_EVEX_0F38CC,
1661   PREFIX_EVEX_0F38CD,
1662   PREFIX_EVEX_0F38CF,
1663   PREFIX_EVEX_0F38DC,
1664   PREFIX_EVEX_0F38DD,
1665   PREFIX_EVEX_0F38DE,
1666   PREFIX_EVEX_0F38DF,
1667
1668   PREFIX_EVEX_0F3A00,
1669   PREFIX_EVEX_0F3A01,
1670   PREFIX_EVEX_0F3A03,
1671   PREFIX_EVEX_0F3A04,
1672   PREFIX_EVEX_0F3A05,
1673   PREFIX_EVEX_0F3A08,
1674   PREFIX_EVEX_0F3A09,
1675   PREFIX_EVEX_0F3A0A,
1676   PREFIX_EVEX_0F3A0B,
1677   PREFIX_EVEX_0F3A0F,
1678   PREFIX_EVEX_0F3A14,
1679   PREFIX_EVEX_0F3A15,
1680   PREFIX_EVEX_0F3A16,
1681   PREFIX_EVEX_0F3A17,
1682   PREFIX_EVEX_0F3A18,
1683   PREFIX_EVEX_0F3A19,
1684   PREFIX_EVEX_0F3A1A,
1685   PREFIX_EVEX_0F3A1B,
1686   PREFIX_EVEX_0F3A1D,
1687   PREFIX_EVEX_0F3A1E,
1688   PREFIX_EVEX_0F3A1F,
1689   PREFIX_EVEX_0F3A20,
1690   PREFIX_EVEX_0F3A21,
1691   PREFIX_EVEX_0F3A22,
1692   PREFIX_EVEX_0F3A23,
1693   PREFIX_EVEX_0F3A25,
1694   PREFIX_EVEX_0F3A26,
1695   PREFIX_EVEX_0F3A27,
1696   PREFIX_EVEX_0F3A38,
1697   PREFIX_EVEX_0F3A39,
1698   PREFIX_EVEX_0F3A3A,
1699   PREFIX_EVEX_0F3A3B,
1700   PREFIX_EVEX_0F3A3E,
1701   PREFIX_EVEX_0F3A3F,
1702   PREFIX_EVEX_0F3A42,
1703   PREFIX_EVEX_0F3A43,
1704   PREFIX_EVEX_0F3A44,
1705   PREFIX_EVEX_0F3A50,
1706   PREFIX_EVEX_0F3A51,
1707   PREFIX_EVEX_0F3A54,
1708   PREFIX_EVEX_0F3A55,
1709   PREFIX_EVEX_0F3A56,
1710   PREFIX_EVEX_0F3A57,
1711   PREFIX_EVEX_0F3A66,
1712   PREFIX_EVEX_0F3A67,
1713   PREFIX_EVEX_0F3A70,
1714   PREFIX_EVEX_0F3A71,
1715   PREFIX_EVEX_0F3A72,
1716   PREFIX_EVEX_0F3A73,
1717   PREFIX_EVEX_0F3ACE,
1718   PREFIX_EVEX_0F3ACF
1719 };
1720
1721 enum
1722 {
1723   X86_64_06 = 0,
1724   X86_64_07,
1725   X86_64_0D,
1726   X86_64_16,
1727   X86_64_17,
1728   X86_64_1E,
1729   X86_64_1F,
1730   X86_64_27,
1731   X86_64_2F,
1732   X86_64_37,
1733   X86_64_3F,
1734   X86_64_60,
1735   X86_64_61,
1736   X86_64_62,
1737   X86_64_63,
1738   X86_64_6D,
1739   X86_64_6F,
1740   X86_64_82,
1741   X86_64_9A,
1742   X86_64_C4,
1743   X86_64_C5,
1744   X86_64_CE,
1745   X86_64_D4,
1746   X86_64_D5,
1747   X86_64_E8,
1748   X86_64_E9,
1749   X86_64_EA,
1750   X86_64_0F01_REG_0,
1751   X86_64_0F01_REG_1,
1752   X86_64_0F01_REG_2,
1753   X86_64_0F01_REG_3
1754 };
1755
1756 enum
1757 {
1758   THREE_BYTE_0F38 = 0,
1759   THREE_BYTE_0F3A
1760 };
1761
1762 enum
1763 {
1764   XOP_08 = 0,
1765   XOP_09,
1766   XOP_0A
1767 };
1768
1769 enum
1770 {
1771   VEX_0F = 0,
1772   VEX_0F38,
1773   VEX_0F3A
1774 };
1775
1776 enum
1777 {
1778   EVEX_0F = 0,
1779   EVEX_0F38,
1780   EVEX_0F3A
1781 };
1782
1783 enum
1784 {
1785   VEX_LEN_0F10_P_1 = 0,
1786   VEX_LEN_0F10_P_3,
1787   VEX_LEN_0F11_P_1,
1788   VEX_LEN_0F11_P_3,
1789   VEX_LEN_0F12_P_0_M_0,
1790   VEX_LEN_0F12_P_0_M_1,
1791   VEX_LEN_0F12_P_2,
1792   VEX_LEN_0F13_M_0,
1793   VEX_LEN_0F16_P_0_M_0,
1794   VEX_LEN_0F16_P_0_M_1,
1795   VEX_LEN_0F16_P_2,
1796   VEX_LEN_0F17_M_0,
1797   VEX_LEN_0F2A_P_1,
1798   VEX_LEN_0F2A_P_3,
1799   VEX_LEN_0F2C_P_1,
1800   VEX_LEN_0F2C_P_3,
1801   VEX_LEN_0F2D_P_1,
1802   VEX_LEN_0F2D_P_3,
1803   VEX_LEN_0F2E_P_0,
1804   VEX_LEN_0F2E_P_2,
1805   VEX_LEN_0F2F_P_0,
1806   VEX_LEN_0F2F_P_2,
1807   VEX_LEN_0F41_P_0,
1808   VEX_LEN_0F41_P_2,
1809   VEX_LEN_0F42_P_0,
1810   VEX_LEN_0F42_P_2,
1811   VEX_LEN_0F44_P_0,
1812   VEX_LEN_0F44_P_2,
1813   VEX_LEN_0F45_P_0,
1814   VEX_LEN_0F45_P_2,
1815   VEX_LEN_0F46_P_0,
1816   VEX_LEN_0F46_P_2,
1817   VEX_LEN_0F47_P_0,
1818   VEX_LEN_0F47_P_2,
1819   VEX_LEN_0F4A_P_0,
1820   VEX_LEN_0F4A_P_2,
1821   VEX_LEN_0F4B_P_0,
1822   VEX_LEN_0F4B_P_2,
1823   VEX_LEN_0F51_P_1,
1824   VEX_LEN_0F51_P_3,
1825   VEX_LEN_0F52_P_1,
1826   VEX_LEN_0F53_P_1,
1827   VEX_LEN_0F58_P_1,
1828   VEX_LEN_0F58_P_3,
1829   VEX_LEN_0F59_P_1,
1830   VEX_LEN_0F59_P_3,
1831   VEX_LEN_0F5A_P_1,
1832   VEX_LEN_0F5A_P_3,
1833   VEX_LEN_0F5C_P_1,
1834   VEX_LEN_0F5C_P_3,
1835   VEX_LEN_0F5D_P_1,
1836   VEX_LEN_0F5D_P_3,
1837   VEX_LEN_0F5E_P_1,
1838   VEX_LEN_0F5E_P_3,
1839   VEX_LEN_0F5F_P_1,
1840   VEX_LEN_0F5F_P_3,
1841   VEX_LEN_0F6E_P_2,
1842   VEX_LEN_0F7E_P_1,
1843   VEX_LEN_0F7E_P_2,
1844   VEX_LEN_0F90_P_0,
1845   VEX_LEN_0F90_P_2,
1846   VEX_LEN_0F91_P_0,
1847   VEX_LEN_0F91_P_2,
1848   VEX_LEN_0F92_P_0,
1849   VEX_LEN_0F92_P_2,
1850   VEX_LEN_0F92_P_3,
1851   VEX_LEN_0F93_P_0,
1852   VEX_LEN_0F93_P_2,
1853   VEX_LEN_0F93_P_3,
1854   VEX_LEN_0F98_P_0,
1855   VEX_LEN_0F98_P_2,
1856   VEX_LEN_0F99_P_0,
1857   VEX_LEN_0F99_P_2,
1858   VEX_LEN_0FAE_R_2_M_0,
1859   VEX_LEN_0FAE_R_3_M_0,
1860   VEX_LEN_0FC2_P_1,
1861   VEX_LEN_0FC2_P_3,
1862   VEX_LEN_0FC4_P_2,
1863   VEX_LEN_0FC5_P_2,
1864   VEX_LEN_0FD6_P_2,
1865   VEX_LEN_0FF7_P_2,
1866   VEX_LEN_0F3816_P_2,
1867   VEX_LEN_0F3819_P_2,
1868   VEX_LEN_0F381A_P_2_M_0,
1869   VEX_LEN_0F3836_P_2,
1870   VEX_LEN_0F3841_P_2,
1871   VEX_LEN_0F385A_P_2_M_0,
1872   VEX_LEN_0F38DB_P_2,
1873   VEX_LEN_0F38F2_P_0,
1874   VEX_LEN_0F38F3_R_1_P_0,
1875   VEX_LEN_0F38F3_R_2_P_0,
1876   VEX_LEN_0F38F3_R_3_P_0,
1877   VEX_LEN_0F38F5_P_0,
1878   VEX_LEN_0F38F5_P_1,
1879   VEX_LEN_0F38F5_P_3,
1880   VEX_LEN_0F38F6_P_3,
1881   VEX_LEN_0F38F7_P_0,
1882   VEX_LEN_0F38F7_P_1,
1883   VEX_LEN_0F38F7_P_2,
1884   VEX_LEN_0F38F7_P_3,
1885   VEX_LEN_0F3A00_P_2,
1886   VEX_LEN_0F3A01_P_2,
1887   VEX_LEN_0F3A06_P_2,
1888   VEX_LEN_0F3A0A_P_2,
1889   VEX_LEN_0F3A0B_P_2,
1890   VEX_LEN_0F3A14_P_2,
1891   VEX_LEN_0F3A15_P_2,
1892   VEX_LEN_0F3A16_P_2,
1893   VEX_LEN_0F3A17_P_2,
1894   VEX_LEN_0F3A18_P_2,
1895   VEX_LEN_0F3A19_P_2,
1896   VEX_LEN_0F3A20_P_2,
1897   VEX_LEN_0F3A21_P_2,
1898   VEX_LEN_0F3A22_P_2,
1899   VEX_LEN_0F3A30_P_2,
1900   VEX_LEN_0F3A31_P_2,
1901   VEX_LEN_0F3A32_P_2,
1902   VEX_LEN_0F3A33_P_2,
1903   VEX_LEN_0F3A38_P_2,
1904   VEX_LEN_0F3A39_P_2,
1905   VEX_LEN_0F3A41_P_2,
1906   VEX_LEN_0F3A46_P_2,
1907   VEX_LEN_0F3A60_P_2,
1908   VEX_LEN_0F3A61_P_2,
1909   VEX_LEN_0F3A62_P_2,
1910   VEX_LEN_0F3A63_P_2,
1911   VEX_LEN_0F3A6A_P_2,
1912   VEX_LEN_0F3A6B_P_2,
1913   VEX_LEN_0F3A6E_P_2,
1914   VEX_LEN_0F3A6F_P_2,
1915   VEX_LEN_0F3A7A_P_2,
1916   VEX_LEN_0F3A7B_P_2,
1917   VEX_LEN_0F3A7E_P_2,
1918   VEX_LEN_0F3A7F_P_2,
1919   VEX_LEN_0F3ADF_P_2,
1920   VEX_LEN_0F3AF0_P_3,
1921   VEX_LEN_0FXOP_08_CC,
1922   VEX_LEN_0FXOP_08_CD,
1923   VEX_LEN_0FXOP_08_CE,
1924   VEX_LEN_0FXOP_08_CF,
1925   VEX_LEN_0FXOP_08_EC,
1926   VEX_LEN_0FXOP_08_ED,
1927   VEX_LEN_0FXOP_08_EE,
1928   VEX_LEN_0FXOP_08_EF,
1929   VEX_LEN_0FXOP_09_80,
1930   VEX_LEN_0FXOP_09_81
1931 };
1932
1933 enum
1934 {
1935   VEX_W_0F10_P_0 = 0,
1936   VEX_W_0F10_P_1,
1937   VEX_W_0F10_P_2,
1938   VEX_W_0F10_P_3,
1939   VEX_W_0F11_P_0,
1940   VEX_W_0F11_P_1,
1941   VEX_W_0F11_P_2,
1942   VEX_W_0F11_P_3,
1943   VEX_W_0F12_P_0_M_0,
1944   VEX_W_0F12_P_0_M_1,
1945   VEX_W_0F12_P_1,
1946   VEX_W_0F12_P_2,
1947   VEX_W_0F12_P_3,
1948   VEX_W_0F13_M_0,
1949   VEX_W_0F14,
1950   VEX_W_0F15,
1951   VEX_W_0F16_P_0_M_0,
1952   VEX_W_0F16_P_0_M_1,
1953   VEX_W_0F16_P_1,
1954   VEX_W_0F16_P_2,
1955   VEX_W_0F17_M_0,
1956   VEX_W_0F28,
1957   VEX_W_0F29,
1958   VEX_W_0F2B_M_0,
1959   VEX_W_0F2E_P_0,
1960   VEX_W_0F2E_P_2,
1961   VEX_W_0F2F_P_0,
1962   VEX_W_0F2F_P_2,
1963   VEX_W_0F41_P_0_LEN_1,
1964   VEX_W_0F41_P_2_LEN_1,
1965   VEX_W_0F42_P_0_LEN_1,
1966   VEX_W_0F42_P_2_LEN_1,
1967   VEX_W_0F44_P_0_LEN_0,
1968   VEX_W_0F44_P_2_LEN_0,
1969   VEX_W_0F45_P_0_LEN_1,
1970   VEX_W_0F45_P_2_LEN_1,
1971   VEX_W_0F46_P_0_LEN_1,
1972   VEX_W_0F46_P_2_LEN_1,
1973   VEX_W_0F47_P_0_LEN_1,
1974   VEX_W_0F47_P_2_LEN_1,
1975   VEX_W_0F4A_P_0_LEN_1,
1976   VEX_W_0F4A_P_2_LEN_1,
1977   VEX_W_0F4B_P_0_LEN_1,
1978   VEX_W_0F4B_P_2_LEN_1,
1979   VEX_W_0F50_M_0,
1980   VEX_W_0F51_P_0,
1981   VEX_W_0F51_P_1,
1982   VEX_W_0F51_P_2,
1983   VEX_W_0F51_P_3,
1984   VEX_W_0F52_P_0,
1985   VEX_W_0F52_P_1,
1986   VEX_W_0F53_P_0,
1987   VEX_W_0F53_P_1,
1988   VEX_W_0F58_P_0,
1989   VEX_W_0F58_P_1,
1990   VEX_W_0F58_P_2,
1991   VEX_W_0F58_P_3,
1992   VEX_W_0F59_P_0,
1993   VEX_W_0F59_P_1,
1994   VEX_W_0F59_P_2,
1995   VEX_W_0F59_P_3,
1996   VEX_W_0F5A_P_0,
1997   VEX_W_0F5A_P_1,
1998   VEX_W_0F5A_P_3,
1999   VEX_W_0F5B_P_0,
2000   VEX_W_0F5B_P_1,
2001   VEX_W_0F5B_P_2,
2002   VEX_W_0F5C_P_0,
2003   VEX_W_0F5C_P_1,
2004   VEX_W_0F5C_P_2,
2005   VEX_W_0F5C_P_3,
2006   VEX_W_0F5D_P_0,
2007   VEX_W_0F5D_P_1,
2008   VEX_W_0F5D_P_2,
2009   VEX_W_0F5D_P_3,
2010   VEX_W_0F5E_P_0,
2011   VEX_W_0F5E_P_1,
2012   VEX_W_0F5E_P_2,
2013   VEX_W_0F5E_P_3,
2014   VEX_W_0F5F_P_0,
2015   VEX_W_0F5F_P_1,
2016   VEX_W_0F5F_P_2,
2017   VEX_W_0F5F_P_3,
2018   VEX_W_0F60_P_2,
2019   VEX_W_0F61_P_2,
2020   VEX_W_0F62_P_2,
2021   VEX_W_0F63_P_2,
2022   VEX_W_0F64_P_2,
2023   VEX_W_0F65_P_2,
2024   VEX_W_0F66_P_2,
2025   VEX_W_0F67_P_2,
2026   VEX_W_0F68_P_2,
2027   VEX_W_0F69_P_2,
2028   VEX_W_0F6A_P_2,
2029   VEX_W_0F6B_P_2,
2030   VEX_W_0F6C_P_2,
2031   VEX_W_0F6D_P_2,
2032   VEX_W_0F6F_P_1,
2033   VEX_W_0F6F_P_2,
2034   VEX_W_0F70_P_1,
2035   VEX_W_0F70_P_2,
2036   VEX_W_0F70_P_3,
2037   VEX_W_0F71_R_2_P_2,
2038   VEX_W_0F71_R_4_P_2,
2039   VEX_W_0F71_R_6_P_2,
2040   VEX_W_0F72_R_2_P_2,
2041   VEX_W_0F72_R_4_P_2,
2042   VEX_W_0F72_R_6_P_2,
2043   VEX_W_0F73_R_2_P_2,
2044   VEX_W_0F73_R_3_P_2,
2045   VEX_W_0F73_R_6_P_2,
2046   VEX_W_0F73_R_7_P_2,
2047   VEX_W_0F74_P_2,
2048   VEX_W_0F75_P_2,
2049   VEX_W_0F76_P_2,
2050   VEX_W_0F77_P_0,
2051   VEX_W_0F7C_P_2,
2052   VEX_W_0F7C_P_3,
2053   VEX_W_0F7D_P_2,
2054   VEX_W_0F7D_P_3,
2055   VEX_W_0F7E_P_1,
2056   VEX_W_0F7F_P_1,
2057   VEX_W_0F7F_P_2,
2058   VEX_W_0F90_P_0_LEN_0,
2059   VEX_W_0F90_P_2_LEN_0,
2060   VEX_W_0F91_P_0_LEN_0,
2061   VEX_W_0F91_P_2_LEN_0,
2062   VEX_W_0F92_P_0_LEN_0,
2063   VEX_W_0F92_P_2_LEN_0,
2064   VEX_W_0F92_P_3_LEN_0,
2065   VEX_W_0F93_P_0_LEN_0,
2066   VEX_W_0F93_P_2_LEN_0,
2067   VEX_W_0F93_P_3_LEN_0,
2068   VEX_W_0F98_P_0_LEN_0,
2069   VEX_W_0F98_P_2_LEN_0,
2070   VEX_W_0F99_P_0_LEN_0,
2071   VEX_W_0F99_P_2_LEN_0,
2072   VEX_W_0FAE_R_2_M_0,
2073   VEX_W_0FAE_R_3_M_0,
2074   VEX_W_0FC2_P_0,
2075   VEX_W_0FC2_P_1,
2076   VEX_W_0FC2_P_2,
2077   VEX_W_0FC2_P_3,
2078   VEX_W_0FC4_P_2,
2079   VEX_W_0FC5_P_2,
2080   VEX_W_0FD0_P_2,
2081   VEX_W_0FD0_P_3,
2082   VEX_W_0FD1_P_2,
2083   VEX_W_0FD2_P_2,
2084   VEX_W_0FD3_P_2,
2085   VEX_W_0FD4_P_2,
2086   VEX_W_0FD5_P_2,
2087   VEX_W_0FD6_P_2,
2088   VEX_W_0FD7_P_2_M_1,
2089   VEX_W_0FD8_P_2,
2090   VEX_W_0FD9_P_2,
2091   VEX_W_0FDA_P_2,
2092   VEX_W_0FDB_P_2,
2093   VEX_W_0FDC_P_2,
2094   VEX_W_0FDD_P_2,
2095   VEX_W_0FDE_P_2,
2096   VEX_W_0FDF_P_2,
2097   VEX_W_0FE0_P_2,
2098   VEX_W_0FE1_P_2,
2099   VEX_W_0FE2_P_2,
2100   VEX_W_0FE3_P_2,
2101   VEX_W_0FE4_P_2,
2102   VEX_W_0FE5_P_2,
2103   VEX_W_0FE6_P_1,
2104   VEX_W_0FE6_P_2,
2105   VEX_W_0FE6_P_3,
2106   VEX_W_0FE7_P_2_M_0,
2107   VEX_W_0FE8_P_2,
2108   VEX_W_0FE9_P_2,
2109   VEX_W_0FEA_P_2,
2110   VEX_W_0FEB_P_2,
2111   VEX_W_0FEC_P_2,
2112   VEX_W_0FED_P_2,
2113   VEX_W_0FEE_P_2,
2114   VEX_W_0FEF_P_2,
2115   VEX_W_0FF0_P_3_M_0,
2116   VEX_W_0FF1_P_2,
2117   VEX_W_0FF2_P_2,
2118   VEX_W_0FF3_P_2,
2119   VEX_W_0FF4_P_2,
2120   VEX_W_0FF5_P_2,
2121   VEX_W_0FF6_P_2,
2122   VEX_W_0FF7_P_2,
2123   VEX_W_0FF8_P_2,
2124   VEX_W_0FF9_P_2,
2125   VEX_W_0FFA_P_2,
2126   VEX_W_0FFB_P_2,
2127   VEX_W_0FFC_P_2,
2128   VEX_W_0FFD_P_2,
2129   VEX_W_0FFE_P_2,
2130   VEX_W_0F3800_P_2,
2131   VEX_W_0F3801_P_2,
2132   VEX_W_0F3802_P_2,
2133   VEX_W_0F3803_P_2,
2134   VEX_W_0F3804_P_2,
2135   VEX_W_0F3805_P_2,
2136   VEX_W_0F3806_P_2,
2137   VEX_W_0F3807_P_2,
2138   VEX_W_0F3808_P_2,
2139   VEX_W_0F3809_P_2,
2140   VEX_W_0F380A_P_2,
2141   VEX_W_0F380B_P_2,
2142   VEX_W_0F380C_P_2,
2143   VEX_W_0F380D_P_2,
2144   VEX_W_0F380E_P_2,
2145   VEX_W_0F380F_P_2,
2146   VEX_W_0F3816_P_2,
2147   VEX_W_0F3817_P_2,
2148   VEX_W_0F3818_P_2,
2149   VEX_W_0F3819_P_2,
2150   VEX_W_0F381A_P_2_M_0,
2151   VEX_W_0F381C_P_2,
2152   VEX_W_0F381D_P_2,
2153   VEX_W_0F381E_P_2,
2154   VEX_W_0F3820_P_2,
2155   VEX_W_0F3821_P_2,
2156   VEX_W_0F3822_P_2,
2157   VEX_W_0F3823_P_2,
2158   VEX_W_0F3824_P_2,
2159   VEX_W_0F3825_P_2,
2160   VEX_W_0F3828_P_2,
2161   VEX_W_0F3829_P_2,
2162   VEX_W_0F382A_P_2_M_0,
2163   VEX_W_0F382B_P_2,
2164   VEX_W_0F382C_P_2_M_0,
2165   VEX_W_0F382D_P_2_M_0,
2166   VEX_W_0F382E_P_2_M_0,
2167   VEX_W_0F382F_P_2_M_0,
2168   VEX_W_0F3830_P_2,
2169   VEX_W_0F3831_P_2,
2170   VEX_W_0F3832_P_2,
2171   VEX_W_0F3833_P_2,
2172   VEX_W_0F3834_P_2,
2173   VEX_W_0F3835_P_2,
2174   VEX_W_0F3836_P_2,
2175   VEX_W_0F3837_P_2,
2176   VEX_W_0F3838_P_2,
2177   VEX_W_0F3839_P_2,
2178   VEX_W_0F383A_P_2,
2179   VEX_W_0F383B_P_2,
2180   VEX_W_0F383C_P_2,
2181   VEX_W_0F383D_P_2,
2182   VEX_W_0F383E_P_2,
2183   VEX_W_0F383F_P_2,
2184   VEX_W_0F3840_P_2,
2185   VEX_W_0F3841_P_2,
2186   VEX_W_0F3846_P_2,
2187   VEX_W_0F3858_P_2,
2188   VEX_W_0F3859_P_2,
2189   VEX_W_0F385A_P_2_M_0,
2190   VEX_W_0F3878_P_2,
2191   VEX_W_0F3879_P_2,
2192   VEX_W_0F38CF_P_2,
2193   VEX_W_0F38DB_P_2,
2194   VEX_W_0F3A00_P_2,
2195   VEX_W_0F3A01_P_2,
2196   VEX_W_0F3A02_P_2,
2197   VEX_W_0F3A04_P_2,
2198   VEX_W_0F3A05_P_2,
2199   VEX_W_0F3A06_P_2,
2200   VEX_W_0F3A08_P_2,
2201   VEX_W_0F3A09_P_2,
2202   VEX_W_0F3A0A_P_2,
2203   VEX_W_0F3A0B_P_2,
2204   VEX_W_0F3A0C_P_2,
2205   VEX_W_0F3A0D_P_2,
2206   VEX_W_0F3A0E_P_2,
2207   VEX_W_0F3A0F_P_2,
2208   VEX_W_0F3A14_P_2,
2209   VEX_W_0F3A15_P_2,
2210   VEX_W_0F3A18_P_2,
2211   VEX_W_0F3A19_P_2,
2212   VEX_W_0F3A20_P_2,
2213   VEX_W_0F3A21_P_2,
2214   VEX_W_0F3A30_P_2_LEN_0,
2215   VEX_W_0F3A31_P_2_LEN_0,
2216   VEX_W_0F3A32_P_2_LEN_0,
2217   VEX_W_0F3A33_P_2_LEN_0,
2218   VEX_W_0F3A38_P_2,
2219   VEX_W_0F3A39_P_2,
2220   VEX_W_0F3A40_P_2,
2221   VEX_W_0F3A41_P_2,
2222   VEX_W_0F3A42_P_2,
2223   VEX_W_0F3A46_P_2,
2224   VEX_W_0F3A48_P_2,
2225   VEX_W_0F3A49_P_2,
2226   VEX_W_0F3A4A_P_2,
2227   VEX_W_0F3A4B_P_2,
2228   VEX_W_0F3A4C_P_2,
2229   VEX_W_0F3A62_P_2,
2230   VEX_W_0F3A63_P_2,
2231   VEX_W_0F3ACE_P_2,
2232   VEX_W_0F3ACF_P_2,
2233   VEX_W_0F3ADF_P_2,
2234
2235   EVEX_W_0F10_P_0,
2236   EVEX_W_0F10_P_1_M_0,
2237   EVEX_W_0F10_P_1_M_1,
2238   EVEX_W_0F10_P_2,
2239   EVEX_W_0F10_P_3_M_0,
2240   EVEX_W_0F10_P_3_M_1,
2241   EVEX_W_0F11_P_0,
2242   EVEX_W_0F11_P_1_M_0,
2243   EVEX_W_0F11_P_1_M_1,
2244   EVEX_W_0F11_P_2,
2245   EVEX_W_0F11_P_3_M_0,
2246   EVEX_W_0F11_P_3_M_1,
2247   EVEX_W_0F12_P_0_M_0,
2248   EVEX_W_0F12_P_0_M_1,
2249   EVEX_W_0F12_P_1,
2250   EVEX_W_0F12_P_2,
2251   EVEX_W_0F12_P_3,
2252   EVEX_W_0F13_P_0,
2253   EVEX_W_0F13_P_2,
2254   EVEX_W_0F14_P_0,
2255   EVEX_W_0F14_P_2,
2256   EVEX_W_0F15_P_0,
2257   EVEX_W_0F15_P_2,
2258   EVEX_W_0F16_P_0_M_0,
2259   EVEX_W_0F16_P_0_M_1,
2260   EVEX_W_0F16_P_1,
2261   EVEX_W_0F16_P_2,
2262   EVEX_W_0F17_P_0,
2263   EVEX_W_0F17_P_2,
2264   EVEX_W_0F28_P_0,
2265   EVEX_W_0F28_P_2,
2266   EVEX_W_0F29_P_0,
2267   EVEX_W_0F29_P_2,
2268   EVEX_W_0F2A_P_1,
2269   EVEX_W_0F2A_P_3,
2270   EVEX_W_0F2B_P_0,
2271   EVEX_W_0F2B_P_2,
2272   EVEX_W_0F2E_P_0,
2273   EVEX_W_0F2E_P_2,
2274   EVEX_W_0F2F_P_0,
2275   EVEX_W_0F2F_P_2,
2276   EVEX_W_0F51_P_0,
2277   EVEX_W_0F51_P_1,
2278   EVEX_W_0F51_P_2,
2279   EVEX_W_0F51_P_3,
2280   EVEX_W_0F54_P_0,
2281   EVEX_W_0F54_P_2,
2282   EVEX_W_0F55_P_0,
2283   EVEX_W_0F55_P_2,
2284   EVEX_W_0F56_P_0,
2285   EVEX_W_0F56_P_2,
2286   EVEX_W_0F57_P_0,
2287   EVEX_W_0F57_P_2,
2288   EVEX_W_0F58_P_0,
2289   EVEX_W_0F58_P_1,
2290   EVEX_W_0F58_P_2,
2291   EVEX_W_0F58_P_3,
2292   EVEX_W_0F59_P_0,
2293   EVEX_W_0F59_P_1,
2294   EVEX_W_0F59_P_2,
2295   EVEX_W_0F59_P_3,
2296   EVEX_W_0F5A_P_0,
2297   EVEX_W_0F5A_P_1,
2298   EVEX_W_0F5A_P_2,
2299   EVEX_W_0F5A_P_3,
2300   EVEX_W_0F5B_P_0,
2301   EVEX_W_0F5B_P_1,
2302   EVEX_W_0F5B_P_2,
2303   EVEX_W_0F5C_P_0,
2304   EVEX_W_0F5C_P_1,
2305   EVEX_W_0F5C_P_2,
2306   EVEX_W_0F5C_P_3,
2307   EVEX_W_0F5D_P_0,
2308   EVEX_W_0F5D_P_1,
2309   EVEX_W_0F5D_P_2,
2310   EVEX_W_0F5D_P_3,
2311   EVEX_W_0F5E_P_0,
2312   EVEX_W_0F5E_P_1,
2313   EVEX_W_0F5E_P_2,
2314   EVEX_W_0F5E_P_3,
2315   EVEX_W_0F5F_P_0,
2316   EVEX_W_0F5F_P_1,
2317   EVEX_W_0F5F_P_2,
2318   EVEX_W_0F5F_P_3,
2319   EVEX_W_0F62_P_2,
2320   EVEX_W_0F66_P_2,
2321   EVEX_W_0F6A_P_2,
2322   EVEX_W_0F6B_P_2,
2323   EVEX_W_0F6C_P_2,
2324   EVEX_W_0F6D_P_2,
2325   EVEX_W_0F6E_P_2,
2326   EVEX_W_0F6F_P_1,
2327   EVEX_W_0F6F_P_2,
2328   EVEX_W_0F6F_P_3,
2329   EVEX_W_0F70_P_2,
2330   EVEX_W_0F72_R_2_P_2,
2331   EVEX_W_0F72_R_6_P_2,
2332   EVEX_W_0F73_R_2_P_2,
2333   EVEX_W_0F73_R_6_P_2,
2334   EVEX_W_0F76_P_2,
2335   EVEX_W_0F78_P_0,
2336   EVEX_W_0F78_P_2,
2337   EVEX_W_0F79_P_0,
2338   EVEX_W_0F79_P_2,
2339   EVEX_W_0F7A_P_1,
2340   EVEX_W_0F7A_P_2,
2341   EVEX_W_0F7A_P_3,
2342   EVEX_W_0F7B_P_1,
2343   EVEX_W_0F7B_P_2,
2344   EVEX_W_0F7B_P_3,
2345   EVEX_W_0F7E_P_1,
2346   EVEX_W_0F7E_P_2,
2347   EVEX_W_0F7F_P_1,
2348   EVEX_W_0F7F_P_2,
2349   EVEX_W_0F7F_P_3,
2350   EVEX_W_0FC2_P_0,
2351   EVEX_W_0FC2_P_1,
2352   EVEX_W_0FC2_P_2,
2353   EVEX_W_0FC2_P_3,
2354   EVEX_W_0FC6_P_0,
2355   EVEX_W_0FC6_P_2,
2356   EVEX_W_0FD2_P_2,
2357   EVEX_W_0FD3_P_2,
2358   EVEX_W_0FD4_P_2,
2359   EVEX_W_0FD6_P_2,
2360   EVEX_W_0FE6_P_1,
2361   EVEX_W_0FE6_P_2,
2362   EVEX_W_0FE6_P_3,
2363   EVEX_W_0FE7_P_2,
2364   EVEX_W_0FF2_P_2,
2365   EVEX_W_0FF3_P_2,
2366   EVEX_W_0FF4_P_2,
2367   EVEX_W_0FFA_P_2,
2368   EVEX_W_0FFB_P_2,
2369   EVEX_W_0FFE_P_2,
2370   EVEX_W_0F380C_P_2,
2371   EVEX_W_0F380D_P_2,
2372   EVEX_W_0F3810_P_1,
2373   EVEX_W_0F3810_P_2,
2374   EVEX_W_0F3811_P_1,
2375   EVEX_W_0F3811_P_2,
2376   EVEX_W_0F3812_P_1,
2377   EVEX_W_0F3812_P_2,
2378   EVEX_W_0F3813_P_1,
2379   EVEX_W_0F3813_P_2,
2380   EVEX_W_0F3814_P_1,
2381   EVEX_W_0F3815_P_1,
2382   EVEX_W_0F3818_P_2,
2383   EVEX_W_0F3819_P_2,
2384   EVEX_W_0F381A_P_2,
2385   EVEX_W_0F381B_P_2,
2386   EVEX_W_0F381E_P_2,
2387   EVEX_W_0F381F_P_2,
2388   EVEX_W_0F3820_P_1,
2389   EVEX_W_0F3821_P_1,
2390   EVEX_W_0F3822_P_1,
2391   EVEX_W_0F3823_P_1,
2392   EVEX_W_0F3824_P_1,
2393   EVEX_W_0F3825_P_1,
2394   EVEX_W_0F3825_P_2,
2395   EVEX_W_0F3826_P_1,
2396   EVEX_W_0F3826_P_2,
2397   EVEX_W_0F3828_P_1,
2398   EVEX_W_0F3828_P_2,
2399   EVEX_W_0F3829_P_1,
2400   EVEX_W_0F3829_P_2,
2401   EVEX_W_0F382A_P_1,
2402   EVEX_W_0F382A_P_2,
2403   EVEX_W_0F382B_P_2,
2404   EVEX_W_0F3830_P_1,
2405   EVEX_W_0F3831_P_1,
2406   EVEX_W_0F3832_P_1,
2407   EVEX_W_0F3833_P_1,
2408   EVEX_W_0F3834_P_1,
2409   EVEX_W_0F3835_P_1,
2410   EVEX_W_0F3835_P_2,
2411   EVEX_W_0F3837_P_2,
2412   EVEX_W_0F3838_P_1,
2413   EVEX_W_0F3839_P_1,
2414   EVEX_W_0F383A_P_1,
2415   EVEX_W_0F3840_P_2,
2416   EVEX_W_0F3855_P_2,
2417   EVEX_W_0F3858_P_2,
2418   EVEX_W_0F3859_P_2,
2419   EVEX_W_0F385A_P_2,
2420   EVEX_W_0F385B_P_2,
2421   EVEX_W_0F3862_P_2,
2422   EVEX_W_0F3863_P_2,
2423   EVEX_W_0F3866_P_2,
2424   EVEX_W_0F3870_P_2,
2425   EVEX_W_0F3871_P_2,
2426   EVEX_W_0F3872_P_2,
2427   EVEX_W_0F3873_P_2,
2428   EVEX_W_0F3875_P_2,
2429   EVEX_W_0F3878_P_2,
2430   EVEX_W_0F3879_P_2,
2431   EVEX_W_0F387A_P_2,
2432   EVEX_W_0F387B_P_2,
2433   EVEX_W_0F387D_P_2,
2434   EVEX_W_0F3883_P_2,
2435   EVEX_W_0F388D_P_2,
2436   EVEX_W_0F3891_P_2,
2437   EVEX_W_0F3893_P_2,
2438   EVEX_W_0F38A1_P_2,
2439   EVEX_W_0F38A3_P_2,
2440   EVEX_W_0F38C7_R_1_P_2,
2441   EVEX_W_0F38C7_R_2_P_2,
2442   EVEX_W_0F38C7_R_5_P_2,
2443   EVEX_W_0F38C7_R_6_P_2,
2444
2445   EVEX_W_0F3A00_P_2,
2446   EVEX_W_0F3A01_P_2,
2447   EVEX_W_0F3A04_P_2,
2448   EVEX_W_0F3A05_P_2,
2449   EVEX_W_0F3A08_P_2,
2450   EVEX_W_0F3A09_P_2,
2451   EVEX_W_0F3A0A_P_2,
2452   EVEX_W_0F3A0B_P_2,
2453   EVEX_W_0F3A16_P_2,
2454   EVEX_W_0F3A18_P_2,
2455   EVEX_W_0F3A19_P_2,
2456   EVEX_W_0F3A1A_P_2,
2457   EVEX_W_0F3A1B_P_2,
2458   EVEX_W_0F3A1D_P_2,
2459   EVEX_W_0F3A21_P_2,
2460   EVEX_W_0F3A22_P_2,
2461   EVEX_W_0F3A23_P_2,
2462   EVEX_W_0F3A38_P_2,
2463   EVEX_W_0F3A39_P_2,
2464   EVEX_W_0F3A3A_P_2,
2465   EVEX_W_0F3A3B_P_2,
2466   EVEX_W_0F3A3E_P_2,
2467   EVEX_W_0F3A3F_P_2,
2468   EVEX_W_0F3A42_P_2,
2469   EVEX_W_0F3A43_P_2,
2470   EVEX_W_0F3A50_P_2,
2471   EVEX_W_0F3A51_P_2,
2472   EVEX_W_0F3A56_P_2,
2473   EVEX_W_0F3A57_P_2,
2474   EVEX_W_0F3A66_P_2,
2475   EVEX_W_0F3A67_P_2,
2476   EVEX_W_0F3A70_P_2,
2477   EVEX_W_0F3A71_P_2,
2478   EVEX_W_0F3A72_P_2,
2479   EVEX_W_0F3A73_P_2,
2480   EVEX_W_0F3ACE_P_2,
2481   EVEX_W_0F3ACF_P_2
2482 };
2483
2484 typedef void (*op_rtn) (int bytemode, int sizeflag);
2485
2486 struct dis386 {
2487   const char *name;
2488   struct
2489     {
2490       op_rtn rtn;
2491       int bytemode;
2492     } op[MAX_OPERANDS];
2493   unsigned int prefix_requirement;
2494 };
2495
2496 /* Upper case letters in the instruction names here are macros.
2497    'A' => print 'b' if no register operands or suffix_always is true
2498    'B' => print 'b' if suffix_always is true
2499    'C' => print 's' or 'l' ('w' or 'd' in Intel mode) depending on operand
2500           size prefix
2501    'D' => print 'w' if no register operands or 'w', 'l' or 'q', if
2502           suffix_always is true
2503    'E' => print 'e' if 32-bit form of jcxz
2504    'F' => print 'w' or 'l' depending on address size prefix (loop insns)
2505    'G' => print 'w' or 'l' depending on operand size prefix (i/o insns)
2506    'H' => print ",pt" or ",pn" branch hint
2507    'I' => honor following macro letter even in Intel mode (implemented only
2508           for some of the macro letters)
2509    'J' => print 'l'
2510    'K' => print 'd' or 'q' if rex prefix is present.
2511    'L' => print 'l' if suffix_always is true
2512    'M' => print 'r' if intel_mnemonic is false.
2513    'N' => print 'n' if instruction has no wait "prefix"
2514    'O' => print 'd' or 'o' (or 'q' in Intel mode)
2515    'P' => print 'w', 'l' or 'q' if instruction has an operand size prefix,
2516           or suffix_always is true.  print 'q' if rex prefix is present.
2517    'Q' => print 'w', 'l' or 'q' for memory operand or suffix_always
2518           is true
2519    'R' => print 'w', 'l' or 'q' ('d' for 'l' and 'e' in Intel mode)
2520    'S' => print 'w', 'l' or 'q' if suffix_always is true
2521    'T' => print 'q' in 64bit mode if instruction has no operand size
2522           prefix and behave as 'P' otherwise
2523    'U' => print 'q' in 64bit mode if instruction has no operand size
2524           prefix and behave as 'Q' otherwise
2525    'V' => print 'q' in 64bit mode if instruction has no operand size
2526           prefix and behave as 'S' otherwise
2527    'W' => print 'b', 'w' or 'l' ('d' in Intel mode)
2528    'X' => print 's', 'd' depending on data16 prefix (for XMM)
2529    'Y' => 'q' if instruction has an REX 64bit overwrite prefix and
2530           suffix_always is true.
2531    'Z' => print 'q' in 64bit mode and behave as 'L' otherwise
2532    '!' => change condition from true to false or from false to true.
2533    '%' => add 1 upper case letter to the macro.
2534    '^' => print 'w' or 'l' depending on operand size prefix or
2535           suffix_always is true (lcall/ljmp).
2536    '@' => print 'q' for Intel64 ISA, 'w' or 'q' for AMD64 ISA depending
2537           on operand size prefix.
2538    '&' => print 'q' in 64bit mode for Intel64 ISA or if instruction
2539           has no operand size prefix for AMD64 ISA, behave as 'P'
2540           otherwise
2541
2542    2 upper case letter macros:
2543    "XY" => print 'x' or 'y' if suffix_always is true or no register
2544            operands and no broadcast.
2545    "XZ" => print 'x', 'y', or 'z' if suffix_always is true or no
2546            register operands and no broadcast.
2547    "XW" => print 's', 'd' depending on the VEX.W bit (for FMA)
2548    "LQ" => print 'l' ('d' in Intel mode) or 'q' for memory operand
2549            or suffix_always is true
2550    "LB" => print "abs" in 64bit mode and behave as 'B' otherwise
2551    "LS" => print "abs" in 64bit mode and behave as 'S' otherwise
2552    "LV" => print "abs" for 64bit operand and behave as 'S' otherwise
2553    "LW" => print 'd', 'q' depending on the VEX.W bit
2554    "LP" => print 'w' or 'l' ('d' in Intel mode) if instruction has
2555            an operand size prefix, or suffix_always is true.  print
2556            'q' if rex prefix is present.
2557
2558    Many of the above letters print nothing in Intel mode.  See "putop"
2559    for the details.
2560
2561    Braces '{' and '}', and vertical bars '|', indicate alternative
2562    mnemonic strings for AT&T and Intel.  */
2563
2564 static const struct dis386 dis386[] = {
2565   /* 00 */
2566   { "addB",             { Ebh1, Gb }, 0 },
2567   { "addS",             { Evh1, Gv }, 0 },
2568   { "addB",             { Gb, EbS }, 0 },
2569   { "addS",             { Gv, EvS }, 0 },
2570   { "addB",             { AL, Ib }, 0 },
2571   { "addS",             { eAX, Iv }, 0 },
2572   { X86_64_TABLE (X86_64_06) },
2573   { X86_64_TABLE (X86_64_07) },
2574   /* 08 */
2575   { "orB",              { Ebh1, Gb }, 0 },
2576   { "orS",              { Evh1, Gv }, 0 },
2577   { "orB",              { Gb, EbS }, 0 },
2578   { "orS",              { Gv, EvS }, 0 },
2579   { "orB",              { AL, Ib }, 0 },
2580   { "orS",              { eAX, Iv }, 0 },
2581   { X86_64_TABLE (X86_64_0D) },
2582   { Bad_Opcode },       /* 0x0f extended opcode escape */
2583   /* 10 */
2584   { "adcB",             { Ebh1, Gb }, 0 },
2585   { "adcS",             { Evh1, Gv }, 0 },
2586   { "adcB",             { Gb, EbS }, 0 },
2587   { "adcS",             { Gv, EvS }, 0 },
2588   { "adcB",             { AL, Ib }, 0 },
2589   { "adcS",             { eAX, Iv }, 0 },
2590   { X86_64_TABLE (X86_64_16) },
2591   { X86_64_TABLE (X86_64_17) },
2592   /* 18 */
2593   { "sbbB",             { Ebh1, Gb }, 0 },
2594   { "sbbS",             { Evh1, Gv }, 0 },
2595   { "sbbB",             { Gb, EbS }, 0 },
2596   { "sbbS",             { Gv, EvS }, 0 },
2597   { "sbbB",             { AL, Ib }, 0 },
2598   { "sbbS",             { eAX, Iv }, 0 },
2599   { X86_64_TABLE (X86_64_1E) },
2600   { X86_64_TABLE (X86_64_1F) },
2601   /* 20 */
2602   { "andB",             { Ebh1, Gb }, 0 },
2603   { "andS",             { Evh1, Gv }, 0 },
2604   { "andB",             { Gb, EbS }, 0 },
2605   { "andS",             { Gv, EvS }, 0 },
2606   { "andB",             { AL, Ib }, 0 },
2607   { "andS",             { eAX, Iv }, 0 },
2608   { Bad_Opcode },       /* SEG ES prefix */
2609   { X86_64_TABLE (X86_64_27) },
2610   /* 28 */
2611   { "subB",             { Ebh1, Gb }, 0 },
2612   { "subS",             { Evh1, Gv }, 0 },
2613   { "subB",             { Gb, EbS }, 0 },
2614   { "subS",             { Gv, EvS }, 0 },
2615   { "subB",             { AL, Ib }, 0 },
2616   { "subS",             { eAX, Iv }, 0 },
2617   { Bad_Opcode },       /* SEG CS prefix */
2618   { X86_64_TABLE (X86_64_2F) },
2619   /* 30 */
2620   { "xorB",             { Ebh1, Gb }, 0 },
2621   { "xorS",             { Evh1, Gv }, 0 },
2622   { "xorB",             { Gb, EbS }, 0 },
2623   { "xorS",             { Gv, EvS }, 0 },
2624   { "xorB",             { AL, Ib }, 0 },
2625   { "xorS",             { eAX, Iv }, 0 },
2626   { Bad_Opcode },       /* SEG SS prefix */
2627   { X86_64_TABLE (X86_64_37) },
2628   /* 38 */
2629   { "cmpB",             { Eb, Gb }, 0 },
2630   { "cmpS",             { Ev, Gv }, 0 },
2631   { "cmpB",             { Gb, EbS }, 0 },
2632   { "cmpS",             { Gv, EvS }, 0 },
2633   { "cmpB",             { AL, Ib }, 0 },
2634   { "cmpS",             { eAX, Iv }, 0 },
2635   { Bad_Opcode },       /* SEG DS prefix */
2636   { X86_64_TABLE (X86_64_3F) },
2637   /* 40 */
2638   { "inc{S|}",          { RMeAX }, 0 },
2639   { "inc{S|}",          { RMeCX }, 0 },
2640   { "inc{S|}",          { RMeDX }, 0 },
2641   { "inc{S|}",          { RMeBX }, 0 },
2642   { "inc{S|}",          { RMeSP }, 0 },
2643   { "inc{S|}",          { RMeBP }, 0 },
2644   { "inc{S|}",          { RMeSI }, 0 },
2645   { "inc{S|}",          { RMeDI }, 0 },
2646   /* 48 */
2647   { "dec{S|}",          { RMeAX }, 0 },
2648   { "dec{S|}",          { RMeCX }, 0 },
2649   { "dec{S|}",          { RMeDX }, 0 },
2650   { "dec{S|}",          { RMeBX }, 0 },
2651   { "dec{S|}",          { RMeSP }, 0 },
2652   { "dec{S|}",          { RMeBP }, 0 },
2653   { "dec{S|}",          { RMeSI }, 0 },
2654   { "dec{S|}",          { RMeDI }, 0 },
2655   /* 50 */
2656   { "pushV",            { RMrAX }, 0 },
2657   { "pushV",            { RMrCX }, 0 },
2658   { "pushV",            { RMrDX }, 0 },
2659   { "pushV",            { RMrBX }, 0 },
2660   { "pushV",            { RMrSP }, 0 },
2661   { "pushV",            { RMrBP }, 0 },
2662   { "pushV",            { RMrSI }, 0 },
2663   { "pushV",            { RMrDI }, 0 },
2664   /* 58 */
2665   { "popV",             { RMrAX }, 0 },
2666   { "popV",             { RMrCX }, 0 },
2667   { "popV",             { RMrDX }, 0 },
2668   { "popV",             { RMrBX }, 0 },
2669   { "popV",             { RMrSP }, 0 },
2670   { "popV",             { RMrBP }, 0 },
2671   { "popV",             { RMrSI }, 0 },
2672   { "popV",             { RMrDI }, 0 },
2673   /* 60 */
2674   { X86_64_TABLE (X86_64_60) },
2675   { X86_64_TABLE (X86_64_61) },
2676   { X86_64_TABLE (X86_64_62) },
2677   { X86_64_TABLE (X86_64_63) },
2678   { Bad_Opcode },       /* seg fs */
2679   { Bad_Opcode },       /* seg gs */
2680   { Bad_Opcode },       /* op size prefix */
2681   { Bad_Opcode },       /* adr size prefix */
2682   /* 68 */
2683   { "pushT",            { sIv }, 0 },
2684   { "imulS",            { Gv, Ev, Iv }, 0 },
2685   { "pushT",            { sIbT }, 0 },
2686   { "imulS",            { Gv, Ev, sIb }, 0 },
2687   { "ins{b|}",          { Ybr, indirDX }, 0 },
2688   { X86_64_TABLE (X86_64_6D) },
2689   { "outs{b|}",         { indirDXr, Xb }, 0 },
2690   { X86_64_TABLE (X86_64_6F) },
2691   /* 70 */
2692   { "joH",              { Jb, BND, cond_jump_flag }, 0 },
2693   { "jnoH",             { Jb, BND, cond_jump_flag }, 0 },
2694   { "jbH",              { Jb, BND, cond_jump_flag }, 0 },
2695   { "jaeH",             { Jb, BND, cond_jump_flag }, 0 },
2696   { "jeH",              { Jb, BND, cond_jump_flag }, 0 },
2697   { "jneH",             { Jb, BND, cond_jump_flag }, 0 },
2698   { "jbeH",             { Jb, BND, cond_jump_flag }, 0 },
2699   { "jaH",              { Jb, BND, cond_jump_flag }, 0 },
2700   /* 78 */
2701   { "jsH",              { Jb, BND, cond_jump_flag }, 0 },
2702   { "jnsH",             { Jb, BND, cond_jump_flag }, 0 },
2703   { "jpH",              { Jb, BND, cond_jump_flag }, 0 },
2704   { "jnpH",             { Jb, BND, cond_jump_flag }, 0 },
2705   { "jlH",              { Jb, BND, cond_jump_flag }, 0 },
2706   { "jgeH",             { Jb, BND, cond_jump_flag }, 0 },
2707   { "jleH",             { Jb, BND, cond_jump_flag }, 0 },
2708   { "jgH",              { Jb, BND, cond_jump_flag }, 0 },
2709   /* 80 */
2710   { REG_TABLE (REG_80) },
2711   { REG_TABLE (REG_81) },
2712   { X86_64_TABLE (X86_64_82) },
2713   { REG_TABLE (REG_83) },
2714   { "testB",            { Eb, Gb }, 0 },
2715   { "testS",            { Ev, Gv }, 0 },
2716   { "xchgB",            { Ebh2, Gb }, 0 },
2717   { "xchgS",            { Evh2, Gv }, 0 },
2718   /* 88 */
2719   { "movB",             { Ebh3, Gb }, 0 },
2720   { "movS",             { Evh3, Gv }, 0 },
2721   { "movB",             { Gb, EbS }, 0 },
2722   { "movS",             { Gv, EvS }, 0 },
2723   { "movD",             { Sv, Sw }, 0 },
2724   { MOD_TABLE (MOD_8D) },
2725   { "movD",             { Sw, Sv }, 0 },
2726   { REG_TABLE (REG_8F) },
2727   /* 90 */
2728   { PREFIX_TABLE (PREFIX_90) },
2729   { "xchgS",            { RMeCX, eAX }, 0 },
2730   { "xchgS",            { RMeDX, eAX }, 0 },
2731   { "xchgS",            { RMeBX, eAX }, 0 },
2732   { "xchgS",            { RMeSP, eAX }, 0 },
2733   { "xchgS",            { RMeBP, eAX }, 0 },
2734   { "xchgS",            { RMeSI, eAX }, 0 },
2735   { "xchgS",            { RMeDI, eAX }, 0 },
2736   /* 98 */
2737   { "cW{t|}R",          { XX }, 0 },
2738   { "cR{t|}O",          { XX }, 0 },
2739   { X86_64_TABLE (X86_64_9A) },
2740   { Bad_Opcode },       /* fwait */
2741   { "pushfT",           { XX }, 0 },
2742   { "popfT",            { XX }, 0 },
2743   { "sahf",             { XX }, 0 },
2744   { "lahf",             { XX }, 0 },
2745   /* a0 */
2746   { "mov%LB",           { AL, Ob }, 0 },
2747   { "mov%LS",           { eAX, Ov }, 0 },
2748   { "mov%LB",           { Ob, AL }, 0 },
2749   { "mov%LS",           { Ov, eAX }, 0 },
2750   { "movs{b|}",         { Ybr, Xb }, 0 },
2751   { "movs{R|}",         { Yvr, Xv }, 0 },
2752   { "cmps{b|}",         { Xb, Yb }, 0 },
2753   { "cmps{R|}",         { Xv, Yv }, 0 },
2754   /* a8 */
2755   { "testB",            { AL, Ib }, 0 },
2756   { "testS",            { eAX, Iv }, 0 },
2757   { "stosB",            { Ybr, AL }, 0 },
2758   { "stosS",            { Yvr, eAX }, 0 },
2759   { "lodsB",            { ALr, Xb }, 0 },
2760   { "lodsS",            { eAXr, Xv }, 0 },
2761   { "scasB",            { AL, Yb }, 0 },
2762   { "scasS",            { eAX, Yv }, 0 },
2763   /* b0 */
2764   { "movB",             { RMAL, Ib }, 0 },
2765   { "movB",             { RMCL, Ib }, 0 },
2766   { "movB",             { RMDL, Ib }, 0 },
2767   { "movB",             { RMBL, Ib }, 0 },
2768   { "movB",             { RMAH, Ib }, 0 },
2769   { "movB",             { RMCH, Ib }, 0 },
2770   { "movB",             { RMDH, Ib }, 0 },
2771   { "movB",             { RMBH, Ib }, 0 },
2772   /* b8 */
2773   { "mov%LV",           { RMeAX, Iv64 }, 0 },
2774   { "mov%LV",           { RMeCX, Iv64 }, 0 },
2775   { "mov%LV",           { RMeDX, Iv64 }, 0 },
2776   { "mov%LV",           { RMeBX, Iv64 }, 0 },
2777   { "mov%LV",           { RMeSP, Iv64 }, 0 },
2778   { "mov%LV",           { RMeBP, Iv64 }, 0 },
2779   { "mov%LV",           { RMeSI, Iv64 }, 0 },
2780   { "mov%LV",           { RMeDI, Iv64 }, 0 },
2781   /* c0 */
2782   { REG_TABLE (REG_C0) },
2783   { REG_TABLE (REG_C1) },
2784   { "retT",             { Iw, BND }, 0 },
2785   { "retT",             { BND }, 0 },
2786   { X86_64_TABLE (X86_64_C4) },
2787   { X86_64_TABLE (X86_64_C5) },
2788   { REG_TABLE (REG_C6) },
2789   { REG_TABLE (REG_C7) },
2790   /* c8 */
2791   { "enterT",           { Iw, Ib }, 0 },
2792   { "leaveT",           { XX }, 0 },
2793   { "Jret{|f}P",        { Iw }, 0 },
2794   { "Jret{|f}P",        { XX }, 0 },
2795   { "int3",             { XX }, 0 },
2796   { "int",              { Ib }, 0 },
2797   { X86_64_TABLE (X86_64_CE) },
2798   { "iret%LP",          { XX }, 0 },
2799   /* d0 */
2800   { REG_TABLE (REG_D0) },
2801   { REG_TABLE (REG_D1) },
2802   { REG_TABLE (REG_D2) },
2803   { REG_TABLE (REG_D3) },
2804   { X86_64_TABLE (X86_64_D4) },
2805   { X86_64_TABLE (X86_64_D5) },
2806   { Bad_Opcode },
2807   { "xlat",             { DSBX }, 0 },
2808   /* d8 */
2809   { FLOAT },
2810   { FLOAT },
2811   { FLOAT },
2812   { FLOAT },
2813   { FLOAT },
2814   { FLOAT },
2815   { FLOAT },
2816   { FLOAT },
2817   /* e0 */
2818   { "loopneFH",         { Jb, XX, loop_jcxz_flag }, 0 },
2819   { "loopeFH",          { Jb, XX, loop_jcxz_flag }, 0 },
2820   { "loopFH",           { Jb, XX, loop_jcxz_flag }, 0 },
2821   { "jEcxzH",           { Jb, XX, loop_jcxz_flag }, 0 },
2822   { "inB",              { AL, Ib }, 0 },
2823   { "inG",              { zAX, Ib }, 0 },
2824   { "outB",             { Ib, AL }, 0 },
2825   { "outG",             { Ib, zAX }, 0 },
2826   /* e8 */
2827   { X86_64_TABLE (X86_64_E8) },
2828   { X86_64_TABLE (X86_64_E9) },
2829   { X86_64_TABLE (X86_64_EA) },
2830   { "jmp",              { Jb, BND }, 0 },
2831   { "inB",              { AL, indirDX }, 0 },
2832   { "inG",              { zAX, indirDX }, 0 },
2833   { "outB",             { indirDX, AL }, 0 },
2834   { "outG",             { indirDX, zAX }, 0 },
2835   /* f0 */
2836   { Bad_Opcode },       /* lock prefix */
2837   { "icebp",            { XX }, 0 },
2838   { Bad_Opcode },       /* repne */
2839   { Bad_Opcode },       /* repz */
2840   { "hlt",              { XX }, 0 },
2841   { "cmc",              { XX }, 0 },
2842   { REG_TABLE (REG_F6) },
2843   { REG_TABLE (REG_F7) },
2844   /* f8 */
2845   { "clc",              { XX }, 0 },
2846   { "stc",              { XX }, 0 },
2847   { "cli",              { XX }, 0 },
2848   { "sti",              { XX }, 0 },
2849   { "cld",              { XX }, 0 },
2850   { "std",              { XX }, 0 },
2851   { REG_TABLE (REG_FE) },
2852   { REG_TABLE (REG_FF) },
2853 };
2854
2855 static const struct dis386 dis386_twobyte[] = {
2856   /* 00 */
2857   { REG_TABLE (REG_0F00 ) },
2858   { REG_TABLE (REG_0F01 ) },
2859   { "larS",             { Gv, Ew }, 0 },
2860   { "lslS",             { Gv, Ew }, 0 },
2861   { Bad_Opcode },
2862   { "syscall",          { XX }, 0 },
2863   { "clts",             { XX }, 0 },
2864   { "sysret%LP",                { XX }, 0 },
2865   /* 08 */
2866   { "invd",             { XX }, 0 },
2867   { "wbinvd",           { XX }, 0 },
2868   { Bad_Opcode },
2869   { "ud2",              { XX }, 0 },
2870   { Bad_Opcode },
2871   { REG_TABLE (REG_0F0D) },
2872   { "femms",            { XX }, 0 },
2873   { "",                 { MX, EM, OPSUF }, 0 }, /* See OP_3DNowSuffix.  */
2874   /* 10 */
2875   { PREFIX_TABLE (PREFIX_0F10) },
2876   { PREFIX_TABLE (PREFIX_0F11) },
2877   { PREFIX_TABLE (PREFIX_0F12) },
2878   { MOD_TABLE (MOD_0F13) },
2879   { "unpcklpX",         { XM, EXx }, PREFIX_OPCODE },
2880   { "unpckhpX",         { XM, EXx }, PREFIX_OPCODE },
2881   { PREFIX_TABLE (PREFIX_0F16) },
2882   { MOD_TABLE (MOD_0F17) },
2883   /* 18 */
2884   { REG_TABLE (REG_0F18) },
2885   { "nopQ",             { Ev }, 0 },
2886   { PREFIX_TABLE (PREFIX_0F1A) },
2887   { PREFIX_TABLE (PREFIX_0F1B) },
2888   { "nopQ",             { Ev }, 0 },
2889   { "nopQ",             { Ev }, 0 },
2890   { PREFIX_TABLE (PREFIX_0F1E) },
2891   { "nopQ",             { Ev }, 0 },
2892   /* 20 */
2893   { "movZ",             { Rm, Cm }, 0 },
2894   { "movZ",             { Rm, Dm }, 0 },
2895   { "movZ",             { Cm, Rm }, 0 },
2896   { "movZ",             { Dm, Rm }, 0 },
2897   { MOD_TABLE (MOD_0F24) },
2898   { Bad_Opcode },
2899   { MOD_TABLE (MOD_0F26) },
2900   { Bad_Opcode },
2901   /* 28 */
2902   { "movapX",           { XM, EXx }, PREFIX_OPCODE },
2903   { "movapX",           { EXxS, XM }, PREFIX_OPCODE },
2904   { PREFIX_TABLE (PREFIX_0F2A) },
2905   { PREFIX_TABLE (PREFIX_0F2B) },
2906   { PREFIX_TABLE (PREFIX_0F2C) },
2907   { PREFIX_TABLE (PREFIX_0F2D) },
2908   { PREFIX_TABLE (PREFIX_0F2E) },
2909   { PREFIX_TABLE (PREFIX_0F2F) },
2910   /* 30 */
2911   { "wrmsr",            { XX }, 0 },
2912   { "rdtsc",            { XX }, 0 },
2913   { "rdmsr",            { XX }, 0 },
2914   { "rdpmc",            { XX }, 0 },
2915   { "sysenter",         { XX }, 0 },
2916   { "sysexit",          { XX }, 0 },
2917   { Bad_Opcode },
2918   { "getsec",           { XX }, 0 },
2919   /* 38 */
2920   { THREE_BYTE_TABLE_PREFIX (THREE_BYTE_0F38, PREFIX_OPCODE) },
2921   { Bad_Opcode },
2922   { THREE_BYTE_TABLE_PREFIX (THREE_BYTE_0F3A, PREFIX_OPCODE) },
2923   { Bad_Opcode },
2924   { Bad_Opcode },
2925   { Bad_Opcode },
2926   { Bad_Opcode },
2927   { Bad_Opcode },
2928   /* 40 */
2929   { "cmovoS",           { Gv, Ev }, 0 },
2930   { "cmovnoS",          { Gv, Ev }, 0 },
2931   { "cmovbS",           { Gv, Ev }, 0 },
2932   { "cmovaeS",          { Gv, Ev }, 0 },
2933   { "cmoveS",           { Gv, Ev }, 0 },
2934   { "cmovneS",          { Gv, Ev }, 0 },
2935   { "cmovbeS",          { Gv, Ev }, 0 },
2936   { "cmovaS",           { Gv, Ev }, 0 },
2937   /* 48 */
2938   { "cmovsS",           { Gv, Ev }, 0 },
2939   { "cmovnsS",          { Gv, Ev }, 0 },
2940   { "cmovpS",           { Gv, Ev }, 0 },
2941   { "cmovnpS",          { Gv, Ev }, 0 },
2942   { "cmovlS",           { Gv, Ev }, 0 },
2943   { "cmovgeS",          { Gv, Ev }, 0 },
2944   { "cmovleS",          { Gv, Ev }, 0 },
2945   { "cmovgS",           { Gv, Ev }, 0 },
2946   /* 50 */
2947   { MOD_TABLE (MOD_0F51) },
2948   { PREFIX_TABLE (PREFIX_0F51) },
2949   { PREFIX_TABLE (PREFIX_0F52) },
2950   { PREFIX_TABLE (PREFIX_0F53) },
2951   { "andpX",            { XM, EXx }, PREFIX_OPCODE },
2952   { "andnpX",           { XM, EXx }, PREFIX_OPCODE },
2953   { "orpX",             { XM, EXx }, PREFIX_OPCODE },
2954   { "xorpX",            { XM, EXx }, PREFIX_OPCODE },
2955   /* 58 */
2956   { PREFIX_TABLE (PREFIX_0F58) },
2957   { PREFIX_TABLE (PREFIX_0F59) },
2958   { PREFIX_TABLE (PREFIX_0F5A) },
2959   { PREFIX_TABLE (PREFIX_0F5B) },
2960   { PREFIX_TABLE (PREFIX_0F5C) },
2961   { PREFIX_TABLE (PREFIX_0F5D) },
2962   { PREFIX_TABLE (PREFIX_0F5E) },
2963   { PREFIX_TABLE (PREFIX_0F5F) },
2964   /* 60 */
2965   { PREFIX_TABLE (PREFIX_0F60) },
2966   { PREFIX_TABLE (PREFIX_0F61) },
2967   { PREFIX_TABLE (PREFIX_0F62) },
2968   { "packsswb",         { MX, EM }, PREFIX_OPCODE },
2969   { "pcmpgtb",          { MX, EM }, PREFIX_OPCODE },
2970   { "pcmpgtw",          { MX, EM }, PREFIX_OPCODE },
2971   { "pcmpgtd",          { MX, EM }, PREFIX_OPCODE },
2972   { "packuswb",         { MX, EM }, PREFIX_OPCODE },
2973   /* 68 */
2974   { "punpckhbw",        { MX, EM }, PREFIX_OPCODE },
2975   { "punpckhwd",        { MX, EM }, PREFIX_OPCODE },
2976   { "punpckhdq",        { MX, EM }, PREFIX_OPCODE },
2977   { "packssdw",         { MX, EM }, PREFIX_OPCODE },
2978   { PREFIX_TABLE (PREFIX_0F6C) },
2979   { PREFIX_TABLE (PREFIX_0F6D) },
2980   { "movK",             { MX, Edq }, PREFIX_OPCODE },
2981   { PREFIX_TABLE (PREFIX_0F6F) },
2982   /* 70 */
2983   { PREFIX_TABLE (PREFIX_0F70) },
2984   { REG_TABLE (REG_0F71) },
2985   { REG_TABLE (REG_0F72) },
2986   { REG_TABLE (REG_0F73) },
2987   { "pcmpeqb",          { MX, EM }, PREFIX_OPCODE },
2988   { "pcmpeqw",          { MX, EM }, PREFIX_OPCODE },
2989   { "pcmpeqd",          { MX, EM }, PREFIX_OPCODE },
2990   { "emms",             { XX }, PREFIX_OPCODE },
2991   /* 78 */
2992   { PREFIX_TABLE (PREFIX_0F78) },
2993   { PREFIX_TABLE (PREFIX_0F79) },
2994   { Bad_Opcode },
2995   { Bad_Opcode },
2996   { PREFIX_TABLE (PREFIX_0F7C) },
2997   { PREFIX_TABLE (PREFIX_0F7D) },
2998   { PREFIX_TABLE (PREFIX_0F7E) },
2999   { PREFIX_TABLE (PREFIX_0F7F) },
3000   /* 80 */
3001   { "joH",              { Jv, BND, cond_jump_flag }, 0 },
3002   { "jnoH",             { Jv, BND, cond_jump_flag }, 0 },
3003   { "jbH",              { Jv, BND, cond_jump_flag }, 0 },
3004   { "jaeH",             { Jv, BND, cond_jump_flag }, 0 },
3005   { "jeH",              { Jv, BND, cond_jump_flag }, 0 },
3006   { "jneH",             { Jv, BND, cond_jump_flag }, 0 },
3007   { "jbeH",             { Jv, BND, cond_jump_flag }, 0 },
3008   { "jaH",              { Jv, BND, cond_jump_flag }, 0 },
3009   /* 88 */
3010   { "jsH",              { Jv, BND, cond_jump_flag }, 0 },
3011   { "jnsH",             { Jv, BND, cond_jump_flag }, 0 },
3012   { "jpH",              { Jv, BND, cond_jump_flag }, 0 },
3013   { "jnpH",             { Jv, BND, cond_jump_flag }, 0 },
3014   { "jlH",              { Jv, BND, cond_jump_flag }, 0 },
3015   { "jgeH",             { Jv, BND, cond_jump_flag }, 0 },
3016   { "jleH",             { Jv, BND, cond_jump_flag }, 0 },
3017   { "jgH",              { Jv, BND, cond_jump_flag }, 0 },
3018   /* 90 */
3019   { "seto",             { Eb }, 0 },
3020   { "setno",            { Eb }, 0 },
3021   { "setb",             { Eb }, 0 },
3022   { "setae",            { Eb }, 0 },
3023   { "sete",             { Eb }, 0 },
3024   { "setne",            { Eb }, 0 },
3025   { "setbe",            { Eb }, 0 },
3026   { "seta",             { Eb }, 0 },
3027   /* 98 */
3028   { "sets",             { Eb }, 0 },
3029   { "setns",            { Eb }, 0 },
3030   { "setp",             { Eb }, 0 },
3031   { "setnp",            { Eb }, 0 },
3032   { "setl",             { Eb }, 0 },
3033   { "setge",            { Eb }, 0 },
3034   { "setle",            { Eb }, 0 },
3035   { "setg",             { Eb }, 0 },
3036   /* a0 */
3037   { "pushT",            { fs }, 0 },
3038   { "popT",             { fs }, 0 },
3039   { "cpuid",            { XX }, 0 },
3040   { "btS",              { Ev, Gv }, 0 },
3041   { "shldS",            { Ev, Gv, Ib }, 0 },
3042   { "shldS",            { Ev, Gv, CL }, 0 },
3043   { REG_TABLE (REG_0FA6) },
3044   { REG_TABLE (REG_0FA7) },
3045   /* a8 */
3046   { "pushT",            { gs }, 0 },
3047   { "popT",             { gs }, 0 },
3048   { "rsm",              { XX }, 0 },
3049   { "btsS",             { Evh1, Gv }, 0 },
3050   { "shrdS",            { Ev, Gv, Ib }, 0 },
3051   { "shrdS",            { Ev, Gv, CL }, 0 },
3052   { REG_TABLE (REG_0FAE) },
3053   { "imulS",            { Gv, Ev }, 0 },
3054   /* b0 */
3055   { "cmpxchgB",         { Ebh1, Gb }, 0 },
3056   { "cmpxchgS",         { Evh1, Gv }, 0 },
3057   { MOD_TABLE (MOD_0FB2) },
3058   { "btrS",             { Evh1, Gv }, 0 },
3059   { MOD_TABLE (MOD_0FB4) },
3060   { MOD_TABLE (MOD_0FB5) },
3061   { "movz{bR|x}",       { Gv, Eb }, 0 },
3062   { "movz{wR|x}",       { Gv, Ew }, 0 }, /* yes, there really is movzww ! */
3063   /* b8 */
3064   { PREFIX_TABLE (PREFIX_0FB8) },
3065   { "ud1",              { XX }, 0 },
3066   { REG_TABLE (REG_0FBA) },
3067   { "btcS",             { Evh1, Gv }, 0 },
3068   { PREFIX_TABLE (PREFIX_0FBC) },
3069   { PREFIX_TABLE (PREFIX_0FBD) },
3070   { "movs{bR|x}",       { Gv, Eb }, 0 },
3071   { "movs{wR|x}",       { Gv, Ew }, 0 }, /* yes, there really is movsww ! */
3072   /* c0 */
3073   { "xaddB",            { Ebh1, Gb }, 0 },
3074   { "xaddS",            { Evh1, Gv }, 0 },
3075   { PREFIX_TABLE (PREFIX_0FC2) },
3076   { MOD_TABLE (MOD_0FC3) },
3077   { "pinsrw",           { MX, Edqw, Ib }, PREFIX_OPCODE },
3078   { "pextrw",           { Gdq, MS, Ib }, PREFIX_OPCODE },
3079   { "shufpX",           { XM, EXx, Ib }, PREFIX_OPCODE },
3080   { REG_TABLE (REG_0FC7) },
3081   /* c8 */
3082   { "bswap",            { RMeAX }, 0 },
3083   { "bswap",            { RMeCX }, 0 },
3084   { "bswap",            { RMeDX }, 0 },
3085   { "bswap",            { RMeBX }, 0 },
3086   { "bswap",            { RMeSP }, 0 },
3087   { "bswap",            { RMeBP }, 0 },
3088   { "bswap",            { RMeSI }, 0 },
3089   { "bswap",            { RMeDI }, 0 },
3090   /* d0 */
3091   { PREFIX_TABLE (PREFIX_0FD0) },
3092   { "psrlw",            { MX, EM }, PREFIX_OPCODE },
3093   { "psrld",            { MX, EM }, PREFIX_OPCODE },
3094   { "psrlq",            { MX, EM }, PREFIX_OPCODE },
3095   { "paddq",            { MX, EM }, PREFIX_OPCODE },
3096   { "pmullw",           { MX, EM }, PREFIX_OPCODE },
3097   { PREFIX_TABLE (PREFIX_0FD6) },
3098   { MOD_TABLE (MOD_0FD7) },
3099   /* d8 */
3100   { "psubusb",          { MX, EM }, PREFIX_OPCODE },
3101   { "psubusw",          { MX, EM }, PREFIX_OPCODE },
3102   { "pminub",           { MX, EM }, PREFIX_OPCODE },
3103   { "pand",             { MX, EM }, PREFIX_OPCODE },
3104   { "paddusb",          { MX, EM }, PREFIX_OPCODE },
3105   { "paddusw",          { MX, EM }, PREFIX_OPCODE },
3106   { "pmaxub",           { MX, EM }, PREFIX_OPCODE },
3107   { "pandn",            { MX, EM }, PREFIX_OPCODE },
3108   /* e0 */
3109   { "pavgb",            { MX, EM }, PREFIX_OPCODE },
3110   { "psraw",            { MX, EM }, PREFIX_OPCODE },
3111   { "psrad",            { MX, EM }, PREFIX_OPCODE },
3112   { "pavgw",            { MX, EM }, PREFIX_OPCODE },
3113   { "pmulhuw",          { MX, EM }, PREFIX_OPCODE },
3114   { "pmulhw",           { MX, EM }, PREFIX_OPCODE },
3115   { PREFIX_TABLE (PREFIX_0FE6) },
3116   { PREFIX_TABLE (PREFIX_0FE7) },
3117   /* e8 */
3118   { "psubsb",           { MX, EM }, PREFIX_OPCODE },
3119   { "psubsw",           { MX, EM }, PREFIX_OPCODE },
3120   { "pminsw",           { MX, EM }, PREFIX_OPCODE },
3121   { "por",              { MX, EM }, PREFIX_OPCODE },
3122   { "paddsb",           { MX, EM }, PREFIX_OPCODE },
3123   { "paddsw",           { MX, EM }, PREFIX_OPCODE },
3124   { "pmaxsw",           { MX, EM }, PREFIX_OPCODE },
3125   { "pxor",             { MX, EM }, PREFIX_OPCODE },
3126   /* f0 */
3127   { PREFIX_TABLE (PREFIX_0FF0) },
3128   { "psllw",            { MX, EM }, PREFIX_OPCODE },
3129   { "pslld",            { MX, EM }, PREFIX_OPCODE },
3130   { "psllq",            { MX, EM }, PREFIX_OPCODE },
3131   { "pmuludq",          { MX, EM }, PREFIX_OPCODE },
3132   { "pmaddwd",          { MX, EM }, PREFIX_OPCODE },
3133   { "psadbw",           { MX, EM }, PREFIX_OPCODE },
3134   { PREFIX_TABLE (PREFIX_0FF7) },
3135   /* f8 */
3136   { "psubb",            { MX, EM }, PREFIX_OPCODE },
3137   { "psubw",            { MX, EM }, PREFIX_OPCODE },
3138   { "psubd",            { MX, EM }, PREFIX_OPCODE },
3139   { "psubq",            { MX, EM }, PREFIX_OPCODE },
3140   { "paddb",            { MX, EM }, PREFIX_OPCODE },
3141   { "paddw",            { MX, EM }, PREFIX_OPCODE },
3142   { "paddd",            { MX, EM }, PREFIX_OPCODE },
3143   { Bad_Opcode },
3144 };
3145
3146 static const unsigned char onebyte_has_modrm[256] = {
3147   /*       0 1 2 3 4 5 6 7 8 9 a b c d e f        */
3148   /*       -------------------------------        */
3149   /* 00 */ 1,1,1,1,0,0,0,0,1,1,1,1,0,0,0,0, /* 00 */
3150   /* 10 */ 1,1,1,1,0,0,0,0,1,1,1,1,0,0,0,0, /* 10 */
3151   /* 20 */ 1,1,1,1,0,0,0,0,1,1,1,1,0,0,0,0, /* 20 */
3152   /* 30 */ 1,1,1,1,0,0,0,0,1,1,1,1,0,0,0,0, /* 30 */
3153   /* 40 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 40 */
3154   /* 50 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 50 */
3155   /* 60 */ 0,0,1,1,0,0,0,0,0,1,0,1,0,0,0,0, /* 60 */
3156   /* 70 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 70 */
3157   /* 80 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 80 */
3158   /* 90 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 90 */
3159   /* a0 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* a0 */
3160   /* b0 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* b0 */
3161   /* c0 */ 1,1,0,0,1,1,1,1,0,0,0,0,0,0,0,0, /* c0 */
3162   /* d0 */ 1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,1, /* d0 */
3163   /* e0 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* e0 */
3164   /* f0 */ 0,0,0,0,0,0,1,1,0,0,0,0,0,0,1,1  /* f0 */
3165   /*       -------------------------------        */
3166   /*       0 1 2 3 4 5 6 7 8 9 a b c d e f        */
3167 };
3168
3169 static const unsigned char twobyte_has_modrm[256] = {
3170   /*       0 1 2 3 4 5 6 7 8 9 a b c d e f        */
3171   /*       -------------------------------        */
3172   /* 00 */ 1,1,1,1,0,0,0,0,0,0,0,0,0,1,0,1, /* 0f */
3173   /* 10 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 1f */
3174   /* 20 */ 1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,1, /* 2f */
3175   /* 30 */ 0,0,0,0,0,0,0,0,1,0,1,0,0,0,0,0, /* 3f */
3176   /* 40 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 4f */
3177   /* 50 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 5f */
3178   /* 60 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 6f */
3179   /* 70 */ 1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,1, /* 7f */
3180   /* 80 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 8f */
3181   /* 90 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 9f */
3182   /* a0 */ 0,0,0,1,1,1,1,1,0,0,0,1,1,1,1,1, /* af */
3183   /* b0 */ 1,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1, /* bf */
3184   /* c0 */ 1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0, /* cf */
3185   /* d0 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* df */
3186   /* e0 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* ef */
3187   /* f0 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0  /* ff */
3188   /*       -------------------------------        */
3189   /*       0 1 2 3 4 5 6 7 8 9 a b c d e f        */
3190 };
3191
3192 static char obuf[100];
3193 static char *obufp;
3194 static char *mnemonicendp;
3195 static char scratchbuf[100];
3196 static unsigned char *start_codep;
3197 static unsigned char *insn_codep;
3198 static unsigned char *codep;
3199 static unsigned char *end_codep;
3200 static int last_lock_prefix;
3201 static int last_repz_prefix;
3202 static int last_repnz_prefix;
3203 static int last_data_prefix;
3204 static int last_addr_prefix;
3205 static int last_rex_prefix;
3206 static int last_seg_prefix;
3207 static int fwait_prefix;
3208 /* The active segment register prefix.  */
3209 static int active_seg_prefix;
3210 #define MAX_CODE_LENGTH 15
3211 /* We can up to 14 prefixes since the maximum instruction length is
3212    15bytes.  */
3213 static int all_prefixes[MAX_CODE_LENGTH - 1];
3214 static disassemble_info *the_info;
3215 static struct
3216   {
3217     int mod;
3218     int reg;
3219     int rm;
3220   }
3221 modrm;
3222 static unsigned char need_modrm;
3223 static struct
3224   {
3225     int scale;
3226     int index;
3227     int base;
3228   }
3229 sib;
3230 static struct
3231   {
3232     int register_specifier;
3233     int length;
3234     int prefix;
3235     int w;
3236     int evex;
3237     int r;
3238     int v;
3239     int mask_register_specifier;
3240     int zeroing;
3241     int ll;
3242     int b;
3243   }
3244 vex;
3245 static unsigned char need_vex;
3246 static unsigned char need_vex_reg;
3247 static unsigned char vex_w_done;
3248
3249 struct op
3250   {
3251     const char *name;
3252     unsigned int len;
3253   };
3254
3255 /* If we are accessing mod/rm/reg without need_modrm set, then the
3256    values are stale.  Hitting this abort likely indicates that you
3257    need to update onebyte_has_modrm or twobyte_has_modrm.  */
3258 #define MODRM_CHECK  if (!need_modrm) abort ()
3259
3260 static const char **names64;
3261 static const char **names32;
3262 static const char **names16;
3263 static const char **names8;
3264 static const char **names8rex;
3265 static const char **names_seg;
3266 static const char *index64;
3267 static const char *index32;
3268 static const char **index16;
3269 static const char **names_bnd;
3270
3271 static const char *intel_names64[] = {
3272   "rax", "rcx", "rdx", "rbx", "rsp", "rbp", "rsi", "rdi",
3273   "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15"
3274 };
3275 static const char *intel_names32[] = {
3276   "eax", "ecx", "edx", "ebx", "esp", "ebp", "esi", "edi",
3277   "r8d", "r9d", "r10d", "r11d", "r12d", "r13d", "r14d", "r15d"
3278 };
3279 static const char *intel_names16[] = {
3280   "ax", "cx", "dx", "bx", "sp", "bp", "si", "di",
3281   "r8w", "r9w", "r10w", "r11w", "r12w", "r13w", "r14w", "r15w"
3282 };
3283 static const char *intel_names8[] = {
3284   "al", "cl", "dl", "bl", "ah", "ch", "dh", "bh",
3285 };
3286 static const char *intel_names8rex[] = {
3287   "al", "cl", "dl", "bl", "spl", "bpl", "sil", "dil",
3288   "r8b", "r9b", "r10b", "r11b", "r12b", "r13b", "r14b", "r15b"
3289 };
3290 static const char *intel_names_seg[] = {
3291   "es", "cs", "ss", "ds", "fs", "gs", "?", "?",
3292 };
3293 static const char *intel_index64 = "riz";
3294 static const char *intel_index32 = "eiz";
3295 static const char *intel_index16[] = {
3296   "bx+si", "bx+di", "bp+si", "bp+di", "si", "di", "bp", "bx"
3297 };
3298
3299 static const char *att_names64[] = {
3300   "%rax", "%rcx", "%rdx", "%rbx", "%rsp", "%rbp", "%rsi", "%rdi",
3301   "%r8", "%r9", "%r10", "%r11", "%r12", "%r13", "%r14", "%r15"
3302 };
3303 static const char *att_names32[] = {
3304   "%eax", "%ecx", "%edx", "%ebx", "%esp", "%ebp", "%esi", "%edi",
3305   "%r8d", "%r9d", "%r10d", "%r11d", "%r12d", "%r13d", "%r14d", "%r15d"
3306 };
3307 static const char *att_names16[] = {
3308   "%ax", "%cx", "%dx", "%bx", "%sp", "%bp", "%si", "%di",
3309   "%r8w", "%r9w", "%r10w", "%r11w", "%r12w", "%r13w", "%r14w", "%r15w"
3310 };
3311 static const char *att_names8[] = {
3312   "%al", "%cl", "%dl", "%bl", "%ah", "%ch", "%dh", "%bh",
3313 };
3314 static const char *att_names8rex[] = {
3315   "%al", "%cl", "%dl", "%bl", "%spl", "%bpl", "%sil", "%dil",
3316   "%r8b", "%r9b", "%r10b", "%r11b", "%r12b", "%r13b", "%r14b", "%r15b"
3317 };
3318 static const char *att_names_seg[] = {
3319   "%es", "%cs", "%ss", "%ds", "%fs", "%gs", "%?", "%?",
3320 };
3321 static const char *att_index64 = "%riz";
3322 static const char *att_index32 = "%eiz";
3323 static const char *att_index16[] = {
3324   "%bx,%si", "%bx,%di", "%bp,%si", "%bp,%di", "%si", "%di", "%bp", "%bx"
3325 };
3326
3327 static const char **names_mm;
3328 static const char *intel_names_mm[] = {
3329   "mm0", "mm1", "mm2", "mm3",
3330   "mm4", "mm5", "mm6", "mm7"
3331 };
3332 static const char *att_names_mm[] = {
3333   "%mm0", "%mm1", "%mm2", "%mm3",
3334   "%mm4", "%mm5", "%mm6", "%mm7"
3335 };
3336
3337 static const char *intel_names_bnd[] = {
3338   "bnd0", "bnd1", "bnd2", "bnd3"
3339 };
3340
3341 static const char *att_names_bnd[] = {
3342   "%bnd0", "%bnd1", "%bnd2", "%bnd3"
3343 };
3344
3345 static const char **names_xmm;
3346 static const char *intel_names_xmm[] = {
3347   "xmm0", "xmm1", "xmm2", "xmm3",
3348   "xmm4", "xmm5", "xmm6", "xmm7",
3349   "xmm8", "xmm9", "xmm10", "xmm11",
3350   "xmm12", "xmm13", "xmm14", "xmm15",
3351   "xmm16", "xmm17", "xmm18", "xmm19",
3352   "xmm20", "xmm21", "xmm22", "xmm23",
3353   "xmm24", "xmm25", "xmm26", "xmm27",
3354   "xmm28", "xmm29", "xmm30", "xmm31"
3355 };
3356 static const char *att_names_xmm[] = {
3357   "%xmm0", "%xmm1", "%xmm2", "%xmm3",
3358   "%xmm4", "%xmm5", "%xmm6", "%xmm7",
3359   "%xmm8", "%xmm9", "%xmm10", "%xmm11",
3360   "%xmm12", "%xmm13", "%xmm14", "%xmm15",
3361   "%xmm16", "%xmm17", "%xmm18", "%xmm19",
3362   "%xmm20", "%xmm21", "%xmm22", "%xmm23",
3363   "%xmm24", "%xmm25", "%xmm26", "%xmm27",
3364   "%xmm28", "%xmm29", "%xmm30", "%xmm31"
3365 };
3366
3367 static const char **names_ymm;
3368 static const char *intel_names_ymm[] = {
3369   "ymm0", "ymm1", "ymm2", "ymm3",
3370   "ymm4", "ymm5", "ymm6", "ymm7",
3371   "ymm8", "ymm9", "ymm10", "ymm11",
3372   "ymm12", "ymm13", "ymm14", "ymm15",
3373   "ymm16", "ymm17", "ymm18", "ymm19",
3374   "ymm20", "ymm21", "ymm22", "ymm23",
3375   "ymm24", "ymm25", "ymm26", "ymm27",
3376   "ymm28", "ymm29", "ymm30", "ymm31"
3377 };
3378 static const char *att_names_ymm[] = {
3379   "%ymm0", "%ymm1", "%ymm2", "%ymm3",
3380   "%ymm4", "%ymm5", "%ymm6", "%ymm7",
3381   "%ymm8", "%ymm9", "%ymm10", "%ymm11",
3382   "%ymm12", "%ymm13", "%ymm14", "%ymm15",
3383   "%ymm16", "%ymm17", "%ymm18", "%ymm19",
3384   "%ymm20", "%ymm21", "%ymm22", "%ymm23",
3385   "%ymm24", "%ymm25", "%ymm26", "%ymm27",
3386   "%ymm28", "%ymm29", "%ymm30", "%ymm31"
3387 };
3388
3389 static const char **names_zmm;
3390 static const char *intel_names_zmm[] = {
3391   "zmm0", "zmm1", "zmm2", "zmm3",
3392   "zmm4", "zmm5", "zmm6", "zmm7",
3393   "zmm8", "zmm9", "zmm10", "zmm11",
3394   "zmm12", "zmm13", "zmm14", "zmm15",
3395   "zmm16", "zmm17", "zmm18", "zmm19",
3396   "zmm20", "zmm21", "zmm22", "zmm23",
3397   "zmm24", "zmm25", "zmm26", "zmm27",
3398   "zmm28", "zmm29", "zmm30", "zmm31"
3399 };
3400 static const char *att_names_zmm[] = {
3401   "%zmm0", "%zmm1", "%zmm2", "%zmm3",
3402   "%zmm4", "%zmm5", "%zmm6", "%zmm7",
3403   "%zmm8", "%zmm9", "%zmm10", "%zmm11",
3404   "%zmm12", "%zmm13", "%zmm14", "%zmm15",
3405   "%zmm16", "%zmm17", "%zmm18", "%zmm19",
3406   "%zmm20", "%zmm21", "%zmm22", "%zmm23",
3407   "%zmm24", "%zmm25", "%zmm26", "%zmm27",
3408   "%zmm28", "%zmm29", "%zmm30", "%zmm31"
3409 };
3410
3411 static const char **names_mask;
3412 static const char *intel_names_mask[] = {
3413   "k0", "k1", "k2", "k3", "k4", "k5", "k6", "k7"
3414 };
3415 static const char *att_names_mask[] = {
3416   "%k0", "%k1", "%k2", "%k3", "%k4", "%k5", "%k6", "%k7"
3417 };
3418
3419 static const char *names_rounding[] =
3420 {
3421   "{rn-sae}",
3422   "{rd-sae}",
3423   "{ru-sae}",
3424   "{rz-sae}"
3425 };
3426
3427 static const struct dis386 reg_table[][8] = {
3428   /* REG_80 */
3429   {
3430     { "addA",   { Ebh1, Ib }, 0 },
3431     { "orA",    { Ebh1, Ib }, 0 },
3432     { "adcA",   { Ebh1, Ib }, 0 },
3433     { "sbbA",   { Ebh1, Ib }, 0 },
3434     { "andA",   { Ebh1, Ib }, 0 },
3435     { "subA",   { Ebh1, Ib }, 0 },
3436     { "xorA",   { Ebh1, Ib }, 0 },
3437     { "cmpA",   { Eb, Ib }, 0 },
3438   },
3439   /* REG_81 */
3440   {
3441     { "addQ",   { Evh1, Iv }, 0 },
3442     { "orQ",    { Evh1, Iv }, 0 },
3443     { "adcQ",   { Evh1, Iv }, 0 },
3444     { "sbbQ",   { Evh1, Iv }, 0 },
3445     { "andQ",   { Evh1, Iv }, 0 },
3446     { "subQ",   { Evh1, Iv }, 0 },
3447     { "xorQ",   { Evh1, Iv }, 0 },
3448     { "cmpQ",   { Ev, Iv }, 0 },
3449   },
3450   /* REG_83 */
3451   {
3452     { "addQ",   { Evh1, sIb }, 0 },
3453     { "orQ",    { Evh1, sIb }, 0 },
3454     { "adcQ",   { Evh1, sIb }, 0 },
3455     { "sbbQ",   { Evh1, sIb }, 0 },
3456     { "andQ",   { Evh1, sIb }, 0 },
3457     { "subQ",   { Evh1, sIb }, 0 },
3458     { "xorQ",   { Evh1, sIb }, 0 },
3459     { "cmpQ",   { Ev, sIb }, 0 },
3460   },
3461   /* REG_8F */
3462   {
3463     { "popU",   { stackEv }, 0 },
3464     { XOP_8F_TABLE (XOP_09) },
3465     { Bad_Opcode },
3466     { Bad_Opcode },
3467     { Bad_Opcode },
3468     { XOP_8F_TABLE (XOP_09) },
3469   },
3470   /* REG_C0 */
3471   {
3472     { "rolA",   { Eb, Ib }, 0 },
3473     { "rorA",   { Eb, Ib }, 0 },
3474     { "rclA",   { Eb, Ib }, 0 },
3475     { "rcrA",   { Eb, Ib }, 0 },
3476     { "shlA",   { Eb, Ib }, 0 },
3477     { "shrA",   { Eb, Ib }, 0 },
3478     { "shlA",   { Eb, Ib }, 0 },
3479     { "sarA",   { Eb, Ib }, 0 },
3480   },
3481   /* REG_C1 */
3482   {
3483     { "rolQ",   { Ev, Ib }, 0 },
3484     { "rorQ",   { Ev, Ib }, 0 },
3485     { "rclQ",   { Ev, Ib }, 0 },
3486     { "rcrQ",   { Ev, Ib }, 0 },
3487     { "shlQ",   { Ev, Ib }, 0 },
3488     { "shrQ",   { Ev, Ib }, 0 },
3489     { "shlQ",   { Ev, Ib }, 0 },
3490     { "sarQ",   { Ev, Ib }, 0 },
3491   },
3492   /* REG_C6 */
3493   {
3494     { "movA",   { Ebh3, Ib }, 0 },
3495     { Bad_Opcode },
3496     { Bad_Opcode },
3497     { Bad_Opcode },
3498     { Bad_Opcode },
3499     { Bad_Opcode },
3500     { Bad_Opcode },
3501     { MOD_TABLE (MOD_C6_REG_7) },
3502   },
3503   /* REG_C7 */
3504   {
3505     { "movQ",   { Evh3, Iv }, 0 },
3506     { Bad_Opcode },
3507     { Bad_Opcode },
3508     { Bad_Opcode },
3509     { Bad_Opcode },
3510     { Bad_Opcode },
3511     { Bad_Opcode },
3512     { MOD_TABLE (MOD_C7_REG_7) },
3513   },
3514   /* REG_D0 */
3515   {
3516     { "rolA",   { Eb, I1 }, 0 },
3517     { "rorA",   { Eb, I1 }, 0 },
3518     { "rclA",   { Eb, I1 }, 0 },
3519     { "rcrA",   { Eb, I1 }, 0 },
3520     { "shlA",   { Eb, I1 }, 0 },
3521     { "shrA",   { Eb, I1 }, 0 },
3522     { "shlA",   { Eb, I1 }, 0 },
3523     { "sarA",   { Eb, I1 }, 0 },
3524   },
3525   /* REG_D1 */
3526   {
3527     { "rolQ",   { Ev, I1 }, 0 },
3528     { "rorQ",   { Ev, I1 }, 0 },
3529     { "rclQ",   { Ev, I1 }, 0 },
3530     { "rcrQ",   { Ev, I1 }, 0 },
3531     { "shlQ",   { Ev, I1 }, 0 },
3532     { "shrQ",   { Ev, I1 }, 0 },
3533     { "shlQ",   { Ev, I1 }, 0 },
3534     { "sarQ",   { Ev, I1 }, 0 },
3535   },
3536   /* REG_D2 */
3537   {
3538     { "rolA",   { Eb, CL }, 0 },
3539     { "rorA",   { Eb, CL }, 0 },
3540     { "rclA",   { Eb, CL }, 0 },
3541     { "rcrA",   { Eb, CL }, 0 },
3542     { "shlA",   { Eb, CL }, 0 },
3543     { "shrA",   { Eb, CL }, 0 },
3544     { "shlA",   { Eb, CL }, 0 },
3545     { "sarA",   { Eb, CL }, 0 },
3546   },
3547   /* REG_D3 */
3548   {
3549     { "rolQ",   { Ev, CL }, 0 },
3550     { "rorQ",   { Ev, CL }, 0 },
3551     { "rclQ",   { Ev, CL }, 0 },
3552     { "rcrQ",   { Ev, CL }, 0 },
3553     { "shlQ",   { Ev, CL }, 0 },
3554     { "shrQ",   { Ev, CL }, 0 },
3555     { "shlQ",   { Ev, CL }, 0 },
3556     { "sarQ",   { Ev, CL }, 0 },
3557   },
3558   /* REG_F6 */
3559   {
3560     { "testA",  { Eb, Ib }, 0 },
3561     { "testA",  { Eb, Ib }, 0 },
3562     { "notA",   { Ebh1 }, 0 },
3563     { "negA",   { Ebh1 }, 0 },
3564     { "mulA",   { Eb }, 0 },    /* Don't print the implicit %al register,  */
3565     { "imulA",  { Eb }, 0 },    /* to distinguish these opcodes from other */
3566     { "divA",   { Eb }, 0 },    /* mul/imul opcodes.  Do the same for div  */
3567     { "idivA",  { Eb }, 0 },    /* and idiv for consistency.               */
3568   },
3569   /* REG_F7 */
3570   {
3571     { "testQ",  { Ev, Iv }, 0 },
3572     { "testQ",  { Ev, Iv }, 0 },
3573     { "notQ",   { Evh1 }, 0 },
3574     { "negQ",   { Evh1 }, 0 },
3575     { "mulQ",   { Ev }, 0 },    /* Don't print the implicit register.  */
3576     { "imulQ",  { Ev }, 0 },
3577     { "divQ",   { Ev }, 0 },
3578     { "idivQ",  { Ev }, 0 },
3579   },
3580   /* REG_FE */
3581   {
3582     { "incA",   { Ebh1 }, 0 },
3583     { "decA",   { Ebh1 }, 0 },
3584   },
3585   /* REG_FF */
3586   {
3587     { "incQ",   { Evh1 }, 0 },
3588     { "decQ",   { Evh1 }, 0 },
3589     { "call{&|}", { NOTRACK, indirEv, BND }, 0 },
3590     { MOD_TABLE (MOD_FF_REG_3) },
3591     { "jmp{&|}", { NOTRACK, indirEv, BND }, 0 },
3592     { MOD_TABLE (MOD_FF_REG_5) },
3593     { "pushU",  { stackEv }, 0 },
3594     { Bad_Opcode },
3595   },
3596   /* REG_0F00 */
3597   {
3598     { "sldtD",  { Sv }, 0 },
3599     { "strD",   { Sv }, 0 },
3600     { "lldt",   { Ew }, 0 },
3601     { "ltr",    { Ew }, 0 },
3602     { "verr",   { Ew }, 0 },
3603     { "verw",   { Ew }, 0 },
3604     { Bad_Opcode },
3605     { Bad_Opcode },
3606   },
3607   /* REG_0F01 */
3608   {
3609     { MOD_TABLE (MOD_0F01_REG_0) },
3610     { MOD_TABLE (MOD_0F01_REG_1) },
3611     { MOD_TABLE (MOD_0F01_REG_2) },
3612     { MOD_TABLE (MOD_0F01_REG_3) },
3613     { "smswD",  { Sv }, 0 },
3614     { MOD_TABLE (MOD_0F01_REG_5) },
3615     { "lmsw",   { Ew }, 0 },
3616     { MOD_TABLE (MOD_0F01_REG_7) },
3617   },
3618   /* REG_0F0D */
3619   {
3620     { "prefetch",       { Mb }, 0 },
3621     { "prefetchw",      { Mb }, 0 },
3622     { "prefetchwt1",    { Mb }, 0 },
3623     { "prefetch",       { Mb }, 0 },
3624     { "prefetch",       { Mb }, 0 },
3625     { "prefetch",       { Mb }, 0 },
3626     { "prefetch",       { Mb }, 0 },
3627     { "prefetch",       { Mb }, 0 },
3628   },
3629   /* REG_0F18 */
3630   {
3631     { MOD_TABLE (MOD_0F18_REG_0) },
3632     { MOD_TABLE (MOD_0F18_REG_1) },
3633     { MOD_TABLE (MOD_0F18_REG_2) },
3634     { MOD_TABLE (MOD_0F18_REG_3) },
3635     { MOD_TABLE (MOD_0F18_REG_4) },
3636     { MOD_TABLE (MOD_0F18_REG_5) },
3637     { MOD_TABLE (MOD_0F18_REG_6) },
3638     { MOD_TABLE (MOD_0F18_REG_7) },
3639   },
3640   /* REG_0F1E_MOD_3 */
3641   {
3642     { "nopQ",           { Ev }, 0 },
3643     { "rdsspK",         { Rdq }, PREFIX_OPCODE },
3644     { "nopQ",           { Ev }, 0 },
3645     { "nopQ",           { Ev }, 0 },
3646     { "nopQ",           { Ev }, 0 },
3647     { "nopQ",           { Ev }, 0 },
3648     { "nopQ",           { Ev }, 0 },
3649     { RM_TABLE (RM_0F1E_MOD_3_REG_7) },
3650   },
3651   /* REG_0F71 */
3652   {
3653     { Bad_Opcode },
3654     { Bad_Opcode },
3655     { MOD_TABLE (MOD_0F71_REG_2) },
3656     { Bad_Opcode },
3657     { MOD_TABLE (MOD_0F71_REG_4) },
3658     { Bad_Opcode },
3659     { MOD_TABLE (MOD_0F71_REG_6) },
3660   },
3661   /* REG_0F72 */
3662   {
3663     { Bad_Opcode },
3664     { Bad_Opcode },
3665     { MOD_TABLE (MOD_0F72_REG_2) },
3666     { Bad_Opcode },
3667     { MOD_TABLE (MOD_0F72_REG_4) },
3668     { Bad_Opcode },
3669     { MOD_TABLE (MOD_0F72_REG_6) },
3670   },
3671   /* REG_0F73 */
3672   {
3673     { Bad_Opcode },
3674     { Bad_Opcode },
3675     { MOD_TABLE (MOD_0F73_REG_2) },
3676     { MOD_TABLE (MOD_0F73_REG_3) },
3677     { Bad_Opcode },
3678     { Bad_Opcode },
3679     { MOD_TABLE (MOD_0F73_REG_6) },
3680     { MOD_TABLE (MOD_0F73_REG_7) },
3681   },
3682   /* REG_0FA6 */
3683   {
3684     { "montmul",        { { OP_0f07, 0 } }, 0 },
3685     { "xsha1",          { { OP_0f07, 0 } }, 0 },
3686     { "xsha256",        { { OP_0f07, 0 } }, 0 },
3687   },
3688   /* REG_0FA7 */
3689   {
3690     { "xstore-rng",     { { OP_0f07, 0 } }, 0 },
3691     { "xcrypt-ecb",     { { OP_0f07, 0 } }, 0 },
3692     { "xcrypt-cbc",     { { OP_0f07, 0 } }, 0 },
3693     { "xcrypt-ctr",     { { OP_0f07, 0 } }, 0 },
3694     { "xcrypt-cfb",     { { OP_0f07, 0 } }, 0 },
3695     { "xcrypt-ofb",     { { OP_0f07, 0 } }, 0 },
3696   },
3697   /* REG_0FAE */
3698   {
3699     { MOD_TABLE (MOD_0FAE_REG_0) },
3700     { MOD_TABLE (MOD_0FAE_REG_1) },
3701     { MOD_TABLE (MOD_0FAE_REG_2) },
3702     { MOD_TABLE (MOD_0FAE_REG_3) },
3703     { MOD_TABLE (MOD_0FAE_REG_4) },
3704     { MOD_TABLE (MOD_0FAE_REG_5) },
3705     { MOD_TABLE (MOD_0FAE_REG_6) },
3706     { MOD_TABLE (MOD_0FAE_REG_7) },
3707   },
3708   /* REG_0FBA */
3709   {
3710     { Bad_Opcode },
3711     { Bad_Opcode },
3712     { Bad_Opcode },
3713     { Bad_Opcode },
3714     { "btQ",    { Ev, Ib }, 0 },
3715     { "btsQ",   { Evh1, Ib }, 0 },
3716     { "btrQ",   { Evh1, Ib }, 0 },
3717     { "btcQ",   { Evh1, Ib }, 0 },
3718   },
3719   /* REG_0FC7 */
3720   {
3721     { Bad_Opcode },
3722     { "cmpxchg8b", { { CMPXCHG8B_Fixup, q_mode } }, 0 },
3723     { Bad_Opcode },
3724     { MOD_TABLE (MOD_0FC7_REG_3) },
3725     { MOD_TABLE (MOD_0FC7_REG_4) },
3726     { MOD_TABLE (MOD_0FC7_REG_5) },
3727     { MOD_TABLE (MOD_0FC7_REG_6) },
3728     { MOD_TABLE (MOD_0FC7_REG_7) },
3729   },
3730   /* REG_VEX_0F71 */
3731   {
3732     { Bad_Opcode },
3733     { Bad_Opcode },
3734     { MOD_TABLE (MOD_VEX_0F71_REG_2) },
3735     { Bad_Opcode },
3736     { MOD_TABLE (MOD_VEX_0F71_REG_4) },
3737     { Bad_Opcode },
3738     { MOD_TABLE (MOD_VEX_0F71_REG_6) },
3739   },
3740   /* REG_VEX_0F72 */
3741   {
3742     { Bad_Opcode },
3743     { Bad_Opcode },
3744     { MOD_TABLE (MOD_VEX_0F72_REG_2) },
3745     { Bad_Opcode },
3746     { MOD_TABLE (MOD_VEX_0F72_REG_4) },
3747     { Bad_Opcode },
3748     { MOD_TABLE (MOD_VEX_0F72_REG_6) },
3749   },
3750   /* REG_VEX_0F73 */
3751   {
3752     { Bad_Opcode },
3753     { Bad_Opcode },
3754     { MOD_TABLE (MOD_VEX_0F73_REG_2) },
3755     { MOD_TABLE (MOD_VEX_0F73_REG_3) },
3756     { Bad_Opcode },
3757     { Bad_Opcode },
3758     { MOD_TABLE (MOD_VEX_0F73_REG_6) },
3759     { MOD_TABLE (MOD_VEX_0F73_REG_7) },
3760   },
3761   /* REG_VEX_0FAE */
3762   {
3763     { Bad_Opcode },
3764     { Bad_Opcode },
3765     { MOD_TABLE (MOD_VEX_0FAE_REG_2) },
3766     { MOD_TABLE (MOD_VEX_0FAE_REG_3) },
3767   },
3768   /* REG_VEX_0F38F3 */
3769   {
3770     { Bad_Opcode },
3771     { PREFIX_TABLE (PREFIX_VEX_0F38F3_REG_1) },
3772     { PREFIX_TABLE (PREFIX_VEX_0F38F3_REG_2) },
3773     { PREFIX_TABLE (PREFIX_VEX_0F38F3_REG_3) },
3774   },
3775   /* REG_XOP_LWPCB */
3776   {
3777     { "llwpcb", { { OP_LWPCB_E, 0 } }, 0 },
3778     { "slwpcb", { { OP_LWPCB_E, 0 } }, 0 },
3779   },
3780   /* REG_XOP_LWP */
3781   {
3782     { "lwpins", { { OP_LWP_E, 0 }, Ed, Iq }, 0 },
3783     { "lwpval", { { OP_LWP_E, 0 }, Ed, Iq }, 0 },
3784   },
3785   /* REG_XOP_TBM_01 */
3786   {
3787     { Bad_Opcode },
3788     { "blcfill",        { { OP_LWP_E, 0 }, Ev }, 0 },
3789     { "blsfill",        { { OP_LWP_E, 0 }, Ev }, 0 },
3790     { "blcs",   { { OP_LWP_E, 0 }, Ev }, 0 },
3791     { "tzmsk",  { { OP_LWP_E, 0 }, Ev }, 0 },
3792     { "blcic",  { { OP_LWP_E, 0 }, Ev }, 0 },
3793     { "blsic",  { { OP_LWP_E, 0 }, Ev }, 0 },
3794     { "t1mskc", { { OP_LWP_E, 0 }, Ev }, 0 },
3795   },
3796   /* REG_XOP_TBM_02 */
3797   {
3798     { Bad_Opcode },
3799     { "blcmsk", { { OP_LWP_E, 0 }, Ev }, 0 },
3800     { Bad_Opcode },
3801     { Bad_Opcode },
3802     { Bad_Opcode },
3803     { Bad_Opcode },
3804     { "blci",   { { OP_LWP_E, 0 }, Ev }, 0 },
3805   },
3806 #define NEED_REG_TABLE
3807 #include "i386-dis-evex.h"
3808 #undef NEED_REG_TABLE
3809 };
3810
3811 static const struct dis386 prefix_table[][4] = {
3812   /* PREFIX_90 */
3813   {
3814     { "xchgS", { { NOP_Fixup1, eAX_reg }, { NOP_Fixup2, eAX_reg } }, 0 },
3815     { "pause", { XX }, 0 },
3816     { "xchgS", { { NOP_Fixup1, eAX_reg }, { NOP_Fixup2, eAX_reg } }, 0 },
3817     { NULL, { { NULL, 0 } }, PREFIX_IGNORED }
3818   },
3819
3820   /* PREFIX_MOD_0_0F01_REG_5 */
3821   {
3822     { Bad_Opcode },
3823     { "rstorssp",       { Mq }, PREFIX_OPCODE },
3824   },
3825
3826   /* PREFIX_MOD_3_0F01_REG_5_RM_0 */
3827   {
3828     { Bad_Opcode },
3829     { "setssbsy",       { Skip_MODRM }, PREFIX_OPCODE },
3830   },
3831
3832   /* PREFIX_MOD_3_0F01_REG_5_RM_2 */
3833   {
3834     { Bad_Opcode },
3835     { "saveprevssp",    { Skip_MODRM }, PREFIX_OPCODE },
3836   },
3837
3838   /* PREFIX_0F10 */
3839   {
3840     { "movups", { XM, EXx }, PREFIX_OPCODE },
3841     { "movss",  { XM, EXd }, PREFIX_OPCODE },
3842     { "movupd", { XM, EXx }, PREFIX_OPCODE },
3843     { "movsd",  { XM, EXq }, PREFIX_OPCODE },
3844   },
3845
3846   /* PREFIX_0F11 */
3847   {
3848     { "movups", { EXxS, XM }, PREFIX_OPCODE },
3849     { "movss",  { EXdS, XM }, PREFIX_OPCODE },
3850     { "movupd", { EXxS, XM }, PREFIX_OPCODE },
3851     { "movsd",  { EXqS, XM }, PREFIX_OPCODE },
3852   },
3853
3854   /* PREFIX_0F12 */
3855   {
3856     { MOD_TABLE (MOD_0F12_PREFIX_0) },
3857     { "movsldup", { XM, EXx }, PREFIX_OPCODE },
3858     { "movlpd", { XM, EXq }, PREFIX_OPCODE },
3859     { "movddup", { XM, EXq }, PREFIX_OPCODE },
3860   },
3861
3862   /* PREFIX_0F16 */
3863   {
3864     { MOD_TABLE (MOD_0F16_PREFIX_0) },
3865     { "movshdup", { XM, EXx }, PREFIX_OPCODE },
3866     { "movhpd", { XM, EXq }, PREFIX_OPCODE },
3867   },
3868
3869   /* PREFIX_0F1A */
3870   {
3871     { MOD_TABLE (MOD_0F1A_PREFIX_0) },
3872     { "bndcl",  { Gbnd, Ev_bnd }, 0 },
3873     { "bndmov", { Gbnd, Ebnd }, 0 },
3874     { "bndcu",  { Gbnd, Ev_bnd }, 0 },
3875   },
3876
3877   /* PREFIX_0F1B */
3878   {
3879     { MOD_TABLE (MOD_0F1B_PREFIX_0) },
3880     { MOD_TABLE (MOD_0F1B_PREFIX_1) },
3881     { "bndmov", { Ebnd, Gbnd }, 0 },
3882     { "bndcn",  { Gbnd, Ev_bnd }, 0 },
3883   },
3884
3885   /* PREFIX_0F1E */
3886   {
3887     { "nopQ",   { Ev }, PREFIX_OPCODE },
3888     { MOD_TABLE (MOD_0F1E_PREFIX_1) },
3889     { "nopQ",   { Ev }, PREFIX_OPCODE },
3890     { "nopQ",   { Ev }, PREFIX_OPCODE },
3891   },
3892
3893   /* PREFIX_0F2A */
3894   {
3895     { "cvtpi2ps", { XM, EMCq }, PREFIX_OPCODE },
3896     { "cvtsi2ss%LQ", { XM, Ev }, PREFIX_OPCODE },
3897     { "cvtpi2pd", { XM, EMCq }, PREFIX_OPCODE },
3898     { "cvtsi2sd%LQ", { XM, Ev }, 0 },
3899   },
3900
3901   /* PREFIX_0F2B */
3902   {
3903     { MOD_TABLE (MOD_0F2B_PREFIX_0) },
3904     { MOD_TABLE (MOD_0F2B_PREFIX_1) },
3905     { MOD_TABLE (MOD_0F2B_PREFIX_2) },
3906     { MOD_TABLE (MOD_0F2B_PREFIX_3) },
3907   },
3908
3909   /* PREFIX_0F2C */
3910   {
3911     { "cvttps2pi", { MXC, EXq }, PREFIX_OPCODE },
3912     { "cvttss2siY", { Gv, EXd }, PREFIX_OPCODE },
3913     { "cvttpd2pi", { MXC, EXx }, PREFIX_OPCODE },
3914     { "cvttsd2siY", { Gv, EXq }, PREFIX_OPCODE },
3915   },
3916
3917   /* PREFIX_0F2D */
3918   {
3919     { "cvtps2pi", { MXC, EXq }, PREFIX_OPCODE },
3920     { "cvtss2siY", { Gv, EXd }, PREFIX_OPCODE },
3921     { "cvtpd2pi", { MXC, EXx }, PREFIX_OPCODE },
3922     { "cvtsd2siY", { Gv, EXq }, PREFIX_OPCODE },
3923   },
3924
3925   /* PREFIX_0F2E */
3926   {
3927     { "ucomiss",{ XM, EXd }, 0 },
3928     { Bad_Opcode },
3929     { "ucomisd",{ XM, EXq }, 0 },
3930   },
3931
3932   /* PREFIX_0F2F */
3933   {
3934     { "comiss", { XM, EXd }, 0 },
3935     { Bad_Opcode },
3936     { "comisd", { XM, EXq }, 0 },
3937   },
3938
3939   /* PREFIX_0F51 */
3940   {
3941     { "sqrtps", { XM, EXx }, PREFIX_OPCODE },
3942     { "sqrtss", { XM, EXd }, PREFIX_OPCODE },
3943     { "sqrtpd", { XM, EXx }, PREFIX_OPCODE },
3944     { "sqrtsd", { XM, EXq }, PREFIX_OPCODE },
3945   },
3946
3947   /* PREFIX_0F52 */
3948   {
3949     { "rsqrtps",{ XM, EXx }, PREFIX_OPCODE },
3950     { "rsqrtss",{ XM, EXd }, PREFIX_OPCODE },
3951   },
3952
3953   /* PREFIX_0F53 */
3954   {
3955     { "rcpps",  { XM, EXx }, PREFIX_OPCODE },
3956     { "rcpss",  { XM, EXd }, PREFIX_OPCODE },
3957   },
3958
3959   /* PREFIX_0F58 */
3960   {
3961     { "addps", { XM, EXx }, PREFIX_OPCODE },
3962     { "addss", { XM, EXd }, PREFIX_OPCODE },
3963     { "addpd", { XM, EXx }, PREFIX_OPCODE },
3964     { "addsd", { XM, EXq }, PREFIX_OPCODE },
3965   },
3966
3967   /* PREFIX_0F59 */
3968   {
3969     { "mulps",  { XM, EXx }, PREFIX_OPCODE },
3970     { "mulss",  { XM, EXd }, PREFIX_OPCODE },
3971     { "mulpd",  { XM, EXx }, PREFIX_OPCODE },
3972     { "mulsd",  { XM, EXq }, PREFIX_OPCODE },
3973   },
3974
3975   /* PREFIX_0F5A */
3976   {
3977     { "cvtps2pd", { XM, EXq }, PREFIX_OPCODE },
3978     { "cvtss2sd", { XM, EXd }, PREFIX_OPCODE },
3979     { "cvtpd2ps", { XM, EXx }, PREFIX_OPCODE },
3980     { "cvtsd2ss", { XM, EXq }, PREFIX_OPCODE },
3981   },
3982
3983   /* PREFIX_0F5B */
3984   {
3985     { "cvtdq2ps", { XM, EXx }, PREFIX_OPCODE },
3986     { "cvttps2dq", { XM, EXx }, PREFIX_OPCODE },
3987     { "cvtps2dq", { XM, EXx }, PREFIX_OPCODE },
3988   },
3989
3990   /* PREFIX_0F5C */
3991   {
3992     { "subps",  { XM, EXx }, PREFIX_OPCODE },
3993     { "subss",  { XM, EXd }, PREFIX_OPCODE },
3994     { "subpd",  { XM, EXx }, PREFIX_OPCODE },
3995     { "subsd",  { XM, EXq }, PREFIX_OPCODE },
3996   },
3997
3998   /* PREFIX_0F5D */
3999   {
4000     { "minps",  { XM, EXx }, PREFIX_OPCODE },
4001     { "minss",  { XM, EXd }, PREFIX_OPCODE },
4002     { "minpd",  { XM, EXx }, PREFIX_OPCODE },
4003     { "minsd",  { XM, EXq }, PREFIX_OPCODE },
4004   },
4005
4006   /* PREFIX_0F5E */
4007   {
4008     { "divps",  { XM, EXx }, PREFIX_OPCODE },
4009     { "divss",  { XM, EXd }, PREFIX_OPCODE },
4010     { "divpd",  { XM, EXx }, PREFIX_OPCODE },
4011     { "divsd",  { XM, EXq }, PREFIX_OPCODE },
4012   },
4013
4014   /* PREFIX_0F5F */
4015   {
4016     { "maxps",  { XM, EXx }, PREFIX_OPCODE },
4017     { "maxss",  { XM, EXd }, PREFIX_OPCODE },
4018     { "maxpd",  { XM, EXx }, PREFIX_OPCODE },
4019     { "maxsd",  { XM, EXq }, PREFIX_OPCODE },
4020   },
4021
4022   /* PREFIX_0F60 */
4023   {
4024     { "punpcklbw",{ MX, EMd }, PREFIX_OPCODE },
4025     { Bad_Opcode },
4026     { "punpcklbw",{ MX, EMx }, PREFIX_OPCODE },
4027   },
4028
4029   /* PREFIX_0F61 */
4030   {
4031     { "punpcklwd",{ MX, EMd }, PREFIX_OPCODE },
4032     { Bad_Opcode },
4033     { "punpcklwd",{ MX, EMx }, PREFIX_OPCODE },
4034   },
4035
4036   /* PREFIX_0F62 */
4037   {
4038     { "punpckldq",{ MX, EMd }, PREFIX_OPCODE },
4039     { Bad_Opcode },
4040     { "punpckldq",{ MX, EMx }, PREFIX_OPCODE },
4041   },
4042
4043   /* PREFIX_0F6C */
4044   {
4045     { Bad_Opcode },
4046     { Bad_Opcode },
4047     { "punpcklqdq", { XM, EXx }, PREFIX_OPCODE },
4048   },
4049
4050   /* PREFIX_0F6D */
4051   {
4052     { Bad_Opcode },
4053     { Bad_Opcode },
4054     { "punpckhqdq", { XM, EXx }, PREFIX_OPCODE },
4055   },
4056
4057   /* PREFIX_0F6F */
4058   {
4059     { "movq",   { MX, EM }, PREFIX_OPCODE },
4060     { "movdqu", { XM, EXx }, PREFIX_OPCODE },
4061     { "movdqa", { XM, EXx }, PREFIX_OPCODE },
4062   },
4063
4064   /* PREFIX_0F70 */
4065   {
4066     { "pshufw", { MX, EM, Ib }, PREFIX_OPCODE },
4067     { "pshufhw",{ XM, EXx, Ib }, PREFIX_OPCODE },
4068     { "pshufd", { XM, EXx, Ib }, PREFIX_OPCODE },
4069     { "pshuflw",{ XM, EXx, Ib }, PREFIX_OPCODE },
4070   },
4071
4072   /* PREFIX_0F73_REG_3 */
4073   {
4074     { Bad_Opcode },
4075     { Bad_Opcode },
4076     { "psrldq", { XS, Ib }, 0 },
4077   },
4078
4079   /* PREFIX_0F73_REG_7 */
4080   {
4081     { Bad_Opcode },
4082     { Bad_Opcode },
4083     { "pslldq", { XS, Ib }, 0 },
4084   },
4085
4086   /* PREFIX_0F78 */
4087   {
4088     {"vmread",  { Em, Gm }, 0 },
4089     { Bad_Opcode },
4090     {"extrq",   { XS, Ib, Ib }, 0 },
4091     {"insertq", { XM, XS, Ib, Ib }, 0 },
4092   },
4093
4094   /* PREFIX_0F79 */
4095   {
4096     {"vmwrite", { Gm, Em }, 0 },
4097     { Bad_Opcode },
4098     {"extrq",   { XM, XS }, 0 },
4099     {"insertq", { XM, XS }, 0 },
4100   },
4101
4102   /* PREFIX_0F7C */
4103   {
4104     { Bad_Opcode },
4105     { Bad_Opcode },
4106     { "haddpd", { XM, EXx }, PREFIX_OPCODE },
4107     { "haddps", { XM, EXx }, PREFIX_OPCODE },
4108   },
4109
4110   /* PREFIX_0F7D */
4111   {
4112     { Bad_Opcode },
4113     { Bad_Opcode },
4114     { "hsubpd", { XM, EXx }, PREFIX_OPCODE },
4115     { "hsubps", { XM, EXx }, PREFIX_OPCODE },
4116   },
4117
4118   /* PREFIX_0F7E */
4119   {
4120     { "movK",   { Edq, MX }, PREFIX_OPCODE },
4121     { "movq",   { XM, EXq }, PREFIX_OPCODE },
4122     { "movK",   { Edq, XM }, PREFIX_OPCODE },
4123   },
4124
4125   /* PREFIX_0F7F */
4126   {
4127     { "movq",   { EMS, MX }, PREFIX_OPCODE },
4128     { "movdqu", { EXxS, XM }, PREFIX_OPCODE },
4129     { "movdqa", { EXxS, XM }, PREFIX_OPCODE },
4130   },
4131
4132   /* PREFIX_0FAE_REG_0 */
4133   {
4134     { Bad_Opcode },
4135     { "rdfsbase", { Ev }, 0 },
4136   },
4137
4138   /* PREFIX_0FAE_REG_1 */
4139   {
4140     { Bad_Opcode },
4141     { "rdgsbase", { Ev }, 0 },
4142   },
4143
4144   /* PREFIX_0FAE_REG_2 */
4145   {
4146     { Bad_Opcode },
4147     { "wrfsbase", { Ev }, 0 },
4148   },
4149
4150   /* PREFIX_0FAE_REG_3 */
4151   {
4152     { Bad_Opcode },
4153     { "wrgsbase", { Ev }, 0 },
4154   },
4155
4156   /* PREFIX_MOD_0_0FAE_REG_4 */
4157   {
4158     { "xsave",  { FXSAVE }, 0 },
4159     { "ptwrite%LQ", { Edq }, 0 },
4160   },
4161
4162   /* PREFIX_MOD_3_0FAE_REG_4 */
4163   {
4164     { Bad_Opcode },
4165     { "ptwrite%LQ", { Edq }, 0 },
4166   },
4167
4168   /* PREFIX_MOD_0_0FAE_REG_5 */
4169   {
4170     { "xrstor",         { FXSAVE }, PREFIX_OPCODE },
4171   },
4172
4173   /* PREFIX_MOD_3_0FAE_REG_5 */
4174   {
4175     { "lfence",         { Skip_MODRM }, 0 },
4176     { "incsspK",        { Rdq }, PREFIX_OPCODE },
4177   },
4178
4179   /* PREFIX_0FAE_REG_6 */
4180   {
4181     { "xsaveopt",       { FXSAVE }, PREFIX_OPCODE },
4182     { "clrssbsy",       { Mq }, PREFIX_OPCODE },
4183     { "clwb",   { Mb }, PREFIX_OPCODE },
4184   },
4185
4186   /* PREFIX_0FAE_REG_7 */
4187   {
4188     { "clflush",        { Mb }, 0 },
4189     { Bad_Opcode },
4190     { "clflushopt",     { Mb }, 0 },
4191   },
4192
4193   /* PREFIX_0FB8 */
4194   {
4195     { Bad_Opcode },
4196     { "popcntS", { Gv, Ev }, 0 },
4197   },
4198
4199   /* PREFIX_0FBC */
4200   {
4201     { "bsfS",   { Gv, Ev }, 0 },
4202     { "tzcntS", { Gv, Ev }, 0 },
4203     { "bsfS",   { Gv, Ev }, 0 },
4204   },
4205
4206   /* PREFIX_0FBD */
4207   {
4208     { "bsrS",   { Gv, Ev }, 0 },
4209     { "lzcntS", { Gv, Ev }, 0 },
4210     { "bsrS",   { Gv, Ev }, 0 },
4211   },
4212
4213   /* PREFIX_0FC2 */
4214   {
4215     { "cmpps",  { XM, EXx, CMP }, PREFIX_OPCODE },
4216     { "cmpss",  { XM, EXd, CMP }, PREFIX_OPCODE },
4217     { "cmppd",  { XM, EXx, CMP }, PREFIX_OPCODE },
4218     { "cmpsd",  { XM, EXq, CMP }, PREFIX_OPCODE },
4219   },
4220
4221   /* PREFIX_MOD_0_0FC3 */
4222   {
4223     { "movntiS", { Ev, Gv }, PREFIX_OPCODE },
4224   },
4225
4226   /* PREFIX_MOD_0_0FC7_REG_6 */
4227   {
4228     { "vmptrld",{ Mq }, 0 },
4229     { "vmxon",  { Mq }, 0 },
4230     { "vmclear",{ Mq }, 0 },
4231   },
4232
4233   /* PREFIX_MOD_3_0FC7_REG_6 */
4234   {
4235     { "rdrand", { Ev }, 0 },
4236     { Bad_Opcode },
4237     { "rdrand", { Ev }, 0 }
4238   },
4239
4240   /* PREFIX_MOD_3_0FC7_REG_7 */
4241   {
4242     { "rdseed", { Ev }, 0 },
4243     { "rdpid",  { Em }, 0 },
4244     { "rdseed", { Ev }, 0 },
4245   },
4246
4247   /* PREFIX_0FD0 */
4248   {
4249     { Bad_Opcode },
4250     { Bad_Opcode },
4251     { "addsubpd", { XM, EXx }, 0 },
4252     { "addsubps", { XM, EXx }, 0 },
4253   },
4254
4255   /* PREFIX_0FD6 */
4256   {
4257     { Bad_Opcode },
4258     { "movq2dq",{ XM, MS }, 0 },
4259     { "movq",   { EXqS, XM }, 0 },
4260     { "movdq2q",{ MX, XS }, 0 },
4261   },
4262
4263   /* PREFIX_0FE6 */
4264   {
4265     { Bad_Opcode },
4266     { "cvtdq2pd", { XM, EXq }, PREFIX_OPCODE },
4267     { "cvttpd2dq", { XM, EXx }, PREFIX_OPCODE },
4268     { "cvtpd2dq", { XM, EXx }, PREFIX_OPCODE },
4269   },
4270
4271   /* PREFIX_0FE7 */
4272   {
4273     { "movntq", { Mq, MX }, PREFIX_OPCODE },
4274     { Bad_Opcode },
4275     { MOD_TABLE (MOD_0FE7_PREFIX_2) },
4276   },
4277
4278   /* PREFIX_0FF0 */
4279   {
4280     { Bad_Opcode },
4281     { Bad_Opcode },
4282     { Bad_Opcode },
4283     { MOD_TABLE (MOD_0FF0_PREFIX_3) },
4284   },
4285
4286   /* PREFIX_0FF7 */
4287   {
4288     { "maskmovq", { MX, MS }, PREFIX_OPCODE },
4289     { Bad_Opcode },
4290     { "maskmovdqu", { XM, XS }, PREFIX_OPCODE },
4291   },
4292
4293   /* PREFIX_0F3810 */
4294   {
4295     { Bad_Opcode },
4296     { Bad_Opcode },
4297     { "pblendvb", { XM, EXx, XMM0 }, PREFIX_OPCODE },
4298   },
4299
4300   /* PREFIX_0F3814 */
4301   {
4302     { Bad_Opcode },
4303     { Bad_Opcode },
4304     { "blendvps", { XM, EXx, XMM0 }, PREFIX_OPCODE },
4305   },
4306
4307   /* PREFIX_0F3815 */
4308   {
4309     { Bad_Opcode },
4310     { Bad_Opcode },
4311     { "blendvpd", { XM, EXx, XMM0 }, PREFIX_OPCODE },
4312   },
4313
4314   /* PREFIX_0F3817 */
4315   {
4316     { Bad_Opcode },
4317     { Bad_Opcode },
4318     { "ptest",  { XM, EXx }, PREFIX_OPCODE },
4319   },
4320
4321   /* PREFIX_0F3820 */
4322   {
4323     { Bad_Opcode },
4324     { Bad_Opcode },
4325     { "pmovsxbw", { XM, EXq }, PREFIX_OPCODE },
4326   },
4327
4328   /* PREFIX_0F3821 */
4329   {
4330     { Bad_Opcode },
4331     { Bad_Opcode },
4332     { "pmovsxbd", { XM, EXd }, PREFIX_OPCODE },
4333   },
4334
4335   /* PREFIX_0F3822 */
4336   {
4337     { Bad_Opcode },
4338     { Bad_Opcode },
4339     { "pmovsxbq", { XM, EXw }, PREFIX_OPCODE },
4340   },
4341
4342   /* PREFIX_0F3823 */
4343   {
4344     { Bad_Opcode },
4345     { Bad_Opcode },
4346     { "pmovsxwd", { XM, EXq }, PREFIX_OPCODE },
4347   },
4348
4349   /* PREFIX_0F3824 */
4350   {
4351     { Bad_Opcode },
4352     { Bad_Opcode },
4353     { "pmovsxwq", { XM, EXd }, PREFIX_OPCODE },
4354   },
4355
4356   /* PREFIX_0F3825 */
4357   {
4358     { Bad_Opcode },
4359     { Bad_Opcode },
4360     { "pmovsxdq", { XM, EXq }, PREFIX_OPCODE },
4361   },
4362
4363   /* PREFIX_0F3828 */
4364   {
4365     { Bad_Opcode },
4366     { Bad_Opcode },
4367     { "pmuldq", { XM, EXx }, PREFIX_OPCODE },
4368   },
4369
4370   /* PREFIX_0F3829 */
4371   {
4372     { Bad_Opcode },
4373     { Bad_Opcode },
4374     { "pcmpeqq", { XM, EXx }, PREFIX_OPCODE },
4375   },
4376
4377   /* PREFIX_0F382A */
4378   {
4379     { Bad_Opcode },
4380     { Bad_Opcode },
4381     { MOD_TABLE (MOD_0F382A_PREFIX_2) },
4382   },
4383
4384   /* PREFIX_0F382B */
4385   {
4386     { Bad_Opcode },
4387     { Bad_Opcode },
4388     { "packusdw", { XM, EXx }, PREFIX_OPCODE },
4389   },
4390
4391   /* PREFIX_0F3830 */
4392   {
4393     { Bad_Opcode },
4394     { Bad_Opcode },
4395     { "pmovzxbw", { XM, EXq }, PREFIX_OPCODE },
4396   },
4397
4398   /* PREFIX_0F3831 */
4399   {
4400     { Bad_Opcode },
4401     { Bad_Opcode },
4402     { "pmovzxbd", { XM, EXd }, PREFIX_OPCODE },
4403   },
4404
4405   /* PREFIX_0F3832 */
4406   {
4407     { Bad_Opcode },
4408     { Bad_Opcode },
4409     { "pmovzxbq", { XM, EXw }, PREFIX_OPCODE },
4410   },
4411
4412   /* PREFIX_0F3833 */
4413   {
4414     { Bad_Opcode },
4415     { Bad_Opcode },
4416     { "pmovzxwd", { XM, EXq }, PREFIX_OPCODE },
4417   },
4418
4419   /* PREFIX_0F3834 */
4420   {
4421     { Bad_Opcode },
4422     { Bad_Opcode },
4423     { "pmovzxwq", { XM, EXd }, PREFIX_OPCODE },
4424   },
4425
4426   /* PREFIX_0F3835 */
4427   {
4428     { Bad_Opcode },
4429     { Bad_Opcode },
4430     { "pmovzxdq", { XM, EXq }, PREFIX_OPCODE },
4431   },
4432
4433   /* PREFIX_0F3837 */
4434   {
4435     { Bad_Opcode },
4436     { Bad_Opcode },
4437     { "pcmpgtq", { XM, EXx }, PREFIX_OPCODE },
4438   },
4439
4440   /* PREFIX_0F3838 */
4441   {
4442     { Bad_Opcode },
4443     { Bad_Opcode },
4444     { "pminsb", { XM, EXx }, PREFIX_OPCODE },
4445   },
4446
4447   /* PREFIX_0F3839 */
4448   {
4449     { Bad_Opcode },
4450     { Bad_Opcode },
4451     { "pminsd", { XM, EXx }, PREFIX_OPCODE },
4452   },
4453
4454   /* PREFIX_0F383A */
4455   {
4456     { Bad_Opcode },
4457     { Bad_Opcode },
4458     { "pminuw", { XM, EXx }, PREFIX_OPCODE },
4459   },
4460
4461   /* PREFIX_0F383B */
4462   {
4463     { Bad_Opcode },
4464     { Bad_Opcode },
4465     { "pminud", { XM, EXx }, PREFIX_OPCODE },
4466   },
4467
4468   /* PREFIX_0F383C */
4469   {
4470     { Bad_Opcode },
4471     { Bad_Opcode },
4472     { "pmaxsb", { XM, EXx }, PREFIX_OPCODE },
4473   },
4474
4475   /* PREFIX_0F383D */
4476   {
4477     { Bad_Opcode },
4478     { Bad_Opcode },
4479     { "pmaxsd", { XM, EXx }, PREFIX_OPCODE },
4480   },
4481
4482   /* PREFIX_0F383E */
4483   {
4484     { Bad_Opcode },
4485     { Bad_Opcode },
4486     { "pmaxuw", { XM, EXx }, PREFIX_OPCODE },
4487   },
4488
4489   /* PREFIX_0F383F */
4490   {
4491     { Bad_Opcode },
4492     { Bad_Opcode },
4493     { "pmaxud", { XM, EXx }, PREFIX_OPCODE },
4494   },
4495
4496   /* PREFIX_0F3840 */
4497   {
4498     { Bad_Opcode },
4499     { Bad_Opcode },
4500     { "pmulld", { XM, EXx }, PREFIX_OPCODE },
4501   },
4502
4503   /* PREFIX_0F3841 */
4504   {
4505     { Bad_Opcode },
4506     { Bad_Opcode },
4507     { "phminposuw", { XM, EXx }, PREFIX_OPCODE },
4508   },
4509
4510   /* PREFIX_0F3880 */
4511   {
4512     { Bad_Opcode },
4513     { Bad_Opcode },
4514     { "invept", { Gm, Mo }, PREFIX_OPCODE },
4515   },
4516
4517   /* PREFIX_0F3881 */
4518   {
4519     { Bad_Opcode },
4520     { Bad_Opcode },
4521     { "invvpid", { Gm, Mo }, PREFIX_OPCODE },
4522   },
4523
4524   /* PREFIX_0F3882 */
4525   {
4526     { Bad_Opcode },
4527     { Bad_Opcode },
4528     { "invpcid", { Gm, M }, PREFIX_OPCODE },
4529   },
4530
4531   /* PREFIX_0F38C8 */
4532   {
4533     { "sha1nexte", { XM, EXxmm }, PREFIX_OPCODE },
4534   },
4535
4536   /* PREFIX_0F38C9 */
4537   {
4538     { "sha1msg1", { XM, EXxmm }, PREFIX_OPCODE },
4539   },
4540
4541   /* PREFIX_0F38CA */
4542   {
4543     { "sha1msg2", { XM, EXxmm }, PREFIX_OPCODE },
4544   },
4545
4546   /* PREFIX_0F38CB */
4547   {
4548     { "sha256rnds2", { XM, EXxmm, XMM0 }, PREFIX_OPCODE },
4549   },
4550
4551   /* PREFIX_0F38CC */
4552   {
4553     { "sha256msg1", { XM, EXxmm }, PREFIX_OPCODE },
4554   },
4555
4556   /* PREFIX_0F38CD */
4557   {
4558     { "sha256msg2", { XM, EXxmm }, PREFIX_OPCODE },
4559   },
4560
4561   /* PREFIX_0F38CF */
4562   {
4563     { Bad_Opcode },
4564     { Bad_Opcode },
4565     { "gf2p8mulb", { XM, EXxmm }, PREFIX_OPCODE },
4566   },
4567
4568   /* PREFIX_0F38DB */
4569   {
4570     { Bad_Opcode },
4571     { Bad_Opcode },
4572     { "aesimc", { XM, EXx }, PREFIX_OPCODE },
4573   },
4574
4575   /* PREFIX_0F38DC */
4576   {
4577     { Bad_Opcode },
4578     { Bad_Opcode },
4579     { "aesenc", { XM, EXx }, PREFIX_OPCODE },
4580   },
4581
4582   /* PREFIX_0F38DD */
4583   {
4584     { Bad_Opcode },
4585     { Bad_Opcode },
4586     { "aesenclast", { XM, EXx }, PREFIX_OPCODE },
4587   },
4588
4589   /* PREFIX_0F38DE */
4590   {
4591     { Bad_Opcode },
4592     { Bad_Opcode },
4593     { "aesdec", { XM, EXx }, PREFIX_OPCODE },
4594   },
4595
4596   /* PREFIX_0F38DF */
4597   {
4598     { Bad_Opcode },
4599     { Bad_Opcode },
4600     { "aesdeclast", { XM, EXx }, PREFIX_OPCODE },
4601   },
4602
4603   /* PREFIX_0F38F0 */
4604   {
4605     { "movbeS", { Gv, { MOVBE_Fixup, v_mode } }, PREFIX_OPCODE },
4606     { Bad_Opcode },
4607     { "movbeS", { Gv, { MOVBE_Fixup, v_mode } }, PREFIX_OPCODE },
4608     { "crc32",  { Gdq, { CRC32_Fixup, b_mode } }, PREFIX_OPCODE },
4609   },
4610
4611   /* PREFIX_0F38F1 */
4612   {
4613     { "movbeS", { { MOVBE_Fixup, v_mode }, Gv }, PREFIX_OPCODE },
4614     { Bad_Opcode },
4615     { "movbeS", { { MOVBE_Fixup, v_mode }, Gv }, PREFIX_OPCODE },
4616     { "crc32",  { Gdq, { CRC32_Fixup, v_mode } }, PREFIX_OPCODE },
4617   },
4618
4619   /* PREFIX_0F38F5 */
4620   {
4621     { Bad_Opcode },
4622     { Bad_Opcode },
4623     { MOD_TABLE (MOD_0F38F5_PREFIX_2) },
4624   },
4625
4626   /* PREFIX_0F38F6 */
4627   {
4628     { MOD_TABLE (MOD_0F38F6_PREFIX_0) },
4629     { "adoxS",  { Gdq, Edq}, PREFIX_OPCODE },
4630     { "adcxS",  { Gdq, Edq}, PREFIX_OPCODE },
4631     { Bad_Opcode },
4632   },
4633
4634   /* PREFIX_0F3A08 */
4635   {
4636     { Bad_Opcode },
4637     { Bad_Opcode },
4638     { "roundps", { XM, EXx, Ib }, PREFIX_OPCODE },
4639   },
4640
4641   /* PREFIX_0F3A09 */
4642   {
4643     { Bad_Opcode },
4644     { Bad_Opcode },
4645     { "roundpd", { XM, EXx, Ib }, PREFIX_OPCODE },
4646   },
4647
4648   /* PREFIX_0F3A0A */
4649   {
4650     { Bad_Opcode },
4651     { Bad_Opcode },
4652     { "roundss", { XM, EXd, Ib }, PREFIX_OPCODE },
4653   },
4654
4655   /* PREFIX_0F3A0B */
4656   {
4657     { Bad_Opcode },
4658     { Bad_Opcode },
4659     { "roundsd", { XM, EXq, Ib }, PREFIX_OPCODE },
4660   },
4661
4662   /* PREFIX_0F3A0C */
4663   {
4664     { Bad_Opcode },
4665     { Bad_Opcode },
4666     { "blendps", { XM, EXx, Ib }, PREFIX_OPCODE },
4667   },
4668
4669   /* PREFIX_0F3A0D */
4670   {
4671     { Bad_Opcode },
4672     { Bad_Opcode },
4673     { "blendpd", { XM, EXx, Ib }, PREFIX_OPCODE },
4674   },
4675
4676   /* PREFIX_0F3A0E */
4677   {
4678     { Bad_Opcode },
4679     { Bad_Opcode },
4680     { "pblendw", { XM, EXx, Ib }, PREFIX_OPCODE },
4681   },
4682
4683   /* PREFIX_0F3A14 */
4684   {
4685     { Bad_Opcode },
4686     { Bad_Opcode },
4687     { "pextrb", { Edqb, XM, Ib }, PREFIX_OPCODE },
4688   },
4689
4690   /* PREFIX_0F3A15 */
4691   {
4692     { Bad_Opcode },
4693     { Bad_Opcode },
4694     { "pextrw", { Edqw, XM, Ib }, PREFIX_OPCODE },
4695   },
4696
4697   /* PREFIX_0F3A16 */
4698   {
4699     { Bad_Opcode },
4700     { Bad_Opcode },
4701     { "pextrK", { Edq, XM, Ib }, PREFIX_OPCODE },
4702   },
4703
4704   /* PREFIX_0F3A17 */
4705   {
4706     { Bad_Opcode },
4707     { Bad_Opcode },
4708     { "extractps", { Edqd, XM, Ib }, PREFIX_OPCODE },
4709   },
4710
4711   /* PREFIX_0F3A20 */
4712   {
4713     { Bad_Opcode },
4714     { Bad_Opcode },
4715     { "pinsrb", { XM, Edqb, Ib }, PREFIX_OPCODE },
4716   },
4717
4718   /* PREFIX_0F3A21 */
4719   {
4720     { Bad_Opcode },
4721     { Bad_Opcode },
4722     { "insertps", { XM, EXd, Ib }, PREFIX_OPCODE },
4723   },
4724
4725   /* PREFIX_0F3A22 */
4726   {
4727     { Bad_Opcode },
4728     { Bad_Opcode },
4729     { "pinsrK", { XM, Edq, Ib }, PREFIX_OPCODE },
4730   },
4731
4732   /* PREFIX_0F3A40 */
4733   {
4734     { Bad_Opcode },
4735     { Bad_Opcode },
4736     { "dpps",   { XM, EXx, Ib }, PREFIX_OPCODE },
4737   },
4738
4739   /* PREFIX_0F3A41 */
4740   {
4741     { Bad_Opcode },
4742     { Bad_Opcode },
4743     { "dppd",   { XM, EXx, Ib }, PREFIX_OPCODE },
4744   },
4745
4746   /* PREFIX_0F3A42 */
4747   {
4748     { Bad_Opcode },
4749     { Bad_Opcode },
4750     { "mpsadbw", { XM, EXx, Ib }, PREFIX_OPCODE },
4751   },
4752
4753   /* PREFIX_0F3A44 */
4754   {
4755     { Bad_Opcode },
4756     { Bad_Opcode },
4757     { "pclmulqdq", { XM, EXx, PCLMUL }, PREFIX_OPCODE },
4758   },
4759
4760   /* PREFIX_0F3A60 */
4761   {
4762     { Bad_Opcode },
4763     { Bad_Opcode },
4764     { "pcmpestrm", { XM, { PCMPESTR_Fixup, x_mode }, Ib }, PREFIX_OPCODE },
4765   },
4766
4767   /* PREFIX_0F3A61 */
4768   {
4769     { Bad_Opcode },
4770     { Bad_Opcode },
4771     { "pcmpestri", { XM, { PCMPESTR_Fixup, x_mode }, Ib }, PREFIX_OPCODE },
4772   },
4773
4774   /* PREFIX_0F3A62 */
4775   {
4776     { Bad_Opcode },
4777     { Bad_Opcode },
4778     { "pcmpistrm", { XM, EXx, Ib }, PREFIX_OPCODE },
4779   },
4780
4781   /* PREFIX_0F3A63 */
4782   {
4783     { Bad_Opcode },
4784     { Bad_Opcode },
4785     { "pcmpistri", { XM, EXx, Ib }, PREFIX_OPCODE },
4786   },
4787
4788   /* PREFIX_0F3ACC */
4789   {
4790     { "sha1rnds4", { XM, EXxmm, Ib }, PREFIX_OPCODE },
4791   },
4792
4793   /* PREFIX_0F3ACE */
4794   {
4795     { Bad_Opcode },
4796     { Bad_Opcode },
4797     { "gf2p8affineqb", { XM, EXxmm, Ib }, PREFIX_OPCODE },
4798   },
4799
4800   /* PREFIX_0F3ACF */
4801   {
4802     { Bad_Opcode },
4803     { Bad_Opcode },
4804     { "gf2p8affineinvqb", { XM, EXxmm, Ib }, PREFIX_OPCODE },
4805   },
4806
4807   /* PREFIX_0F3ADF */
4808   {
4809     { Bad_Opcode },
4810     { Bad_Opcode },
4811     { "aeskeygenassist", { XM, EXx, Ib }, PREFIX_OPCODE },
4812   },
4813
4814   /* PREFIX_VEX_0F10 */
4815   {
4816     { VEX_W_TABLE (VEX_W_0F10_P_0) },
4817     { VEX_LEN_TABLE (VEX_LEN_0F10_P_1) },
4818     { VEX_W_TABLE (VEX_W_0F10_P_2) },
4819     { VEX_LEN_TABLE (VEX_LEN_0F10_P_3) },
4820   },
4821
4822   /* PREFIX_VEX_0F11 */
4823   {
4824     { VEX_W_TABLE (VEX_W_0F11_P_0) },
4825     { VEX_LEN_TABLE (VEX_LEN_0F11_P_1) },
4826     { VEX_W_TABLE (VEX_W_0F11_P_2) },
4827     { VEX_LEN_TABLE (VEX_LEN_0F11_P_3) },
4828   },
4829
4830   /* PREFIX_VEX_0F12 */
4831   {
4832     { MOD_TABLE (MOD_VEX_0F12_PREFIX_0) },
4833     { VEX_W_TABLE (VEX_W_0F12_P_1) },
4834     { VEX_LEN_TABLE (VEX_LEN_0F12_P_2) },
4835     { VEX_W_TABLE (VEX_W_0F12_P_3) },
4836   },
4837
4838   /* PREFIX_VEX_0F16 */
4839   {
4840     { MOD_TABLE (MOD_VEX_0F16_PREFIX_0) },
4841     { VEX_W_TABLE (VEX_W_0F16_P_1) },
4842     { VEX_LEN_TABLE (VEX_LEN_0F16_P_2) },
4843   },
4844
4845   /* PREFIX_VEX_0F2A */
4846   {
4847     { Bad_Opcode },
4848     { VEX_LEN_TABLE (VEX_LEN_0F2A_P_1) },
4849     { Bad_Opcode },
4850     { VEX_LEN_TABLE (VEX_LEN_0F2A_P_3) },
4851   },
4852
4853   /* PREFIX_VEX_0F2C */
4854   {
4855     { Bad_Opcode },
4856     { VEX_LEN_TABLE (VEX_LEN_0F2C_P_1) },
4857     { Bad_Opcode },
4858     { VEX_LEN_TABLE (VEX_LEN_0F2C_P_3) },
4859   },
4860
4861   /* PREFIX_VEX_0F2D */
4862   {
4863     { Bad_Opcode },
4864     { VEX_LEN_TABLE (VEX_LEN_0F2D_P_1) },
4865     { Bad_Opcode },
4866     { VEX_LEN_TABLE (VEX_LEN_0F2D_P_3) },
4867   },
4868
4869   /* PREFIX_VEX_0F2E */
4870   {
4871     { VEX_LEN_TABLE (VEX_LEN_0F2E_P_0) },
4872     { Bad_Opcode },
4873     { VEX_LEN_TABLE (VEX_LEN_0F2E_P_2) },
4874   },
4875
4876   /* PREFIX_VEX_0F2F */
4877   {
4878     { VEX_LEN_TABLE (VEX_LEN_0F2F_P_0) },
4879     { Bad_Opcode },
4880     { VEX_LEN_TABLE (VEX_LEN_0F2F_P_2) },
4881   },
4882
4883   /* PREFIX_VEX_0F41 */
4884   {
4885     { VEX_LEN_TABLE (VEX_LEN_0F41_P_0) },
4886     { Bad_Opcode },
4887     { VEX_LEN_TABLE (VEX_LEN_0F41_P_2) },
4888   },
4889
4890   /* PREFIX_VEX_0F42 */
4891   {
4892     { VEX_LEN_TABLE (VEX_LEN_0F42_P_0) },
4893     { Bad_Opcode },
4894     { VEX_LEN_TABLE (VEX_LEN_0F42_P_2) },
4895   },
4896
4897   /* PREFIX_VEX_0F44 */
4898   {
4899     { VEX_LEN_TABLE (VEX_LEN_0F44_P_0) },
4900     { Bad_Opcode },
4901     { VEX_LEN_TABLE (VEX_LEN_0F44_P_2) },
4902   },
4903
4904   /* PREFIX_VEX_0F45 */
4905   {
4906     { VEX_LEN_TABLE (VEX_LEN_0F45_P_0) },
4907     { Bad_Opcode },
4908     { VEX_LEN_TABLE (VEX_LEN_0F45_P_2) },
4909   },
4910
4911   /* PREFIX_VEX_0F46 */
4912   {
4913     { VEX_LEN_TABLE (VEX_LEN_0F46_P_0) },
4914     { Bad_Opcode },
4915     { VEX_LEN_TABLE (VEX_LEN_0F46_P_2) },
4916   },
4917
4918   /* PREFIX_VEX_0F47 */
4919   {
4920     { VEX_LEN_TABLE (VEX_LEN_0F47_P_0) },
4921     { Bad_Opcode },
4922     { VEX_LEN_TABLE (VEX_LEN_0F47_P_2) },
4923   },
4924
4925   /* PREFIX_VEX_0F4A */
4926   {
4927     { VEX_LEN_TABLE (VEX_LEN_0F4A_P_0) },
4928     { Bad_Opcode },
4929     { VEX_LEN_TABLE (VEX_LEN_0F4A_P_2) },
4930   },
4931
4932   /* PREFIX_VEX_0F4B */
4933   {
4934     { VEX_LEN_TABLE (VEX_LEN_0F4B_P_0) },
4935     { Bad_Opcode },
4936     { VEX_LEN_TABLE (VEX_LEN_0F4B_P_2) },
4937   },
4938
4939   /* PREFIX_VEX_0F51 */
4940   {
4941     { VEX_W_TABLE (VEX_W_0F51_P_0) },
4942     { VEX_LEN_TABLE (VEX_LEN_0F51_P_1) },
4943     { VEX_W_TABLE (VEX_W_0F51_P_2) },
4944     { VEX_LEN_TABLE (VEX_LEN_0F51_P_3) },
4945   },
4946
4947   /* PREFIX_VEX_0F52 */
4948   {
4949     { VEX_W_TABLE (VEX_W_0F52_P_0) },
4950     { VEX_LEN_TABLE (VEX_LEN_0F52_P_1) },
4951   },
4952
4953   /* PREFIX_VEX_0F53 */
4954   {
4955     { VEX_W_TABLE (VEX_W_0F53_P_0) },
4956     { VEX_LEN_TABLE (VEX_LEN_0F53_P_1) },
4957   },
4958
4959   /* PREFIX_VEX_0F58 */
4960   {
4961     { VEX_W_TABLE (VEX_W_0F58_P_0) },
4962     { VEX_LEN_TABLE (VEX_LEN_0F58_P_1) },
4963     { VEX_W_TABLE (VEX_W_0F58_P_2) },
4964     { VEX_LEN_TABLE (VEX_LEN_0F58_P_3) },
4965   },
4966
4967   /* PREFIX_VEX_0F59 */
4968   {
4969     { VEX_W_TABLE (VEX_W_0F59_P_0) },
4970     { VEX_LEN_TABLE (VEX_LEN_0F59_P_1) },
4971     { VEX_W_TABLE (VEX_W_0F59_P_2) },
4972     { VEX_LEN_TABLE (VEX_LEN_0F59_P_3) },
4973   },
4974
4975   /* PREFIX_VEX_0F5A */
4976   {
4977     { VEX_W_TABLE (VEX_W_0F5A_P_0) },
4978     { VEX_LEN_TABLE (VEX_LEN_0F5A_P_1) },
4979     { "vcvtpd2ps%XY", { XMM, EXx }, 0 },
4980     { VEX_LEN_TABLE (VEX_LEN_0F5A_P_3) },
4981   },
4982
4983   /* PREFIX_VEX_0F5B */
4984   {
4985     { VEX_W_TABLE (VEX_W_0F5B_P_0) },
4986     { VEX_W_TABLE (VEX_W_0F5B_P_1) },
4987     { VEX_W_TABLE (VEX_W_0F5B_P_2) },
4988   },
4989
4990   /* PREFIX_VEX_0F5C */
4991   {
4992     { VEX_W_TABLE (VEX_W_0F5C_P_0) },
4993     { VEX_LEN_TABLE (VEX_LEN_0F5C_P_1) },
4994     { VEX_W_TABLE (VEX_W_0F5C_P_2) },
4995     { VEX_LEN_TABLE (VEX_LEN_0F5C_P_3) },
4996   },
4997
4998   /* PREFIX_VEX_0F5D */
4999   {
5000     { VEX_W_TABLE (VEX_W_0F5D_P_0) },
5001     { VEX_LEN_TABLE (VEX_LEN_0F5D_P_1) },
5002     { VEX_W_TABLE (VEX_W_0F5D_P_2) },
5003     { VEX_LEN_TABLE (VEX_LEN_0F5D_P_3) },
5004   },
5005
5006   /* PREFIX_VEX_0F5E */
5007   {
5008     { VEX_W_TABLE (VEX_W_0F5E_P_0) },
5009     { VEX_LEN_TABLE (VEX_LEN_0F5E_P_1) },
5010     { VEX_W_TABLE (VEX_W_0F5E_P_2) },
5011     { VEX_LEN_TABLE (VEX_LEN_0F5E_P_3) },
5012   },
5013
5014   /* PREFIX_VEX_0F5F */
5015   {
5016     { VEX_W_TABLE (VEX_W_0F5F_P_0) },
5017     { VEX_LEN_TABLE (VEX_LEN_0F5F_P_1) },
5018     { VEX_W_TABLE (VEX_W_0F5F_P_2) },
5019     { VEX_LEN_TABLE (VEX_LEN_0F5F_P_3) },
5020   },
5021
5022   /* PREFIX_VEX_0F60 */
5023   {
5024     { Bad_Opcode },
5025     { Bad_Opcode },
5026     { VEX_W_TABLE (VEX_W_0F60_P_2) },
5027   },
5028
5029   /* PREFIX_VEX_0F61 */
5030   {
5031     { Bad_Opcode },
5032     { Bad_Opcode },
5033     { VEX_W_TABLE (VEX_W_0F61_P_2) },
5034   },
5035
5036   /* PREFIX_VEX_0F62 */
5037   {
5038     { Bad_Opcode },
5039     { Bad_Opcode },
5040     { VEX_W_TABLE (VEX_W_0F62_P_2) },
5041   },
5042
5043   /* PREFIX_VEX_0F63 */
5044   {
5045     { Bad_Opcode },
5046     { Bad_Opcode },
5047     { VEX_W_TABLE (VEX_W_0F63_P_2) },
5048   },
5049
5050   /* PREFIX_VEX_0F64 */
5051   {
5052     { Bad_Opcode },
5053     { Bad_Opcode },
5054     { VEX_W_TABLE (VEX_W_0F64_P_2) },
5055   },
5056
5057   /* PREFIX_VEX_0F65 */
5058   {
5059     { Bad_Opcode },
5060     { Bad_Opcode },
5061     { VEX_W_TABLE (VEX_W_0F65_P_2) },
5062   },
5063
5064   /* PREFIX_VEX_0F66 */
5065   {
5066     { Bad_Opcode },
5067     { Bad_Opcode },
5068     { VEX_W_TABLE (VEX_W_0F66_P_2) },
5069   },
5070
5071   /* PREFIX_VEX_0F67 */
5072   {
5073     { Bad_Opcode },
5074     { Bad_Opcode },
5075     { VEX_W_TABLE (VEX_W_0F67_P_2) },
5076   },
5077
5078   /* PREFIX_VEX_0F68 */
5079   {
5080     { Bad_Opcode },
5081     { Bad_Opcode },
5082     { VEX_W_TABLE (VEX_W_0F68_P_2) },
5083   },
5084
5085   /* PREFIX_VEX_0F69 */
5086   {
5087     { Bad_Opcode },
5088     { Bad_Opcode },
5089     { VEX_W_TABLE (VEX_W_0F69_P_2) },
5090   },
5091
5092   /* PREFIX_VEX_0F6A */
5093   {
5094     { Bad_Opcode },
5095     { Bad_Opcode },
5096     { VEX_W_TABLE (VEX_W_0F6A_P_2) },
5097   },
5098
5099   /* PREFIX_VEX_0F6B */
5100   {
5101     { Bad_Opcode },
5102     { Bad_Opcode },
5103     { VEX_W_TABLE (VEX_W_0F6B_P_2) },
5104   },
5105
5106   /* PREFIX_VEX_0F6C */
5107   {
5108     { Bad_Opcode },
5109     { Bad_Opcode },
5110     { VEX_W_TABLE (VEX_W_0F6C_P_2) },
5111   },
5112
5113   /* PREFIX_VEX_0F6D */
5114   {
5115     { Bad_Opcode },
5116     { Bad_Opcode },
5117     { VEX_W_TABLE (VEX_W_0F6D_P_2) },
5118   },
5119
5120   /* PREFIX_VEX_0F6E */
5121   {
5122     { Bad_Opcode },
5123     { Bad_Opcode },
5124     { VEX_LEN_TABLE (VEX_LEN_0F6E_P_2) },
5125   },
5126
5127   /* PREFIX_VEX_0F6F */
5128   {
5129     { Bad_Opcode },
5130     { VEX_W_TABLE (VEX_W_0F6F_P_1) },
5131     { VEX_W_TABLE (VEX_W_0F6F_P_2) },
5132   },
5133
5134   /* PREFIX_VEX_0F70 */
5135   {
5136     { Bad_Opcode },
5137     { VEX_W_TABLE (VEX_W_0F70_P_1) },
5138     { VEX_W_TABLE (VEX_W_0F70_P_2) },
5139     { VEX_W_TABLE (VEX_W_0F70_P_3) },
5140   },
5141
5142   /* PREFIX_VEX_0F71_REG_2 */
5143   {
5144     { Bad_Opcode },
5145     { Bad_Opcode },
5146     { VEX_W_TABLE (VEX_W_0F71_R_2_P_2) },
5147   },
5148
5149   /* PREFIX_VEX_0F71_REG_4 */
5150   {
5151     { Bad_Opcode },
5152     { Bad_Opcode },
5153     { VEX_W_TABLE (VEX_W_0F71_R_4_P_2) },
5154   },
5155
5156   /* PREFIX_VEX_0F71_REG_6 */
5157   {
5158     { Bad_Opcode },
5159     { Bad_Opcode },
5160     { VEX_W_TABLE (VEX_W_0F71_R_6_P_2) },
5161   },
5162
5163   /* PREFIX_VEX_0F72_REG_2 */
5164   {
5165     { Bad_Opcode },
5166     { Bad_Opcode },
5167     { VEX_W_TABLE (VEX_W_0F72_R_2_P_2) },
5168   },
5169
5170   /* PREFIX_VEX_0F72_REG_4 */
5171   {
5172     { Bad_Opcode },
5173     { Bad_Opcode },
5174     { VEX_W_TABLE (VEX_W_0F72_R_4_P_2) },
5175   },
5176
5177   /* PREFIX_VEX_0F72_REG_6 */
5178   {
5179     { Bad_Opcode },
5180     { Bad_Opcode },
5181     { VEX_W_TABLE (VEX_W_0F72_R_6_P_2) },
5182   },
5183
5184   /* PREFIX_VEX_0F73_REG_2 */
5185   {
5186     { Bad_Opcode },
5187     { Bad_Opcode },
5188     { VEX_W_TABLE (VEX_W_0F73_R_2_P_2) },
5189   },
5190
5191   /* PREFIX_VEX_0F73_REG_3 */
5192   {
5193     { Bad_Opcode },
5194     { Bad_Opcode },
5195     { VEX_W_TABLE (VEX_W_0F73_R_3_P_2) },
5196   },
5197
5198   /* PREFIX_VEX_0F73_REG_6 */
5199   {
5200     { Bad_Opcode },
5201     { Bad_Opcode },
5202     { VEX_W_TABLE (VEX_W_0F73_R_6_P_2) },
5203   },
5204
5205   /* PREFIX_VEX_0F73_REG_7 */
5206   {
5207     { Bad_Opcode },
5208     { Bad_Opcode },
5209     { VEX_W_TABLE (VEX_W_0F73_R_7_P_2) },
5210   },
5211
5212   /* PREFIX_VEX_0F74 */
5213   {
5214     { Bad_Opcode },
5215     { Bad_Opcode },
5216     { VEX_W_TABLE (VEX_W_0F74_P_2) },
5217   },
5218
5219   /* PREFIX_VEX_0F75 */
5220   {
5221     { Bad_Opcode },
5222     { Bad_Opcode },
5223     { VEX_W_TABLE (VEX_W_0F75_P_2) },
5224   },
5225
5226   /* PREFIX_VEX_0F76 */
5227   {
5228     { Bad_Opcode },
5229     { Bad_Opcode },
5230     { VEX_W_TABLE (VEX_W_0F76_P_2) },
5231   },
5232
5233   /* PREFIX_VEX_0F77 */
5234   {
5235     { VEX_W_TABLE (VEX_W_0F77_P_0) },
5236   },
5237
5238   /* PREFIX_VEX_0F7C */
5239   {
5240     { Bad_Opcode },
5241     { Bad_Opcode },
5242     { VEX_W_TABLE (VEX_W_0F7C_P_2) },
5243     { VEX_W_TABLE (VEX_W_0F7C_P_3) },
5244   },
5245
5246   /* PREFIX_VEX_0F7D */
5247   {
5248     { Bad_Opcode },
5249     { Bad_Opcode },
5250     { VEX_W_TABLE (VEX_W_0F7D_P_2) },
5251     { VEX_W_TABLE (VEX_W_0F7D_P_3) },
5252   },
5253
5254   /* PREFIX_VEX_0F7E */
5255   {
5256     { Bad_Opcode },
5257     { VEX_LEN_TABLE (VEX_LEN_0F7E_P_1) },
5258     { VEX_LEN_TABLE (VEX_LEN_0F7E_P_2) },
5259   },
5260
5261   /* PREFIX_VEX_0F7F */
5262   {
5263     { Bad_Opcode },
5264     { VEX_W_TABLE (VEX_W_0F7F_P_1) },
5265     { VEX_W_TABLE (VEX_W_0F7F_P_2) },
5266   },
5267
5268   /* PREFIX_VEX_0F90 */
5269   {
5270     { VEX_LEN_TABLE (VEX_LEN_0F90_P_0) },
5271     { Bad_Opcode },
5272     { VEX_LEN_TABLE (VEX_LEN_0F90_P_2) },
5273   },
5274
5275   /* PREFIX_VEX_0F91 */
5276   {
5277     { VEX_LEN_TABLE (VEX_LEN_0F91_P_0) },
5278     { Bad_Opcode },
5279     { VEX_LEN_TABLE (VEX_LEN_0F91_P_2) },
5280   },
5281
5282   /* PREFIX_VEX_0F92 */
5283   {
5284     { VEX_LEN_TABLE (VEX_LEN_0F92_P_0) },
5285     { Bad_Opcode },
5286     { VEX_LEN_TABLE (VEX_LEN_0F92_P_2) },
5287     { VEX_LEN_TABLE (VEX_LEN_0F92_P_3) },
5288   },
5289
5290   /* PREFIX_VEX_0F93 */
5291   {
5292     { VEX_LEN_TABLE (VEX_LEN_0F93_P_0) },
5293     { Bad_Opcode },
5294     { VEX_LEN_TABLE (VEX_LEN_0F93_P_2) },
5295     { VEX_LEN_TABLE (VEX_LEN_0F93_P_3) },
5296   },
5297
5298   /* PREFIX_VEX_0F98 */
5299   {
5300     { VEX_LEN_TABLE (VEX_LEN_0F98_P_0) },
5301     { Bad_Opcode },
5302     { VEX_LEN_TABLE (VEX_LEN_0F98_P_2) },
5303   },
5304
5305   /* PREFIX_VEX_0F99 */
5306   {
5307     { VEX_LEN_TABLE (VEX_LEN_0F99_P_0) },
5308     { Bad_Opcode },
5309     { VEX_LEN_TABLE (VEX_LEN_0F99_P_2) },
5310   },
5311
5312   /* PREFIX_VEX_0FC2 */
5313   {
5314     { VEX_W_TABLE (VEX_W_0FC2_P_0) },
5315     { VEX_LEN_TABLE (VEX_LEN_0FC2_P_1) },
5316     { VEX_W_TABLE (VEX_W_0FC2_P_2) },
5317     { VEX_LEN_TABLE (VEX_LEN_0FC2_P_3) },
5318   },
5319
5320   /* PREFIX_VEX_0FC4 */
5321   {
5322     { Bad_Opcode },
5323     { Bad_Opcode },
5324     { VEX_LEN_TABLE (VEX_LEN_0FC4_P_2) },
5325   },
5326
5327   /* PREFIX_VEX_0FC5 */
5328   {
5329     { Bad_Opcode },
5330     { Bad_Opcode },
5331     { VEX_LEN_TABLE (VEX_LEN_0FC5_P_2) },
5332   },
5333
5334   /* PREFIX_VEX_0FD0 */
5335   {
5336     { Bad_Opcode },
5337     { Bad_Opcode },
5338     { VEX_W_TABLE (VEX_W_0FD0_P_2) },
5339     { VEX_W_TABLE (VEX_W_0FD0_P_3) },
5340   },
5341
5342   /* PREFIX_VEX_0FD1 */
5343   {
5344     { Bad_Opcode },
5345     { Bad_Opcode },
5346     { VEX_W_TABLE (VEX_W_0FD1_P_2) },
5347   },
5348
5349   /* PREFIX_VEX_0FD2 */
5350   {
5351     { Bad_Opcode },
5352     { Bad_Opcode },
5353     { VEX_W_TABLE (VEX_W_0FD2_P_2) },
5354   },
5355
5356   /* PREFIX_VEX_0FD3 */
5357   {
5358     { Bad_Opcode },
5359     { Bad_Opcode },
5360     { VEX_W_TABLE (VEX_W_0FD3_P_2) },
5361   },
5362
5363   /* PREFIX_VEX_0FD4 */
5364   {
5365     { Bad_Opcode },
5366     { Bad_Opcode },
5367     { VEX_W_TABLE (VEX_W_0FD4_P_2) },
5368   },
5369
5370   /* PREFIX_VEX_0FD5 */
5371   {
5372     { Bad_Opcode },
5373     { Bad_Opcode },
5374     { VEX_W_TABLE (VEX_W_0FD5_P_2) },
5375   },
5376
5377   /* PREFIX_VEX_0FD6 */
5378   {
5379     { Bad_Opcode },
5380     { Bad_Opcode },
5381     { VEX_LEN_TABLE (VEX_LEN_0FD6_P_2) },
5382   },
5383
5384   /* PREFIX_VEX_0FD7 */
5385   {
5386     { Bad_Opcode },
5387     { Bad_Opcode },
5388     { MOD_TABLE (MOD_VEX_0FD7_PREFIX_2) },
5389   },
5390
5391   /* PREFIX_VEX_0FD8 */
5392   {
5393     { Bad_Opcode },
5394     { Bad_Opcode },
5395     { VEX_W_TABLE (VEX_W_0FD8_P_2) },
5396   },
5397
5398   /* PREFIX_VEX_0FD9 */
5399   {
5400     { Bad_Opcode },
5401     { Bad_Opcode },
5402     { VEX_W_TABLE (VEX_W_0FD9_P_2) },
5403   },
5404
5405   /* PREFIX_VEX_0FDA */
5406   {
5407     { Bad_Opcode },
5408     { Bad_Opcode },
5409     { VEX_W_TABLE (VEX_W_0FDA_P_2) },
5410   },
5411
5412   /* PREFIX_VEX_0FDB */
5413   {
5414     { Bad_Opcode },
5415     { Bad_Opcode },
5416     { VEX_W_TABLE (VEX_W_0FDB_P_2) },
5417   },
5418
5419   /* PREFIX_VEX_0FDC */
5420   {
5421     { Bad_Opcode },
5422     { Bad_Opcode },
5423     { VEX_W_TABLE (VEX_W_0FDC_P_2) },
5424   },
5425
5426   /* PREFIX_VEX_0FDD */
5427   {
5428     { Bad_Opcode },
5429     { Bad_Opcode },
5430     { VEX_W_TABLE (VEX_W_0FDD_P_2) },
5431   },
5432
5433   /* PREFIX_VEX_0FDE */
5434   {
5435     { Bad_Opcode },
5436     { Bad_Opcode },
5437     { VEX_W_TABLE (VEX_W_0FDE_P_2) },
5438   },
5439
5440   /* PREFIX_VEX_0FDF */
5441   {
5442     { Bad_Opcode },
5443     { Bad_Opcode },
5444     { VEX_W_TABLE (VEX_W_0FDF_P_2) },
5445   },
5446
5447   /* PREFIX_VEX_0FE0 */
5448   {
5449     { Bad_Opcode },
5450     { Bad_Opcode },
5451     { VEX_W_TABLE (VEX_W_0FE0_P_2) },
5452   },
5453
5454   /* PREFIX_VEX_0FE1 */
5455   {
5456     { Bad_Opcode },
5457     { Bad_Opcode },
5458     { VEX_W_TABLE (VEX_W_0FE1_P_2) },
5459   },
5460
5461   /* PREFIX_VEX_0FE2 */
5462   {
5463     { Bad_Opcode },
5464     { Bad_Opcode },
5465     { VEX_W_TABLE (VEX_W_0FE2_P_2) },
5466   },
5467
5468   /* PREFIX_VEX_0FE3 */
5469   {
5470     { Bad_Opcode },
5471     { Bad_Opcode },
5472     { VEX_W_TABLE (VEX_W_0FE3_P_2) },
5473   },
5474
5475   /* PREFIX_VEX_0FE4 */
5476   {
5477     { Bad_Opcode },
5478     { Bad_Opcode },
5479     { VEX_W_TABLE (VEX_W_0FE4_P_2) },
5480   },
5481
5482   /* PREFIX_VEX_0FE5 */
5483   {
5484     { Bad_Opcode },
5485     { Bad_Opcode },
5486     { VEX_W_TABLE (VEX_W_0FE5_P_2) },
5487   },
5488
5489   /* PREFIX_VEX_0FE6 */
5490   {
5491     { Bad_Opcode },
5492     { VEX_W_TABLE (VEX_W_0FE6_P_1) },
5493     { VEX_W_TABLE (VEX_W_0FE6_P_2) },
5494     { VEX_W_TABLE (VEX_W_0FE6_P_3) },
5495   },
5496
5497   /* PREFIX_VEX_0FE7 */
5498   {
5499     { Bad_Opcode },
5500     { Bad_Opcode },
5501     { MOD_TABLE (MOD_VEX_0FE7_PREFIX_2) },
5502   },
5503
5504   /* PREFIX_VEX_0FE8 */
5505   {
5506     { Bad_Opcode },
5507     { Bad_Opcode },
5508     { VEX_W_TABLE (VEX_W_0FE8_P_2) },
5509   },
5510
5511   /* PREFIX_VEX_0FE9 */
5512   {
5513     { Bad_Opcode },
5514     { Bad_Opcode },
5515     { VEX_W_TABLE (VEX_W_0FE9_P_2) },
5516   },
5517
5518   /* PREFIX_VEX_0FEA */
5519   {
5520     { Bad_Opcode },
5521     { Bad_Opcode },
5522     { VEX_W_TABLE (VEX_W_0FEA_P_2) },
5523   },
5524
5525   /* PREFIX_VEX_0FEB */
5526   {
5527     { Bad_Opcode },
5528     { Bad_Opcode },
5529     { VEX_W_TABLE (VEX_W_0FEB_P_2) },
5530   },
5531
5532   /* PREFIX_VEX_0FEC */
5533   {
5534     { Bad_Opcode },
5535     { Bad_Opcode },
5536     { VEX_W_TABLE (VEX_W_0FEC_P_2) },
5537   },
5538
5539   /* PREFIX_VEX_0FED */
5540   {
5541     { Bad_Opcode },
5542     { Bad_Opcode },
5543     { VEX_W_TABLE (VEX_W_0FED_P_2) },
5544   },
5545
5546   /* PREFIX_VEX_0FEE */
5547   {
5548     { Bad_Opcode },
5549     { Bad_Opcode },
5550     { VEX_W_TABLE (VEX_W_0FEE_P_2) },
5551   },
5552
5553   /* PREFIX_VEX_0FEF */
5554   {
5555     { Bad_Opcode },
5556     { Bad_Opcode },
5557     { VEX_W_TABLE (VEX_W_0FEF_P_2) },
5558   },
5559
5560   /* PREFIX_VEX_0FF0 */
5561   {
5562     { Bad_Opcode },
5563     { Bad_Opcode },
5564     { Bad_Opcode },
5565     { MOD_TABLE (MOD_VEX_0FF0_PREFIX_3) },
5566   },
5567
5568   /* PREFIX_VEX_0FF1 */
5569   {
5570     { Bad_Opcode },
5571     { Bad_Opcode },
5572     { VEX_W_TABLE (VEX_W_0FF1_P_2) },
5573   },
5574
5575   /* PREFIX_VEX_0FF2 */
5576   {
5577     { Bad_Opcode },
5578     { Bad_Opcode },
5579     { VEX_W_TABLE (VEX_W_0FF2_P_2) },
5580   },
5581
5582   /* PREFIX_VEX_0FF3 */
5583   {
5584     { Bad_Opcode },
5585     { Bad_Opcode },
5586     { VEX_W_TABLE (VEX_W_0FF3_P_2) },
5587   },
5588
5589   /* PREFIX_VEX_0FF4 */
5590   {
5591     { Bad_Opcode },
5592     { Bad_Opcode },
5593     { VEX_W_TABLE (VEX_W_0FF4_P_2) },
5594   },
5595
5596   /* PREFIX_VEX_0FF5 */
5597   {
5598     { Bad_Opcode },
5599     { Bad_Opcode },
5600     { VEX_W_TABLE (VEX_W_0FF5_P_2) },
5601   },
5602
5603   /* PREFIX_VEX_0FF6 */
5604   {
5605     { Bad_Opcode },
5606     { Bad_Opcode },
5607     { VEX_W_TABLE (VEX_W_0FF6_P_2) },
5608   },
5609
5610   /* PREFIX_VEX_0FF7 */
5611   {
5612     { Bad_Opcode },
5613     { Bad_Opcode },
5614     { VEX_LEN_TABLE (VEX_LEN_0FF7_P_2) },
5615   },
5616
5617   /* PREFIX_VEX_0FF8 */
5618   {
5619     { Bad_Opcode },
5620     { Bad_Opcode },
5621     { VEX_W_TABLE (VEX_W_0FF8_P_2) },
5622   },
5623
5624   /* PREFIX_VEX_0FF9 */
5625   {
5626     { Bad_Opcode },
5627     { Bad_Opcode },
5628     { VEX_W_TABLE (VEX_W_0FF9_P_2) },
5629   },
5630
5631   /* PREFIX_VEX_0FFA */
5632   {
5633     { Bad_Opcode },
5634     { Bad_Opcode },
5635     { VEX_W_TABLE (VEX_W_0FFA_P_2) },
5636   },
5637
5638   /* PREFIX_VEX_0FFB */
5639   {
5640     { Bad_Opcode },
5641     { Bad_Opcode },
5642     { VEX_W_TABLE (VEX_W_0FFB_P_2) },
5643   },
5644
5645   /* PREFIX_VEX_0FFC */
5646   {
5647     { Bad_Opcode },
5648     { Bad_Opcode },
5649     { VEX_W_TABLE (VEX_W_0FFC_P_2) },
5650   },
5651
5652   /* PREFIX_VEX_0FFD */
5653   {
5654     { Bad_Opcode },
5655     { Bad_Opcode },
5656     { VEX_W_TABLE (VEX_W_0FFD_P_2) },
5657   },
5658
5659   /* PREFIX_VEX_0FFE */
5660   {
5661     { Bad_Opcode },
5662     { Bad_Opcode },
5663     { VEX_W_TABLE (VEX_W_0FFE_P_2) },
5664   },
5665
5666   /* PREFIX_VEX_0F3800 */
5667   {
5668     { Bad_Opcode },
5669     { Bad_Opcode },
5670     { VEX_W_TABLE (VEX_W_0F3800_P_2) },
5671   },
5672
5673   /* PREFIX_VEX_0F3801 */
5674   {
5675     { Bad_Opcode },
5676     { Bad_Opcode },
5677     { VEX_W_TABLE (VEX_W_0F3801_P_2) },
5678   },
5679
5680   /* PREFIX_VEX_0F3802 */
5681   {
5682     { Bad_Opcode },
5683     { Bad_Opcode },
5684     { VEX_W_TABLE (VEX_W_0F3802_P_2) },
5685   },
5686
5687   /* PREFIX_VEX_0F3803 */
5688   {
5689     { Bad_Opcode },
5690     { Bad_Opcode },
5691     { VEX_W_TABLE (VEX_W_0F3803_P_2) },
5692   },
5693
5694   /* PREFIX_VEX_0F3804 */
5695   {
5696     { Bad_Opcode },
5697     { Bad_Opcode },
5698     { VEX_W_TABLE (VEX_W_0F3804_P_2) },
5699   },
5700
5701   /* PREFIX_VEX_0F3805 */
5702   {
5703     { Bad_Opcode },
5704     { Bad_Opcode },
5705     { VEX_W_TABLE (VEX_W_0F3805_P_2) },
5706   },
5707
5708   /* PREFIX_VEX_0F3806 */
5709   {
5710     { Bad_Opcode },
5711     { Bad_Opcode },
5712     { VEX_W_TABLE (VEX_W_0F3806_P_2) },
5713   },
5714
5715   /* PREFIX_VEX_0F3807 */
5716   {
5717     { Bad_Opcode },
5718     { Bad_Opcode },
5719     { VEX_W_TABLE (VEX_W_0F3807_P_2) },
5720   },
5721
5722   /* PREFIX_VEX_0F3808 */
5723   {
5724     { Bad_Opcode },
5725     { Bad_Opcode },
5726     { VEX_W_TABLE (VEX_W_0F3808_P_2) },
5727   },
5728
5729   /* PREFIX_VEX_0F3809 */
5730   {
5731     { Bad_Opcode },
5732     { Bad_Opcode },
5733     { VEX_W_TABLE (VEX_W_0F3809_P_2) },
5734   },
5735
5736   /* PREFIX_VEX_0F380A */
5737   {
5738     { Bad_Opcode },
5739     { Bad_Opcode },
5740     { VEX_W_TABLE (VEX_W_0F380A_P_2) },
5741   },
5742
5743   /* PREFIX_VEX_0F380B */
5744   {
5745     { Bad_Opcode },
5746     { Bad_Opcode },
5747     { VEX_W_TABLE (VEX_W_0F380B_P_2) },
5748   },
5749
5750   /* PREFIX_VEX_0F380C */
5751   {
5752     { Bad_Opcode },
5753     { Bad_Opcode },
5754     { VEX_W_TABLE (VEX_W_0F380C_P_2) },
5755   },
5756
5757   /* PREFIX_VEX_0F380D */
5758   {
5759     { Bad_Opcode },
5760     { Bad_Opcode },
5761     { VEX_W_TABLE (VEX_W_0F380D_P_2) },
5762   },
5763
5764   /* PREFIX_VEX_0F380E */
5765   {
5766     { Bad_Opcode },
5767     { Bad_Opcode },
5768     { VEX_W_TABLE (VEX_W_0F380E_P_2) },
5769   },
5770
5771   /* PREFIX_VEX_0F380F */
5772   {
5773     { Bad_Opcode },
5774     { Bad_Opcode },
5775     { VEX_W_TABLE (VEX_W_0F380F_P_2) },
5776   },
5777
5778   /* PREFIX_VEX_0F3813 */
5779   {
5780     { Bad_Opcode },
5781     { Bad_Opcode },
5782     { "vcvtph2ps", { XM, EXxmmq }, 0 },
5783   },
5784
5785   /* PREFIX_VEX_0F3816 */
5786   {
5787     { Bad_Opcode },
5788     { Bad_Opcode },
5789     { VEX_LEN_TABLE (VEX_LEN_0F3816_P_2) },
5790   },
5791
5792   /* PREFIX_VEX_0F3817 */
5793   {
5794     { Bad_Opcode },
5795     { Bad_Opcode },
5796     { VEX_W_TABLE (VEX_W_0F3817_P_2) },
5797   },
5798
5799   /* PREFIX_VEX_0F3818 */
5800   {
5801     { Bad_Opcode },
5802     { Bad_Opcode },
5803     { VEX_W_TABLE (VEX_W_0F3818_P_2) },
5804   },
5805
5806   /* PREFIX_VEX_0F3819 */
5807   {
5808     { Bad_Opcode },
5809     { Bad_Opcode },
5810     { VEX_LEN_TABLE (VEX_LEN_0F3819_P_2) },
5811   },
5812
5813   /* PREFIX_VEX_0F381A */
5814   {
5815     { Bad_Opcode },
5816     { Bad_Opcode },
5817     { MOD_TABLE (MOD_VEX_0F381A_PREFIX_2) },
5818   },
5819
5820   /* PREFIX_VEX_0F381C */
5821   {
5822     { Bad_Opcode },
5823     { Bad_Opcode },
5824     { VEX_W_TABLE (VEX_W_0F381C_P_2) },
5825   },
5826
5827   /* PREFIX_VEX_0F381D */
5828   {
5829     { Bad_Opcode },
5830     { Bad_Opcode },
5831     { VEX_W_TABLE (VEX_W_0F381D_P_2) },
5832   },
5833
5834   /* PREFIX_VEX_0F381E */
5835   {
5836     { Bad_Opcode },
5837     { Bad_Opcode },
5838     { VEX_W_TABLE (VEX_W_0F381E_P_2) },
5839   },
5840
5841   /* PREFIX_VEX_0F3820 */
5842   {
5843     { Bad_Opcode },
5844     { Bad_Opcode },
5845     { VEX_W_TABLE (VEX_W_0F3820_P_2) },
5846   },
5847
5848   /* PREFIX_VEX_0F3821 */
5849   {
5850     { Bad_Opcode },
5851     { Bad_Opcode },
5852     { VEX_W_TABLE (VEX_W_0F3821_P_2) },
5853   },
5854
5855   /* PREFIX_VEX_0F3822 */
5856   {
5857     { Bad_Opcode },
5858     { Bad_Opcode },
5859     { VEX_W_TABLE (VEX_W_0F3822_P_2) },
5860   },
5861
5862   /* PREFIX_VEX_0F3823 */
5863   {
5864     { Bad_Opcode },
5865     { Bad_Opcode },
5866     { VEX_W_TABLE (VEX_W_0F3823_P_2) },
5867   },
5868
5869   /* PREFIX_VEX_0F3824 */
5870   {
5871     { Bad_Opcode },
5872     { Bad_Opcode },
5873     { VEX_W_TABLE (VEX_W_0F3824_P_2) },
5874   },
5875
5876   /* PREFIX_VEX_0F3825 */
5877   {
5878     { Bad_Opcode },
5879     { Bad_Opcode },
5880     { VEX_W_TABLE (VEX_W_0F3825_P_2) },
5881   },
5882
5883   /* PREFIX_VEX_0F3828 */
5884   {
5885     { Bad_Opcode },
5886     { Bad_Opcode },
5887     { VEX_W_TABLE (VEX_W_0F3828_P_2) },
5888   },
5889
5890   /* PREFIX_VEX_0F3829 */
5891   {
5892     { Bad_Opcode },
5893     { Bad_Opcode },
5894     { VEX_W_TABLE (VEX_W_0F3829_P_2) },
5895   },
5896
5897   /* PREFIX_VEX_0F382A */
5898   {
5899     { Bad_Opcode },
5900     { Bad_Opcode },
5901     { MOD_TABLE (MOD_VEX_0F382A_PREFIX_2) },
5902   },
5903
5904   /* PREFIX_VEX_0F382B */
5905   {
5906     { Bad_Opcode },
5907     { Bad_Opcode },
5908     { VEX_W_TABLE (VEX_W_0F382B_P_2) },
5909   },
5910
5911   /* PREFIX_VEX_0F382C */
5912   {
5913     { Bad_Opcode },
5914     { Bad_Opcode },
5915      { MOD_TABLE (MOD_VEX_0F382C_PREFIX_2) },
5916   },
5917
5918   /* PREFIX_VEX_0F382D */
5919   {
5920     { Bad_Opcode },
5921     { Bad_Opcode },
5922      { MOD_TABLE (MOD_VEX_0F382D_PREFIX_2) },
5923   },
5924
5925   /* PREFIX_VEX_0F382E */
5926   {
5927     { Bad_Opcode },
5928     { Bad_Opcode },
5929      { MOD_TABLE (MOD_VEX_0F382E_PREFIX_2) },
5930   },
5931
5932   /* PREFIX_VEX_0F382F */
5933   {
5934     { Bad_Opcode },
5935     { Bad_Opcode },
5936      { MOD_TABLE (MOD_VEX_0F382F_PREFIX_2) },
5937   },
5938
5939   /* PREFIX_VEX_0F3830 */
5940   {
5941     { Bad_Opcode },
5942     { Bad_Opcode },
5943     { VEX_W_TABLE (VEX_W_0F3830_P_2) },
5944   },
5945
5946   /* PREFIX_VEX_0F3831 */
5947   {
5948     { Bad_Opcode },
5949     { Bad_Opcode },
5950     { VEX_W_TABLE (VEX_W_0F3831_P_2) },
5951   },
5952
5953   /* PREFIX_VEX_0F3832 */
5954   {
5955     { Bad_Opcode },
5956     { Bad_Opcode },
5957     { VEX_W_TABLE (VEX_W_0F3832_P_2) },
5958   },
5959
5960   /* PREFIX_VEX_0F3833 */
5961   {
5962     { Bad_Opcode },
5963     { Bad_Opcode },
5964     { VEX_W_TABLE (VEX_W_0F3833_P_2) },
5965   },
5966
5967   /* PREFIX_VEX_0F3834 */
5968   {
5969     { Bad_Opcode },
5970     { Bad_Opcode },
5971     { VEX_W_TABLE (VEX_W_0F3834_P_2) },
5972   },
5973
5974   /* PREFIX_VEX_0F3835 */
5975   {
5976     { Bad_Opcode },
5977     { Bad_Opcode },
5978     { VEX_W_TABLE (VEX_W_0F3835_P_2) },
5979   },
5980
5981   /* PREFIX_VEX_0F3836 */
5982   {
5983     { Bad_Opcode },
5984     { Bad_Opcode },
5985     { VEX_LEN_TABLE (VEX_LEN_0F3836_P_2) },
5986   },
5987
5988   /* PREFIX_VEX_0F3837 */
5989   {
5990     { Bad_Opcode },
5991     { Bad_Opcode },
5992     { VEX_W_TABLE (VEX_W_0F3837_P_2) },
5993   },
5994
5995   /* PREFIX_VEX_0F3838 */
5996   {
5997     { Bad_Opcode },
5998     { Bad_Opcode },
5999     { VEX_W_TABLE (VEX_W_0F3838_P_2) },
6000   },
6001
6002   /* PREFIX_VEX_0F3839 */
6003   {
6004     { Bad_Opcode },
6005     { Bad_Opcode },
6006     { VEX_W_TABLE (VEX_W_0F3839_P_2) },
6007   },
6008
6009   /* PREFIX_VEX_0F383A */
6010   {
6011     { Bad_Opcode },
6012     { Bad_Opcode },
6013     { VEX_W_TABLE (VEX_W_0F383A_P_2) },
6014   },
6015
6016   /* PREFIX_VEX_0F383B */
6017   {
6018     { Bad_Opcode },
6019     { Bad_Opcode },
6020     { VEX_W_TABLE (VEX_W_0F383B_P_2) },
6021   },
6022
6023   /* PREFIX_VEX_0F383C */
6024   {
6025     { Bad_Opcode },
6026     { Bad_Opcode },
6027     { VEX_W_TABLE (VEX_W_0F383C_P_2) },
6028   },
6029
6030   /* PREFIX_VEX_0F383D */
6031   {
6032     { Bad_Opcode },
6033     { Bad_Opcode },
6034     { VEX_W_TABLE (VEX_W_0F383D_P_2) },
6035   },
6036
6037   /* PREFIX_VEX_0F383E */
6038   {
6039     { Bad_Opcode },
6040     { Bad_Opcode },
6041     { VEX_W_TABLE (VEX_W_0F383E_P_2) },
6042   },
6043
6044   /* PREFIX_VEX_0F383F */
6045   {
6046     { Bad_Opcode },
6047     { Bad_Opcode },
6048     { VEX_W_TABLE (VEX_W_0F383F_P_2) },
6049   },
6050
6051   /* PREFIX_VEX_0F3840 */
6052   {
6053     { Bad_Opcode },
6054     { Bad_Opcode },
6055     { VEX_W_TABLE (VEX_W_0F3840_P_2) },
6056   },
6057
6058   /* PREFIX_VEX_0F3841 */
6059   {
6060     { Bad_Opcode },
6061     { Bad_Opcode },
6062     { VEX_LEN_TABLE (VEX_LEN_0F3841_P_2) },
6063   },
6064
6065   /* PREFIX_VEX_0F3845 */
6066   {
6067     { Bad_Opcode },
6068     { Bad_Opcode },
6069     { "vpsrlv%LW", { XM, Vex, EXx }, 0 },
6070   },
6071
6072   /* PREFIX_VEX_0F3846 */
6073   {
6074     { Bad_Opcode },
6075     { Bad_Opcode },
6076     { VEX_W_TABLE (VEX_W_0F3846_P_2) },
6077   },
6078
6079   /* PREFIX_VEX_0F3847 */
6080   {
6081     { Bad_Opcode },
6082     { Bad_Opcode },
6083     { "vpsllv%LW", { XM, Vex, EXx }, 0 },
6084   },
6085
6086   /* PREFIX_VEX_0F3858 */
6087   {
6088     { Bad_Opcode },
6089     { Bad_Opcode },
6090     { VEX_W_TABLE (VEX_W_0F3858_P_2) },
6091   },
6092
6093   /* PREFIX_VEX_0F3859 */
6094   {
6095     { Bad_Opcode },
6096     { Bad_Opcode },
6097     { VEX_W_TABLE (VEX_W_0F3859_P_2) },
6098   },
6099
6100   /* PREFIX_VEX_0F385A */
6101   {
6102     { Bad_Opcode },
6103     { Bad_Opcode },
6104     { MOD_TABLE (MOD_VEX_0F385A_PREFIX_2) },
6105   },
6106
6107   /* PREFIX_VEX_0F3878 */
6108   {
6109     { Bad_Opcode },
6110     { Bad_Opcode },
6111     { VEX_W_TABLE (VEX_W_0F3878_P_2) },
6112   },
6113
6114   /* PREFIX_VEX_0F3879 */
6115   {
6116     { Bad_Opcode },
6117     { Bad_Opcode },
6118     { VEX_W_TABLE (VEX_W_0F3879_P_2) },
6119   },
6120
6121   /* PREFIX_VEX_0F388C */
6122   {
6123     { Bad_Opcode },
6124     { Bad_Opcode },
6125     { MOD_TABLE (MOD_VEX_0F388C_PREFIX_2) },
6126   },
6127
6128   /* PREFIX_VEX_0F388E */
6129   {
6130     { Bad_Opcode },
6131     { Bad_Opcode },
6132     { MOD_TABLE (MOD_VEX_0F388E_PREFIX_2) },
6133   },
6134
6135   /* PREFIX_VEX_0F3890 */
6136   {
6137     { Bad_Opcode },
6138     { Bad_Opcode },
6139     { "vpgatherd%LW", { XM, MVexVSIBDWpX, Vex }, 0 },
6140   },
6141
6142   /* PREFIX_VEX_0F3891 */
6143   {
6144     { Bad_Opcode },
6145     { Bad_Opcode },
6146     { "vpgatherq%LW", { XMGatherQ, MVexVSIBQWpX, VexGatherQ }, 0 },
6147   },
6148
6149   /* PREFIX_VEX_0F3892 */
6150   {
6151     { Bad_Opcode },
6152     { Bad_Opcode },
6153     { "vgatherdp%XW", { XM, MVexVSIBDWpX, Vex }, 0 },
6154   },
6155
6156   /* PREFIX_VEX_0F3893 */
6157   {
6158     { Bad_Opcode },
6159     { Bad_Opcode },
6160     { "vgatherqp%XW", { XMGatherQ, MVexVSIBQWpX, VexGatherQ }, 0 },
6161   },
6162
6163   /* PREFIX_VEX_0F3896 */
6164   {
6165     { Bad_Opcode },
6166     { Bad_Opcode },
6167     { "vfmaddsub132p%XW", { XM, Vex, EXx }, 0 },
6168   },
6169
6170   /* PREFIX_VEX_0F3897 */
6171   {
6172     { Bad_Opcode },
6173     { Bad_Opcode },
6174     { "vfmsubadd132p%XW", { XM, Vex, EXx }, 0 },
6175   },
6176
6177   /* PREFIX_VEX_0F3898 */
6178   {
6179     { Bad_Opcode },
6180     { Bad_Opcode },
6181     { "vfmadd132p%XW", { XM, Vex, EXx }, 0 },
6182   },
6183
6184   /* PREFIX_VEX_0F3899 */
6185   {
6186     { Bad_Opcode },
6187     { Bad_Opcode },
6188     { "vfmadd132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6189   },
6190
6191   /* PREFIX_VEX_0F389A */
6192   {
6193     { Bad_Opcode },
6194     { Bad_Opcode },
6195     { "vfmsub132p%XW", { XM, Vex, EXx }, 0 },
6196   },
6197
6198   /* PREFIX_VEX_0F389B */
6199   {
6200     { Bad_Opcode },
6201     { Bad_Opcode },
6202     { "vfmsub132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6203   },
6204
6205   /* PREFIX_VEX_0F389C */
6206   {
6207     { Bad_Opcode },
6208     { Bad_Opcode },
6209     { "vfnmadd132p%XW", { XM, Vex, EXx }, 0 },
6210   },
6211
6212   /* PREFIX_VEX_0F389D */
6213   {
6214     { Bad_Opcode },
6215     { Bad_Opcode },
6216     { "vfnmadd132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6217   },
6218
6219   /* PREFIX_VEX_0F389E */
6220   {
6221     { Bad_Opcode },
6222     { Bad_Opcode },
6223     { "vfnmsub132p%XW", { XM, Vex, EXx }, 0 },
6224   },
6225
6226   /* PREFIX_VEX_0F389F */
6227   {
6228     { Bad_Opcode },
6229     { Bad_Opcode },
6230     { "vfnmsub132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6231   },
6232
6233   /* PREFIX_VEX_0F38A6 */
6234   {
6235     { Bad_Opcode },
6236     { Bad_Opcode },
6237     { "vfmaddsub213p%XW", { XM, Vex, EXx }, 0 },
6238     { Bad_Opcode },
6239   },
6240
6241   /* PREFIX_VEX_0F38A7 */
6242   {
6243     { Bad_Opcode },
6244     { Bad_Opcode },
6245     { "vfmsubadd213p%XW", { XM, Vex, EXx }, 0 },
6246   },
6247
6248   /* PREFIX_VEX_0F38A8 */
6249   {
6250     { Bad_Opcode },
6251     { Bad_Opcode },
6252     { "vfmadd213p%XW", { XM, Vex, EXx }, 0 },
6253   },
6254
6255   /* PREFIX_VEX_0F38A9 */
6256   {
6257     { Bad_Opcode },
6258     { Bad_Opcode },
6259     { "vfmadd213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6260   },
6261
6262   /* PREFIX_VEX_0F38AA */
6263   {
6264     { Bad_Opcode },
6265     { Bad_Opcode },
6266     { "vfmsub213p%XW", { XM, Vex, EXx }, 0 },
6267   },
6268
6269   /* PREFIX_VEX_0F38AB */
6270   {
6271     { Bad_Opcode },
6272     { Bad_Opcode },
6273     { "vfmsub213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6274   },
6275
6276   /* PREFIX_VEX_0F38AC */
6277   {
6278     { Bad_Opcode },
6279     { Bad_Opcode },
6280     { "vfnmadd213p%XW", { XM, Vex, EXx }, 0 },
6281   },
6282
6283   /* PREFIX_VEX_0F38AD */
6284   {
6285     { Bad_Opcode },
6286     { Bad_Opcode },
6287     { "vfnmadd213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6288   },
6289
6290   /* PREFIX_VEX_0F38AE */
6291   {
6292     { Bad_Opcode },
6293     { Bad_Opcode },
6294     { "vfnmsub213p%XW", { XM, Vex, EXx }, 0 },
6295   },
6296
6297   /* PREFIX_VEX_0F38AF */
6298   {
6299     { Bad_Opcode },
6300     { Bad_Opcode },
6301     { "vfnmsub213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6302   },
6303
6304   /* PREFIX_VEX_0F38B6 */
6305   {
6306     { Bad_Opcode },
6307     { Bad_Opcode },
6308     { "vfmaddsub231p%XW", { XM, Vex, EXx }, 0 },
6309   },
6310
6311   /* PREFIX_VEX_0F38B7 */
6312   {
6313     { Bad_Opcode },
6314     { Bad_Opcode },
6315     { "vfmsubadd231p%XW", { XM, Vex, EXx }, 0 },
6316   },
6317
6318   /* PREFIX_VEX_0F38B8 */
6319   {
6320     { Bad_Opcode },
6321     { Bad_Opcode },
6322     { "vfmadd231p%XW", { XM, Vex, EXx }, 0 },
6323   },
6324
6325   /* PREFIX_VEX_0F38B9 */
6326   {
6327     { Bad_Opcode },
6328     { Bad_Opcode },
6329     { "vfmadd231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6330   },
6331
6332   /* PREFIX_VEX_0F38BA */
6333   {
6334     { Bad_Opcode },
6335     { Bad_Opcode },
6336     { "vfmsub231p%XW", { XM, Vex, EXx }, 0 },
6337   },
6338
6339   /* PREFIX_VEX_0F38BB */
6340   {
6341     { Bad_Opcode },
6342     { Bad_Opcode },
6343     { "vfmsub231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6344   },
6345
6346   /* PREFIX_VEX_0F38BC */
6347   {
6348     { Bad_Opcode },
6349     { Bad_Opcode },
6350     { "vfnmadd231p%XW", { XM, Vex, EXx }, 0 },
6351   },
6352
6353   /* PREFIX_VEX_0F38BD */
6354   {
6355     { Bad_Opcode },
6356     { Bad_Opcode },
6357     { "vfnmadd231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6358   },
6359
6360   /* PREFIX_VEX_0F38BE */
6361   {
6362     { Bad_Opcode },
6363     { Bad_Opcode },
6364     { "vfnmsub231p%XW", { XM, Vex, EXx }, 0 },
6365   },
6366
6367   /* PREFIX_VEX_0F38BF */
6368   {
6369     { Bad_Opcode },
6370     { Bad_Opcode },
6371     { "vfnmsub231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 },
6372   },
6373
6374   /* PREFIX_VEX_0F38CF */
6375   {
6376     { Bad_Opcode },
6377     { Bad_Opcode },
6378     { VEX_W_TABLE (VEX_W_0F38CF_P_2) },
6379   },
6380
6381   /* PREFIX_VEX_0F38DB */
6382   {
6383     { Bad_Opcode },
6384     { Bad_Opcode },
6385     { VEX_LEN_TABLE (VEX_LEN_0F38DB_P_2) },
6386   },
6387
6388   /* PREFIX_VEX_0F38DC */
6389   {
6390     { Bad_Opcode },
6391     { Bad_Opcode },
6392     { "vaesenc",        { XM, Vex, EXx }, 0 },
6393   },
6394
6395   /* PREFIX_VEX_0F38DD */
6396   {
6397     { Bad_Opcode },
6398     { Bad_Opcode },
6399     { "vaesenclast",    { XM, Vex, EXx }, 0 },
6400   },
6401
6402   /* PREFIX_VEX_0F38DE */
6403   {
6404     { Bad_Opcode },
6405     { Bad_Opcode },
6406     { "vaesdec",        { XM, Vex, EXx }, 0 },
6407   },
6408
6409   /* PREFIX_VEX_0F38DF */
6410   {
6411     { Bad_Opcode },
6412     { Bad_Opcode },
6413     { "vaesdeclast",    { XM, Vex, EXx }, 0 },
6414   },
6415
6416   /* PREFIX_VEX_0F38F2 */
6417   {
6418     { VEX_LEN_TABLE (VEX_LEN_0F38F2_P_0) },
6419   },
6420
6421   /* PREFIX_VEX_0F38F3_REG_1 */
6422   {
6423     { VEX_LEN_TABLE (VEX_LEN_0F38F3_R_1_P_0) },
6424   },
6425
6426   /* PREFIX_VEX_0F38F3_REG_2 */
6427   {
6428     { VEX_LEN_TABLE (VEX_LEN_0F38F3_R_2_P_0) },
6429   },
6430
6431   /* PREFIX_VEX_0F38F3_REG_3 */
6432   {
6433     { VEX_LEN_TABLE (VEX_LEN_0F38F3_R_3_P_0) },
6434   },
6435
6436   /* PREFIX_VEX_0F38F5 */
6437   {
6438     { VEX_LEN_TABLE (VEX_LEN_0F38F5_P_0) },
6439     { VEX_LEN_TABLE (VEX_LEN_0F38F5_P_1) },
6440     { Bad_Opcode },
6441     { VEX_LEN_TABLE (VEX_LEN_0F38F5_P_3) },
6442   },
6443
6444   /* PREFIX_VEX_0F38F6 */
6445   {
6446     { Bad_Opcode },
6447     { Bad_Opcode },
6448     { Bad_Opcode },
6449     { VEX_LEN_TABLE (VEX_LEN_0F38F6_P_3) },
6450   },
6451
6452   /* PREFIX_VEX_0F38F7 */
6453   {
6454     { VEX_LEN_TABLE (VEX_LEN_0F38F7_P_0) },
6455     { VEX_LEN_TABLE (VEX_LEN_0F38F7_P_1) },
6456     { VEX_LEN_TABLE (VEX_LEN_0F38F7_P_2) },
6457     { VEX_LEN_TABLE (VEX_LEN_0F38F7_P_3) },
6458   },
6459
6460   /* PREFIX_VEX_0F3A00 */
6461   {
6462     { Bad_Opcode },
6463     { Bad_Opcode },
6464     { VEX_LEN_TABLE (VEX_LEN_0F3A00_P_2) },
6465   },
6466
6467   /* PREFIX_VEX_0F3A01 */
6468   {
6469     { Bad_Opcode },
6470     { Bad_Opcode },
6471     { VEX_LEN_TABLE (VEX_LEN_0F3A01_P_2) },
6472   },
6473
6474   /* PREFIX_VEX_0F3A02 */
6475   {
6476     { Bad_Opcode },
6477     { Bad_Opcode },
6478     { VEX_W_TABLE (VEX_W_0F3A02_P_2) },
6479   },
6480
6481   /* PREFIX_VEX_0F3A04 */
6482   {
6483     { Bad_Opcode },
6484     { Bad_Opcode },
6485     { VEX_W_TABLE (VEX_W_0F3A04_P_2) },
6486   },
6487
6488   /* PREFIX_VEX_0F3A05 */
6489   {
6490     { Bad_Opcode },
6491     { Bad_Opcode },
6492     { VEX_W_TABLE (VEX_W_0F3A05_P_2) },
6493   },
6494
6495   /* PREFIX_VEX_0F3A06 */
6496   {
6497     { Bad_Opcode },
6498     { Bad_Opcode },
6499     { VEX_LEN_TABLE (VEX_LEN_0F3A06_P_2) },
6500   },
6501
6502   /* PREFIX_VEX_0F3A08 */
6503   {
6504     { Bad_Opcode },
6505     { Bad_Opcode },
6506     { VEX_W_TABLE (VEX_W_0F3A08_P_2) },
6507   },
6508
6509   /* PREFIX_VEX_0F3A09 */
6510   {
6511     { Bad_Opcode },
6512     { Bad_Opcode },
6513     { VEX_W_TABLE (VEX_W_0F3A09_P_2) },
6514   },
6515
6516   /* PREFIX_VEX_0F3A0A */
6517   {
6518     { Bad_Opcode },
6519     { Bad_Opcode },
6520     { VEX_LEN_TABLE (VEX_LEN_0F3A0A_P_2) },
6521   },
6522
6523   /* PREFIX_VEX_0F3A0B */
6524   {
6525     { Bad_Opcode },
6526     { Bad_Opcode },
6527     { VEX_LEN_TABLE (VEX_LEN_0F3A0B_P_2) },
6528   },
6529
6530   /* PREFIX_VEX_0F3A0C */
6531   {
6532     { Bad_Opcode },
6533     { Bad_Opcode },
6534     { VEX_W_TABLE (VEX_W_0F3A0C_P_2) },
6535   },
6536
6537   /* PREFIX_VEX_0F3A0D */
6538   {
6539     { Bad_Opcode },
6540     { Bad_Opcode },
6541     { VEX_W_TABLE (VEX_W_0F3A0D_P_2) },
6542   },
6543
6544   /* PREFIX_VEX_0F3A0E */
6545   {
6546     { Bad_Opcode },
6547     { Bad_Opcode },
6548     { VEX_W_TABLE (VEX_W_0F3A0E_P_2) },
6549   },
6550
6551   /* PREFIX_VEX_0F3A0F */
6552   {
6553     { Bad_Opcode },
6554     { Bad_Opcode },
6555     { VEX_W_TABLE (VEX_W_0F3A0F_P_2) },
6556   },
6557
6558   /* PREFIX_VEX_0F3A14 */
6559   {
6560     { Bad_Opcode },
6561     { Bad_Opcode },
6562     { VEX_LEN_TABLE (VEX_LEN_0F3A14_P_2) },
6563   },
6564
6565   /* PREFIX_VEX_0F3A15 */
6566   {
6567     { Bad_Opcode },
6568     { Bad_Opcode },
6569     { VEX_LEN_TABLE (VEX_LEN_0F3A15_P_2) },
6570   },
6571
6572   /* PREFIX_VEX_0F3A16 */
6573   {
6574     { Bad_Opcode },
6575     { Bad_Opcode },
6576     { VEX_LEN_TABLE (VEX_LEN_0F3A16_P_2) },
6577   },
6578
6579   /* PREFIX_VEX_0F3A17 */
6580   {
6581     { Bad_Opcode },
6582     { Bad_Opcode },
6583     { VEX_LEN_TABLE (VEX_LEN_0F3A17_P_2) },
6584   },
6585
6586   /* PREFIX_VEX_0F3A18 */
6587   {
6588     { Bad_Opcode },
6589     { Bad_Opcode },
6590     { VEX_LEN_TABLE (VEX_LEN_0F3A18_P_2) },
6591   },
6592
6593   /* PREFIX_VEX_0F3A19 */
6594   {
6595     { Bad_Opcode },
6596     { Bad_Opcode },
6597     { VEX_LEN_TABLE (VEX_LEN_0F3A19_P_2) },
6598   },
6599
6600   /* PREFIX_VEX_0F3A1D */
6601   {
6602     { Bad_Opcode },
6603     { Bad_Opcode },
6604     { "vcvtps2ph", { EXxmmq, XM, Ib }, 0 },
6605   },
6606
6607   /* PREFIX_VEX_0F3A20 */
6608   {
6609     { Bad_Opcode },
6610     { Bad_Opcode },
6611     { VEX_LEN_TABLE (VEX_LEN_0F3A20_P_2) },
6612   },
6613
6614   /* PREFIX_VEX_0F3A21 */
6615   {
6616     { Bad_Opcode },
6617     { Bad_Opcode },
6618     { VEX_LEN_TABLE (VEX_LEN_0F3A21_P_2) },
6619   },
6620
6621   /* PREFIX_VEX_0F3A22 */
6622   {
6623     { Bad_Opcode },
6624     { Bad_Opcode },
6625     { VEX_LEN_TABLE (VEX_LEN_0F3A22_P_2) },
6626   },
6627
6628   /* PREFIX_VEX_0F3A30 */
6629   {
6630     { Bad_Opcode },
6631     { Bad_Opcode },
6632     { VEX_LEN_TABLE (VEX_LEN_0F3A30_P_2) },
6633   },
6634
6635   /* PREFIX_VEX_0F3A31 */
6636   {
6637     { Bad_Opcode },
6638     { Bad_Opcode },
6639     { VEX_LEN_TABLE (VEX_LEN_0F3A31_P_2) },
6640   },
6641
6642   /* PREFIX_VEX_0F3A32 */
6643   {
6644     { Bad_Opcode },
6645     { Bad_Opcode },
6646     { VEX_LEN_TABLE (VEX_LEN_0F3A32_P_2) },
6647   },
6648
6649   /* PREFIX_VEX_0F3A33 */
6650   {
6651     { Bad_Opcode },
6652     { Bad_Opcode },
6653     { VEX_LEN_TABLE (VEX_LEN_0F3A33_P_2) },
6654   },
6655
6656   /* PREFIX_VEX_0F3A38 */
6657   {
6658     { Bad_Opcode },
6659     { Bad_Opcode },
6660     { VEX_LEN_TABLE (VEX_LEN_0F3A38_P_2) },
6661   },
6662
6663   /* PREFIX_VEX_0F3A39 */
6664   {
6665     { Bad_Opcode },
6666     { Bad_Opcode },
6667     { VEX_LEN_TABLE (VEX_LEN_0F3A39_P_2) },
6668   },
6669
6670   /* PREFIX_VEX_0F3A40 */
6671   {
6672     { Bad_Opcode },
6673     { Bad_Opcode },
6674     { VEX_W_TABLE (VEX_W_0F3A40_P_2) },
6675   },
6676
6677   /* PREFIX_VEX_0F3A41 */
6678   {
6679     { Bad_Opcode },
6680     { Bad_Opcode },
6681     { VEX_LEN_TABLE (VEX_LEN_0F3A41_P_2) },
6682   },
6683
6684   /* PREFIX_VEX_0F3A42 */
6685   {
6686     { Bad_Opcode },
6687     { Bad_Opcode },
6688     { VEX_W_TABLE (VEX_W_0F3A42_P_2) },
6689   },
6690
6691   /* PREFIX_VEX_0F3A44 */
6692   {
6693     { Bad_Opcode },
6694     { Bad_Opcode },
6695     { "vpclmulqdq",     { XM, Vex, EXx, PCLMUL }, 0 },
6696   },
6697
6698   /* PREFIX_VEX_0F3A46 */
6699   {
6700     { Bad_Opcode },
6701     { Bad_Opcode },
6702     { VEX_LEN_TABLE (VEX_LEN_0F3A46_P_2) },
6703   },
6704
6705   /* PREFIX_VEX_0F3A48 */
6706   {
6707     { Bad_Opcode },
6708     { Bad_Opcode },
6709     { VEX_W_TABLE (VEX_W_0F3A48_P_2) },
6710   },
6711
6712   /* PREFIX_VEX_0F3A49 */
6713   {
6714     { Bad_Opcode },
6715     { Bad_Opcode },
6716     { VEX_W_TABLE (VEX_W_0F3A49_P_2) },
6717   },
6718
6719   /* PREFIX_VEX_0F3A4A */
6720   {
6721     { Bad_Opcode },
6722     { Bad_Opcode },
6723     { VEX_W_TABLE (VEX_W_0F3A4A_P_2) },
6724   },
6725
6726   /* PREFIX_VEX_0F3A4B */
6727   {
6728     { Bad_Opcode },
6729     { Bad_Opcode },
6730     { VEX_W_TABLE (VEX_W_0F3A4B_P_2) },
6731   },
6732
6733   /* PREFIX_VEX_0F3A4C */
6734   {
6735     { Bad_Opcode },
6736     { Bad_Opcode },
6737     { VEX_W_TABLE (VEX_W_0F3A4C_P_2) },
6738   },
6739
6740   /* PREFIX_VEX_0F3A5C */
6741   {
6742     { Bad_Opcode },
6743     { Bad_Opcode },
6744     { "vfmaddsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6745   },
6746
6747   /* PREFIX_VEX_0F3A5D */
6748   {
6749     { Bad_Opcode },
6750     { Bad_Opcode },
6751     { "vfmaddsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6752   },
6753
6754   /* PREFIX_VEX_0F3A5E */
6755   {
6756     { Bad_Opcode },
6757     { Bad_Opcode },
6758     { "vfmsubaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6759   },
6760
6761   /* PREFIX_VEX_0F3A5F */
6762   {
6763     { Bad_Opcode },
6764     { Bad_Opcode },
6765     { "vfmsubaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6766   },
6767
6768   /* PREFIX_VEX_0F3A60 */
6769   {
6770     { Bad_Opcode },
6771     { Bad_Opcode },
6772     { VEX_LEN_TABLE (VEX_LEN_0F3A60_P_2) },
6773     { Bad_Opcode },
6774   },
6775
6776   /* PREFIX_VEX_0F3A61 */
6777   {
6778     { Bad_Opcode },
6779     { Bad_Opcode },
6780     { VEX_LEN_TABLE (VEX_LEN_0F3A61_P_2) },
6781   },
6782
6783   /* PREFIX_VEX_0F3A62 */
6784   {
6785     { Bad_Opcode },
6786     { Bad_Opcode },
6787     { VEX_LEN_TABLE (VEX_LEN_0F3A62_P_2) },
6788   },
6789
6790   /* PREFIX_VEX_0F3A63 */
6791   {
6792     { Bad_Opcode },
6793     { Bad_Opcode },
6794     { VEX_LEN_TABLE (VEX_LEN_0F3A63_P_2) },
6795   },
6796
6797   /* PREFIX_VEX_0F3A68 */
6798   {
6799     { Bad_Opcode },
6800     { Bad_Opcode },
6801     { "vfmaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6802   },
6803
6804   /* PREFIX_VEX_0F3A69 */
6805   {
6806     { Bad_Opcode },
6807     { Bad_Opcode },
6808     { "vfmaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6809   },
6810
6811   /* PREFIX_VEX_0F3A6A */
6812   {
6813     { Bad_Opcode },
6814     { Bad_Opcode },
6815     { VEX_LEN_TABLE (VEX_LEN_0F3A6A_P_2) },
6816   },
6817
6818   /* PREFIX_VEX_0F3A6B */
6819   {
6820     { Bad_Opcode },
6821     { Bad_Opcode },
6822     { VEX_LEN_TABLE (VEX_LEN_0F3A6B_P_2) },
6823   },
6824
6825   /* PREFIX_VEX_0F3A6C */
6826   {
6827     { Bad_Opcode },
6828     { Bad_Opcode },
6829     { "vfmsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6830   },
6831
6832   /* PREFIX_VEX_0F3A6D */
6833   {
6834     { Bad_Opcode },
6835     { Bad_Opcode },
6836     { "vfmsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6837   },
6838
6839   /* PREFIX_VEX_0F3A6E */
6840   {
6841     { Bad_Opcode },
6842     { Bad_Opcode },
6843     { VEX_LEN_TABLE (VEX_LEN_0F3A6E_P_2) },
6844   },
6845
6846   /* PREFIX_VEX_0F3A6F */
6847   {
6848     { Bad_Opcode },
6849     { Bad_Opcode },
6850     { VEX_LEN_TABLE (VEX_LEN_0F3A6F_P_2) },
6851   },
6852
6853   /* PREFIX_VEX_0F3A78 */
6854   {
6855     { Bad_Opcode },
6856     { Bad_Opcode },
6857     { "vfnmaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6858   },
6859
6860   /* PREFIX_VEX_0F3A79 */
6861   {
6862     { Bad_Opcode },
6863     { Bad_Opcode },
6864     { "vfnmaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6865   },
6866
6867   /* PREFIX_VEX_0F3A7A */
6868   {
6869     { Bad_Opcode },
6870     { Bad_Opcode },
6871     { VEX_LEN_TABLE (VEX_LEN_0F3A7A_P_2) },
6872   },
6873
6874   /* PREFIX_VEX_0F3A7B */
6875   {
6876     { Bad_Opcode },
6877     { Bad_Opcode },
6878     { VEX_LEN_TABLE (VEX_LEN_0F3A7B_P_2) },
6879   },
6880
6881   /* PREFIX_VEX_0F3A7C */
6882   {
6883     { Bad_Opcode },
6884     { Bad_Opcode },
6885     { "vfnmsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6886     { Bad_Opcode },
6887   },
6888
6889   /* PREFIX_VEX_0F3A7D */
6890   {
6891     { Bad_Opcode },
6892     { Bad_Opcode },
6893     { "vfnmsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
6894   },
6895
6896   /* PREFIX_VEX_0F3A7E */
6897   {
6898     { Bad_Opcode },
6899     { Bad_Opcode },
6900     { VEX_LEN_TABLE (VEX_LEN_0F3A7E_P_2) },
6901   },
6902
6903   /* PREFIX_VEX_0F3A7F */
6904   {
6905     { Bad_Opcode },
6906     { Bad_Opcode },
6907     { VEX_LEN_TABLE (VEX_LEN_0F3A7F_P_2) },
6908   },
6909
6910   /* PREFIX_VEX_0F3ACE */
6911   {
6912     { Bad_Opcode },
6913     { Bad_Opcode },
6914     { VEX_W_TABLE (VEX_W_0F3ACE_P_2) },
6915   },
6916
6917   /* PREFIX_VEX_0F3ACF */
6918   {
6919     { Bad_Opcode },
6920     { Bad_Opcode },
6921     { VEX_W_TABLE (VEX_W_0F3ACF_P_2) },
6922   },
6923
6924   /* PREFIX_VEX_0F3ADF */
6925   {
6926     { Bad_Opcode },
6927     { Bad_Opcode },
6928     { VEX_LEN_TABLE (VEX_LEN_0F3ADF_P_2) },
6929   },
6930
6931   /* PREFIX_VEX_0F3AF0 */
6932   {
6933     { Bad_Opcode },
6934     { Bad_Opcode },
6935     { Bad_Opcode },
6936     { VEX_LEN_TABLE (VEX_LEN_0F3AF0_P_3) },
6937   },
6938
6939 #define NEED_PREFIX_TABLE
6940 #include "i386-dis-evex.h"
6941 #undef NEED_PREFIX_TABLE
6942 };
6943
6944 static const struct dis386 x86_64_table[][2] = {
6945   /* X86_64_06 */
6946   {
6947     { "pushP", { es }, 0 },
6948   },
6949
6950   /* X86_64_07 */
6951   {
6952     { "popP", { es }, 0 },
6953   },
6954
6955   /* X86_64_0D */
6956   {
6957     { "pushP", { cs }, 0 },
6958   },
6959
6960   /* X86_64_16 */
6961   {
6962     { "pushP", { ss }, 0 },
6963   },
6964
6965   /* X86_64_17 */
6966   {
6967     { "popP", { ss }, 0 },
6968   },
6969
6970   /* X86_64_1E */
6971   {
6972     { "pushP", { ds }, 0 },
6973   },
6974
6975   /* X86_64_1F */
6976   {
6977     { "popP", { ds }, 0 },
6978   },
6979
6980   /* X86_64_27 */
6981   {
6982     { "daa", { XX }, 0 },
6983   },
6984
6985   /* X86_64_2F */
6986   {
6987     { "das", { XX }, 0 },
6988   },
6989
6990   /* X86_64_37 */
6991   {
6992     { "aaa", { XX }, 0 },
6993   },
6994
6995   /* X86_64_3F */
6996   {
6997     { "aas", { XX }, 0 },
6998   },
6999
7000   /* X86_64_60 */
7001   {
7002     { "pushaP", { XX }, 0 },
7003   },
7004
7005   /* X86_64_61 */
7006   {
7007     { "popaP", { XX }, 0 },
7008   },
7009
7010   /* X86_64_62 */
7011   {
7012     { MOD_TABLE (MOD_62_32BIT) },
7013     { EVEX_TABLE (EVEX_0F) },
7014   },
7015
7016   /* X86_64_63 */
7017   {
7018     { "arpl", { Ew, Gw }, 0 },
7019     { "movs{lq|xd}", { Gv, Ed }, 0 },
7020   },
7021
7022   /* X86_64_6D */
7023   {
7024     { "ins{R|}", { Yzr, indirDX }, 0 },
7025     { "ins{G|}", { Yzr, indirDX }, 0 },
7026   },
7027
7028   /* X86_64_6F */
7029   {
7030     { "outs{R|}", { indirDXr, Xz }, 0 },
7031     { "outs{G|}", { indirDXr, Xz }, 0 },
7032   },
7033
7034   /* X86_64_82 */
7035   {
7036     /* Opcode 0x82 is an alias of opcode 0x80 in 32-bit mode.  */
7037     { REG_TABLE (REG_80) },
7038   },
7039
7040   /* X86_64_9A */
7041   {
7042     { "Jcall{T|}", { Ap }, 0 },
7043   },
7044
7045   /* X86_64_C4 */
7046   {
7047     { MOD_TABLE (MOD_C4_32BIT) },
7048     { VEX_C4_TABLE (VEX_0F) },
7049   },
7050
7051   /* X86_64_C5 */
7052   {
7053     { MOD_TABLE (MOD_C5_32BIT) },
7054     { VEX_C5_TABLE (VEX_0F) },
7055   },
7056
7057   /* X86_64_CE */
7058   {
7059     { "into", { XX }, 0 },
7060   },
7061
7062   /* X86_64_D4 */
7063   {
7064     { "aam", { Ib }, 0 },
7065   },
7066
7067   /* X86_64_D5 */
7068   {
7069     { "aad", { Ib }, 0 },
7070   },
7071
7072   /* X86_64_E8 */
7073   {
7074     { "callP",          { Jv, BND }, 0 },
7075     { "call@",          { Jv, BND }, 0 }
7076   },
7077
7078   /* X86_64_E9 */
7079   {
7080     { "jmpP",           { Jv, BND }, 0 },
7081     { "jmp@",           { Jv, BND }, 0 }
7082   },
7083
7084   /* X86_64_EA */
7085   {
7086     { "Jjmp{T|}", { Ap }, 0 },
7087   },
7088
7089   /* X86_64_0F01_REG_0 */
7090   {
7091     { "sgdt{Q|IQ}", { M }, 0 },
7092     { "sgdt", { M }, 0 },
7093   },
7094
7095   /* X86_64_0F01_REG_1 */
7096   {
7097     { "sidt{Q|IQ}", { M }, 0 },
7098     { "sidt", { M }, 0 },
7099   },
7100
7101   /* X86_64_0F01_REG_2 */
7102   {
7103     { "lgdt{Q|Q}", { M }, 0 },
7104     { "lgdt", { M }, 0 },
7105   },
7106
7107   /* X86_64_0F01_REG_3 */
7108   {
7109     { "lidt{Q|Q}", { M }, 0 },
7110     { "lidt", { M }, 0 },
7111   },
7112 };
7113
7114 static const struct dis386 three_byte_table[][256] = {
7115
7116   /* THREE_BYTE_0F38 */
7117   {
7118     /* 00 */
7119     { "pshufb",         { MX, EM }, PREFIX_OPCODE },
7120     { "phaddw",         { MX, EM }, PREFIX_OPCODE },
7121     { "phaddd",         { MX, EM }, PREFIX_OPCODE },
7122     { "phaddsw",        { MX, EM }, PREFIX_OPCODE },
7123     { "pmaddubsw",      { MX, EM }, PREFIX_OPCODE },
7124     { "phsubw",         { MX, EM }, PREFIX_OPCODE },
7125     { "phsubd",         { MX, EM }, PREFIX_OPCODE },
7126     { "phsubsw",        { MX, EM }, PREFIX_OPCODE },
7127     /* 08 */
7128     { "psignb",         { MX, EM }, PREFIX_OPCODE },
7129     { "psignw",         { MX, EM }, PREFIX_OPCODE },
7130     { "psignd",         { MX, EM }, PREFIX_OPCODE },
7131     { "pmulhrsw",       { MX, EM }, PREFIX_OPCODE },
7132     { Bad_Opcode },
7133     { Bad_Opcode },
7134     { Bad_Opcode },
7135     { Bad_Opcode },
7136     /* 10 */
7137     { PREFIX_TABLE (PREFIX_0F3810) },
7138     { Bad_Opcode },
7139     { Bad_Opcode },
7140     { Bad_Opcode },
7141     { PREFIX_TABLE (PREFIX_0F3814) },
7142     { PREFIX_TABLE (PREFIX_0F3815) },
7143     { Bad_Opcode },
7144     { PREFIX_TABLE (PREFIX_0F3817) },
7145     /* 18 */
7146     { Bad_Opcode },
7147     { Bad_Opcode },
7148     { Bad_Opcode },
7149     { Bad_Opcode },
7150     { "pabsb",          { MX, EM }, PREFIX_OPCODE },
7151     { "pabsw",          { MX, EM }, PREFIX_OPCODE },
7152     { "pabsd",          { MX, EM }, PREFIX_OPCODE },
7153     { Bad_Opcode },
7154     /* 20 */
7155     { PREFIX_TABLE (PREFIX_0F3820) },
7156     { PREFIX_TABLE (PREFIX_0F3821) },
7157     { PREFIX_TABLE (PREFIX_0F3822) },
7158     { PREFIX_TABLE (PREFIX_0F3823) },
7159     { PREFIX_TABLE (PREFIX_0F3824) },
7160     { PREFIX_TABLE (PREFIX_0F3825) },
7161     { Bad_Opcode },
7162     { Bad_Opcode },
7163     /* 28 */
7164     { PREFIX_TABLE (PREFIX_0F3828) },
7165     { PREFIX_TABLE (PREFIX_0F3829) },
7166     { PREFIX_TABLE (PREFIX_0F382A) },
7167     { PREFIX_TABLE (PREFIX_0F382B) },
7168     { Bad_Opcode },
7169     { Bad_Opcode },
7170     { Bad_Opcode },
7171     { Bad_Opcode },
7172     /* 30 */
7173     { PREFIX_TABLE (PREFIX_0F3830) },
7174     { PREFIX_TABLE (PREFIX_0F3831) },
7175     { PREFIX_TABLE (PREFIX_0F3832) },
7176     { PREFIX_TABLE (PREFIX_0F3833) },
7177     { PREFIX_TABLE (PREFIX_0F3834) },
7178     { PREFIX_TABLE (PREFIX_0F3835) },
7179     { Bad_Opcode },
7180     { PREFIX_TABLE (PREFIX_0F3837) },
7181     /* 38 */
7182     { PREFIX_TABLE (PREFIX_0F3838) },
7183     { PREFIX_TABLE (PREFIX_0F3839) },
7184     { PREFIX_TABLE (PREFIX_0F383A) },
7185     { PREFIX_TABLE (PREFIX_0F383B) },
7186     { PREFIX_TABLE (PREFIX_0F383C) },
7187     { PREFIX_TABLE (PREFIX_0F383D) },
7188     { PREFIX_TABLE (PREFIX_0F383E) },
7189     { PREFIX_TABLE (PREFIX_0F383F) },
7190     /* 40 */
7191     { PREFIX_TABLE (PREFIX_0F3840) },
7192     { PREFIX_TABLE (PREFIX_0F3841) },
7193     { Bad_Opcode },
7194     { Bad_Opcode },
7195     { Bad_Opcode },
7196     { Bad_Opcode },
7197     { Bad_Opcode },
7198     { Bad_Opcode },
7199     /* 48 */
7200     { Bad_Opcode },
7201     { Bad_Opcode },
7202     { Bad_Opcode },
7203     { Bad_Opcode },
7204     { Bad_Opcode },
7205     { Bad_Opcode },
7206     { Bad_Opcode },
7207     { Bad_Opcode },
7208     /* 50 */
7209     { Bad_Opcode },
7210     { Bad_Opcode },
7211     { Bad_Opcode },
7212     { Bad_Opcode },
7213     { Bad_Opcode },
7214     { Bad_Opcode },
7215     { Bad_Opcode },
7216     { Bad_Opcode },
7217     /* 58 */
7218     { Bad_Opcode },
7219     { Bad_Opcode },
7220     { Bad_Opcode },
7221     { Bad_Opcode },
7222     { Bad_Opcode },
7223     { Bad_Opcode },
7224     { Bad_Opcode },
7225     { Bad_Opcode },
7226     /* 60 */
7227     { Bad_Opcode },
7228     { Bad_Opcode },
7229     { Bad_Opcode },
7230     { Bad_Opcode },
7231     { Bad_Opcode },
7232     { Bad_Opcode },
7233     { Bad_Opcode },
7234     { Bad_Opcode },
7235     /* 68 */
7236     { Bad_Opcode },
7237     { Bad_Opcode },
7238     { Bad_Opcode },
7239     { Bad_Opcode },
7240     { Bad_Opcode },
7241     { Bad_Opcode },
7242     { Bad_Opcode },
7243     { Bad_Opcode },
7244     /* 70 */
7245     { Bad_Opcode },
7246     { Bad_Opcode },
7247     { Bad_Opcode },
7248     { Bad_Opcode },
7249     { Bad_Opcode },
7250     { Bad_Opcode },
7251     { Bad_Opcode },
7252     { Bad_Opcode },
7253     /* 78 */
7254     { Bad_Opcode },
7255     { Bad_Opcode },
7256     { Bad_Opcode },
7257     { Bad_Opcode },
7258     { Bad_Opcode },
7259     { Bad_Opcode },
7260     { Bad_Opcode },
7261     { Bad_Opcode },
7262     /* 80 */
7263     { PREFIX_TABLE (PREFIX_0F3880) },
7264     { PREFIX_TABLE (PREFIX_0F3881) },
7265     { PREFIX_TABLE (PREFIX_0F3882) },
7266     { Bad_Opcode },
7267     { Bad_Opcode },
7268     { Bad_Opcode },
7269     { Bad_Opcode },
7270     { Bad_Opcode },
7271     /* 88 */
7272     { Bad_Opcode },
7273     { Bad_Opcode },
7274     { Bad_Opcode },
7275     { Bad_Opcode },
7276     { Bad_Opcode },
7277     { Bad_Opcode },
7278     { Bad_Opcode },
7279     { Bad_Opcode },
7280     /* 90 */
7281     { Bad_Opcode },
7282     { Bad_Opcode },
7283     { Bad_Opcode },
7284     { Bad_Opcode },
7285     { Bad_Opcode },
7286     { Bad_Opcode },
7287     { Bad_Opcode },
7288     { Bad_Opcode },
7289     /* 98 */
7290     { Bad_Opcode },
7291     { Bad_Opcode },
7292     { Bad_Opcode },
7293     { Bad_Opcode },
7294     { Bad_Opcode },
7295     { Bad_Opcode },
7296     { Bad_Opcode },
7297     { Bad_Opcode },
7298     /* a0 */
7299     { Bad_Opcode },
7300     { Bad_Opcode },
7301     { Bad_Opcode },
7302     { Bad_Opcode },
7303     { Bad_Opcode },
7304     { Bad_Opcode },
7305     { Bad_Opcode },
7306     { Bad_Opcode },
7307     /* a8 */
7308     { Bad_Opcode },
7309     { Bad_Opcode },
7310     { Bad_Opcode },
7311     { Bad_Opcode },
7312     { Bad_Opcode },
7313     { Bad_Opcode },
7314     { Bad_Opcode },
7315     { Bad_Opcode },
7316     /* b0 */
7317     { Bad_Opcode },
7318     { Bad_Opcode },
7319     { Bad_Opcode },
7320     { Bad_Opcode },
7321     { Bad_Opcode },
7322     { Bad_Opcode },
7323     { Bad_Opcode },
7324     { Bad_Opcode },
7325     /* b8 */
7326     { Bad_Opcode },
7327     { Bad_Opcode },
7328     { Bad_Opcode },
7329     { Bad_Opcode },
7330     { Bad_Opcode },
7331     { Bad_Opcode },
7332     { Bad_Opcode },
7333     { Bad_Opcode },
7334     /* c0 */
7335     { Bad_Opcode },
7336     { Bad_Opcode },
7337     { Bad_Opcode },
7338     { Bad_Opcode },
7339     { Bad_Opcode },
7340     { Bad_Opcode },
7341     { Bad_Opcode },
7342     { Bad_Opcode },
7343     /* c8 */
7344     { PREFIX_TABLE (PREFIX_0F38C8) },
7345     { PREFIX_TABLE (PREFIX_0F38C9) },
7346     { PREFIX_TABLE (PREFIX_0F38CA) },
7347     { PREFIX_TABLE (PREFIX_0F38CB) },
7348     { PREFIX_TABLE (PREFIX_0F38CC) },
7349     { PREFIX_TABLE (PREFIX_0F38CD) },
7350     { Bad_Opcode },
7351     { PREFIX_TABLE (PREFIX_0F38CF) },
7352     /* d0 */
7353     { Bad_Opcode },
7354     { Bad_Opcode },
7355     { Bad_Opcode },
7356     { Bad_Opcode },
7357     { Bad_Opcode },
7358     { Bad_Opcode },
7359     { Bad_Opcode },
7360     { Bad_Opcode },
7361     /* d8 */
7362     { Bad_Opcode },
7363     { Bad_Opcode },
7364     { Bad_Opcode },
7365     { PREFIX_TABLE (PREFIX_0F38DB) },
7366     { PREFIX_TABLE (PREFIX_0F38DC) },
7367     { PREFIX_TABLE (PREFIX_0F38DD) },
7368     { PREFIX_TABLE (PREFIX_0F38DE) },
7369     { PREFIX_TABLE (PREFIX_0F38DF) },
7370     /* e0 */
7371     { Bad_Opcode },
7372     { Bad_Opcode },
7373     { Bad_Opcode },
7374     { Bad_Opcode },
7375     { Bad_Opcode },
7376     { Bad_Opcode },
7377     { Bad_Opcode },
7378     { Bad_Opcode },
7379     /* e8 */
7380     { Bad_Opcode },
7381     { Bad_Opcode },
7382     { Bad_Opcode },
7383     { Bad_Opcode },
7384     { Bad_Opcode },
7385     { Bad_Opcode },
7386     { Bad_Opcode },
7387     { Bad_Opcode },
7388     /* f0 */
7389     { PREFIX_TABLE (PREFIX_0F38F0) },
7390     { PREFIX_TABLE (PREFIX_0F38F1) },
7391     { Bad_Opcode },
7392     { Bad_Opcode },
7393     { Bad_Opcode },
7394     { PREFIX_TABLE (PREFIX_0F38F5) },
7395     { PREFIX_TABLE (PREFIX_0F38F6) },
7396     { Bad_Opcode },
7397     /* f8 */
7398     { Bad_Opcode },
7399     { Bad_Opcode },
7400     { Bad_Opcode },
7401     { Bad_Opcode },
7402     { Bad_Opcode },
7403     { Bad_Opcode },
7404     { Bad_Opcode },
7405     { Bad_Opcode },
7406   },
7407   /* THREE_BYTE_0F3A */
7408   {
7409     /* 00 */
7410     { Bad_Opcode },
7411     { Bad_Opcode },
7412     { Bad_Opcode },
7413     { Bad_Opcode },
7414     { Bad_Opcode },
7415     { Bad_Opcode },
7416     { Bad_Opcode },
7417     { Bad_Opcode },
7418     /* 08 */
7419     { PREFIX_TABLE (PREFIX_0F3A08) },
7420     { PREFIX_TABLE (PREFIX_0F3A09) },
7421     { PREFIX_TABLE (PREFIX_0F3A0A) },
7422     { PREFIX_TABLE (PREFIX_0F3A0B) },
7423     { PREFIX_TABLE (PREFIX_0F3A0C) },
7424     { PREFIX_TABLE (PREFIX_0F3A0D) },
7425     { PREFIX_TABLE (PREFIX_0F3A0E) },
7426     { "palignr",        { MX, EM, Ib }, PREFIX_OPCODE },
7427     /* 10 */
7428     { Bad_Opcode },
7429     { Bad_Opcode },
7430     { Bad_Opcode },
7431     { Bad_Opcode },
7432     { PREFIX_TABLE (PREFIX_0F3A14) },
7433     { PREFIX_TABLE (PREFIX_0F3A15) },
7434     { PREFIX_TABLE (PREFIX_0F3A16) },
7435     { PREFIX_TABLE (PREFIX_0F3A17) },
7436     /* 18 */
7437     { Bad_Opcode },
7438     { Bad_Opcode },
7439     { Bad_Opcode },
7440     { Bad_Opcode },
7441     { Bad_Opcode },
7442     { Bad_Opcode },
7443     { Bad_Opcode },
7444     { Bad_Opcode },
7445     /* 20 */
7446     { PREFIX_TABLE (PREFIX_0F3A20) },
7447     { PREFIX_TABLE (PREFIX_0F3A21) },
7448     { PREFIX_TABLE (PREFIX_0F3A22) },
7449     { Bad_Opcode },
7450     { Bad_Opcode },
7451     { Bad_Opcode },
7452     { Bad_Opcode },
7453     { Bad_Opcode },
7454     /* 28 */
7455     { Bad_Opcode },
7456     { Bad_Opcode },
7457     { Bad_Opcode },
7458     { Bad_Opcode },
7459     { Bad_Opcode },
7460     { Bad_Opcode },
7461     { Bad_Opcode },
7462     { Bad_Opcode },
7463     /* 30 */
7464     { Bad_Opcode },
7465     { Bad_Opcode },
7466     { Bad_Opcode },
7467     { Bad_Opcode },
7468     { Bad_Opcode },
7469     { Bad_Opcode },
7470     { Bad_Opcode },
7471     { Bad_Opcode },
7472     /* 38 */
7473     { Bad_Opcode },
7474     { Bad_Opcode },
7475     { Bad_Opcode },
7476     { Bad_Opcode },
7477     { Bad_Opcode },
7478     { Bad_Opcode },
7479     { Bad_Opcode },
7480     { Bad_Opcode },
7481     /* 40 */
7482     { PREFIX_TABLE (PREFIX_0F3A40) },
7483     { PREFIX_TABLE (PREFIX_0F3A41) },
7484     { PREFIX_TABLE (PREFIX_0F3A42) },
7485     { Bad_Opcode },
7486     { PREFIX_TABLE (PREFIX_0F3A44) },
7487     { Bad_Opcode },
7488     { Bad_Opcode },
7489     { Bad_Opcode },
7490     /* 48 */
7491     { Bad_Opcode },
7492     { Bad_Opcode },
7493     { Bad_Opcode },
7494     { Bad_Opcode },
7495     { Bad_Opcode },
7496     { Bad_Opcode },
7497     { Bad_Opcode },
7498     { Bad_Opcode },
7499     /* 50 */
7500     { Bad_Opcode },
7501     { Bad_Opcode },
7502     { Bad_Opcode },
7503     { Bad_Opcode },
7504     { Bad_Opcode },
7505     { Bad_Opcode },
7506     { Bad_Opcode },
7507     { Bad_Opcode },
7508     /* 58 */
7509     { Bad_Opcode },
7510     { Bad_Opcode },
7511     { Bad_Opcode },
7512     { Bad_Opcode },
7513     { Bad_Opcode },
7514     { Bad_Opcode },
7515     { Bad_Opcode },
7516     { Bad_Opcode },
7517     /* 60 */
7518     { PREFIX_TABLE (PREFIX_0F3A60) },
7519     { PREFIX_TABLE (PREFIX_0F3A61) },
7520     { PREFIX_TABLE (PREFIX_0F3A62) },
7521     { PREFIX_TABLE (PREFIX_0F3A63) },
7522     { Bad_Opcode },
7523     { Bad_Opcode },
7524     { Bad_Opcode },
7525     { Bad_Opcode },
7526     /* 68 */
7527     { Bad_Opcode },
7528     { Bad_Opcode },
7529     { Bad_Opcode },
7530     { Bad_Opcode },
7531     { Bad_Opcode },
7532     { Bad_Opcode },
7533     { Bad_Opcode },
7534     { Bad_Opcode },
7535     /* 70 */
7536     { Bad_Opcode },
7537     { Bad_Opcode },
7538     { Bad_Opcode },
7539     { Bad_Opcode },
7540     { Bad_Opcode },
7541     { Bad_Opcode },
7542     { Bad_Opcode },
7543     { Bad_Opcode },
7544     /* 78 */
7545     { Bad_Opcode },
7546     { Bad_Opcode },
7547     { Bad_Opcode },
7548     { Bad_Opcode },
7549     { Bad_Opcode },
7550     { Bad_Opcode },
7551     { Bad_Opcode },
7552     { Bad_Opcode },
7553     /* 80 */
7554     { Bad_Opcode },
7555     { Bad_Opcode },
7556     { Bad_Opcode },
7557     { Bad_Opcode },
7558     { Bad_Opcode },
7559     { Bad_Opcode },
7560     { Bad_Opcode },
7561     { Bad_Opcode },
7562     /* 88 */
7563     { Bad_Opcode },
7564     { Bad_Opcode },
7565     { Bad_Opcode },
7566     { Bad_Opcode },
7567     { Bad_Opcode },
7568     { Bad_Opcode },
7569     { Bad_Opcode },
7570     { Bad_Opcode },
7571     /* 90 */
7572     { Bad_Opcode },
7573     { Bad_Opcode },
7574     { Bad_Opcode },
7575     { Bad_Opcode },
7576     { Bad_Opcode },
7577     { Bad_Opcode },
7578     { Bad_Opcode },
7579     { Bad_Opcode },
7580     /* 98 */
7581     { Bad_Opcode },
7582     { Bad_Opcode },
7583     { Bad_Opcode },
7584     { Bad_Opcode },
7585     { Bad_Opcode },
7586     { Bad_Opcode },
7587     { Bad_Opcode },
7588     { Bad_Opcode },
7589     /* a0 */
7590     { Bad_Opcode },
7591     { Bad_Opcode },
7592     { Bad_Opcode },
7593     { Bad_Opcode },
7594     { Bad_Opcode },
7595     { Bad_Opcode },
7596     { Bad_Opcode },
7597     { Bad_Opcode },
7598     /* a8 */
7599     { Bad_Opcode },
7600     { Bad_Opcode },
7601     { Bad_Opcode },
7602     { Bad_Opcode },
7603     { Bad_Opcode },
7604     { Bad_Opcode },
7605     { Bad_Opcode },
7606     { Bad_Opcode },
7607     /* b0 */
7608     { Bad_Opcode },
7609     { Bad_Opcode },
7610     { Bad_Opcode },
7611     { Bad_Opcode },
7612     { Bad_Opcode },
7613     { Bad_Opcode },
7614     { Bad_Opcode },
7615     { Bad_Opcode },
7616     /* b8 */
7617     { Bad_Opcode },
7618     { Bad_Opcode },
7619     { Bad_Opcode },
7620     { Bad_Opcode },
7621     { Bad_Opcode },
7622     { Bad_Opcode },
7623     { Bad_Opcode },
7624     { Bad_Opcode },
7625     /* c0 */
7626     { Bad_Opcode },
7627     { Bad_Opcode },
7628     { Bad_Opcode },
7629     { Bad_Opcode },
7630     { Bad_Opcode },
7631     { Bad_Opcode },
7632     { Bad_Opcode },
7633     { Bad_Opcode },
7634     /* c8 */
7635     { Bad_Opcode },
7636     { Bad_Opcode },
7637     { Bad_Opcode },
7638     { Bad_Opcode },
7639     { PREFIX_TABLE (PREFIX_0F3ACC) },
7640     { Bad_Opcode },
7641     { PREFIX_TABLE (PREFIX_0F3ACE) },
7642     { PREFIX_TABLE (PREFIX_0F3ACF) },
7643     /* d0 */
7644     { Bad_Opcode },
7645     { Bad_Opcode },
7646     { Bad_Opcode },
7647     { Bad_Opcode },
7648     { Bad_Opcode },
7649     { Bad_Opcode },
7650     { Bad_Opcode },
7651     { Bad_Opcode },
7652     /* d8 */
7653     { Bad_Opcode },
7654     { Bad_Opcode },
7655     { Bad_Opcode },
7656     { Bad_Opcode },
7657     { Bad_Opcode },
7658     { Bad_Opcode },
7659     { Bad_Opcode },
7660     { PREFIX_TABLE (PREFIX_0F3ADF) },
7661     /* e0 */
7662     { Bad_Opcode },
7663     { Bad_Opcode },
7664     { Bad_Opcode },
7665     { Bad_Opcode },
7666     { Bad_Opcode },
7667     { Bad_Opcode },
7668     { Bad_Opcode },
7669     { Bad_Opcode },
7670     /* e8 */
7671     { Bad_Opcode },
7672     { Bad_Opcode },
7673     { Bad_Opcode },
7674     { Bad_Opcode },
7675     { Bad_Opcode },
7676     { Bad_Opcode },
7677     { Bad_Opcode },
7678     { Bad_Opcode },
7679     /* f0 */
7680     { Bad_Opcode },
7681     { Bad_Opcode },
7682     { Bad_Opcode },
7683     { Bad_Opcode },
7684     { Bad_Opcode },
7685     { Bad_Opcode },
7686     { Bad_Opcode },
7687     { Bad_Opcode },
7688     /* f8 */
7689     { Bad_Opcode },
7690     { Bad_Opcode },
7691     { Bad_Opcode },
7692     { Bad_Opcode },
7693     { Bad_Opcode },
7694     { Bad_Opcode },
7695     { Bad_Opcode },
7696     { Bad_Opcode },
7697   },
7698 };
7699
7700 static const struct dis386 xop_table[][256] = {
7701   /* XOP_08 */
7702   {
7703     /* 00 */
7704     { Bad_Opcode },
7705     { Bad_Opcode },
7706     { Bad_Opcode },
7707     { Bad_Opcode },
7708     { Bad_Opcode },
7709     { Bad_Opcode },
7710     { Bad_Opcode },
7711     { Bad_Opcode },
7712     /* 08 */
7713     { Bad_Opcode },
7714     { Bad_Opcode },
7715     { Bad_Opcode },
7716     { Bad_Opcode },
7717     { Bad_Opcode },
7718     { Bad_Opcode },
7719     { Bad_Opcode },
7720     { Bad_Opcode },
7721     /* 10 */
7722     { Bad_Opcode },
7723     { Bad_Opcode },
7724     { Bad_Opcode },
7725     { Bad_Opcode },
7726     { Bad_Opcode },
7727     { Bad_Opcode },
7728     { Bad_Opcode },
7729     { Bad_Opcode },
7730     /* 18 */
7731     { Bad_Opcode },
7732     { Bad_Opcode },
7733     { Bad_Opcode },
7734     { Bad_Opcode },
7735     { Bad_Opcode },
7736     { Bad_Opcode },
7737     { Bad_Opcode },
7738     { Bad_Opcode },
7739     /* 20 */
7740     { Bad_Opcode },
7741     { Bad_Opcode },
7742     { Bad_Opcode },
7743     { Bad_Opcode },
7744     { Bad_Opcode },
7745     { Bad_Opcode },
7746     { Bad_Opcode },
7747     { Bad_Opcode },
7748     /* 28 */
7749     { Bad_Opcode },
7750     { Bad_Opcode },
7751     { Bad_Opcode },
7752     { Bad_Opcode },
7753     { Bad_Opcode },
7754     { Bad_Opcode },
7755     { Bad_Opcode },
7756     { Bad_Opcode },
7757     /* 30 */
7758     { Bad_Opcode },
7759     { Bad_Opcode },
7760     { Bad_Opcode },
7761     { Bad_Opcode },
7762     { Bad_Opcode },
7763     { Bad_Opcode },
7764     { Bad_Opcode },
7765     { Bad_Opcode },
7766     /* 38 */
7767     { Bad_Opcode },
7768     { Bad_Opcode },
7769     { Bad_Opcode },
7770     { Bad_Opcode },
7771     { Bad_Opcode },
7772     { Bad_Opcode },
7773     { Bad_Opcode },
7774     { Bad_Opcode },
7775     /* 40 */
7776     { Bad_Opcode },
7777     { Bad_Opcode },
7778     { Bad_Opcode },
7779     { Bad_Opcode },
7780     { Bad_Opcode },
7781     { Bad_Opcode },
7782     { Bad_Opcode },
7783     { Bad_Opcode },
7784     /* 48 */
7785     { Bad_Opcode },
7786     { Bad_Opcode },
7787     { Bad_Opcode },
7788     { Bad_Opcode },
7789     { Bad_Opcode },
7790     { Bad_Opcode },
7791     { Bad_Opcode },
7792     { Bad_Opcode },
7793     /* 50 */
7794     { Bad_Opcode },
7795     { Bad_Opcode },
7796     { Bad_Opcode },
7797     { Bad_Opcode },
7798     { Bad_Opcode },
7799     { Bad_Opcode },
7800     { Bad_Opcode },
7801     { Bad_Opcode },
7802     /* 58 */
7803     { Bad_Opcode },
7804     { Bad_Opcode },
7805     { Bad_Opcode },
7806     { Bad_Opcode },
7807     { Bad_Opcode },
7808     { Bad_Opcode },
7809     { Bad_Opcode },
7810     { Bad_Opcode },
7811     /* 60 */
7812     { Bad_Opcode },
7813     { Bad_Opcode },
7814     { Bad_Opcode },
7815     { Bad_Opcode },
7816     { Bad_Opcode },
7817     { Bad_Opcode },
7818     { Bad_Opcode },
7819     { Bad_Opcode },
7820     /* 68 */
7821     { Bad_Opcode },
7822     { Bad_Opcode },
7823     { Bad_Opcode },
7824     { Bad_Opcode },
7825     { Bad_Opcode },
7826     { Bad_Opcode },
7827     { Bad_Opcode },
7828     { Bad_Opcode },
7829     /* 70 */
7830     { Bad_Opcode },
7831     { Bad_Opcode },
7832     { Bad_Opcode },
7833     { Bad_Opcode },
7834     { Bad_Opcode },
7835     { Bad_Opcode },
7836     { Bad_Opcode },
7837     { Bad_Opcode },
7838     /* 78 */
7839     { Bad_Opcode },
7840     { Bad_Opcode },
7841     { Bad_Opcode },
7842     { Bad_Opcode },
7843     { Bad_Opcode },
7844     { Bad_Opcode },
7845     { Bad_Opcode },
7846     { Bad_Opcode },
7847     /* 80 */
7848     { Bad_Opcode },
7849     { Bad_Opcode },
7850     { Bad_Opcode },
7851     { Bad_Opcode },
7852     { Bad_Opcode },
7853     { "vpmacssww",      { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7854     { "vpmacsswd",      { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7855     { "vpmacssdql",     { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7856     /* 88 */
7857     { Bad_Opcode },
7858     { Bad_Opcode },
7859     { Bad_Opcode },
7860     { Bad_Opcode },
7861     { Bad_Opcode },
7862     { Bad_Opcode },
7863     { "vpmacssdd",      { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7864     { "vpmacssdqh",     { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7865     /* 90 */
7866     { Bad_Opcode },
7867     { Bad_Opcode },
7868     { Bad_Opcode },
7869     { Bad_Opcode },
7870     { Bad_Opcode },
7871     { "vpmacsww",       { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7872     { "vpmacswd",       { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7873     { "vpmacsdql",      { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7874     /* 98 */
7875     { Bad_Opcode },
7876     { Bad_Opcode },
7877     { Bad_Opcode },
7878     { Bad_Opcode },
7879     { Bad_Opcode },
7880     { Bad_Opcode },
7881     { "vpmacsdd",       { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7882     { "vpmacsdqh",      { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7883     /* a0 */
7884     { Bad_Opcode },
7885     { Bad_Opcode },
7886     { "vpcmov",         { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7887     { "vpperm",         { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7888     { Bad_Opcode },
7889     { Bad_Opcode },
7890     { "vpmadcsswd",     { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7891     { Bad_Opcode },
7892     /* a8 */
7893     { Bad_Opcode },
7894     { Bad_Opcode },
7895     { Bad_Opcode },
7896     { Bad_Opcode },
7897     { Bad_Opcode },
7898     { Bad_Opcode },
7899     { Bad_Opcode },
7900     { Bad_Opcode },
7901     /* b0 */
7902     { Bad_Opcode },
7903     { Bad_Opcode },
7904     { Bad_Opcode },
7905     { Bad_Opcode },
7906     { Bad_Opcode },
7907     { Bad_Opcode },
7908     { "vpmadcswd",      { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 },
7909     { Bad_Opcode },
7910     /* b8 */
7911     { Bad_Opcode },
7912     { Bad_Opcode },
7913     { Bad_Opcode },
7914     { Bad_Opcode },
7915     { Bad_Opcode },
7916     { Bad_Opcode },
7917     { Bad_Opcode },
7918     { Bad_Opcode },
7919     /* c0 */
7920     { "vprotb",         { XM, Vex_2src_1, Ib }, 0 },
7921     { "vprotw",         { XM, Vex_2src_1, Ib }, 0 },
7922     { "vprotd",         { XM, Vex_2src_1, Ib }, 0 },
7923     { "vprotq",         { XM, Vex_2src_1, Ib }, 0 },
7924     { Bad_Opcode },
7925     { Bad_Opcode },
7926     { Bad_Opcode },
7927     { Bad_Opcode },
7928     /* c8 */
7929     { Bad_Opcode },
7930     { Bad_Opcode },
7931     { Bad_Opcode },
7932     { Bad_Opcode },
7933     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_CC) },
7934     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_CD) },
7935     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_CE) },
7936     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_CF) },
7937     /* d0 */
7938     { Bad_Opcode },
7939     { Bad_Opcode },
7940     { Bad_Opcode },
7941     { Bad_Opcode },
7942     { Bad_Opcode },
7943     { Bad_Opcode },
7944     { Bad_Opcode },
7945     { Bad_Opcode },
7946     /* d8 */
7947     { Bad_Opcode },
7948     { Bad_Opcode },
7949     { Bad_Opcode },
7950     { Bad_Opcode },
7951     { Bad_Opcode },
7952     { Bad_Opcode },
7953     { Bad_Opcode },
7954     { Bad_Opcode },
7955     /* e0 */
7956     { Bad_Opcode },
7957     { Bad_Opcode },
7958     { Bad_Opcode },
7959     { Bad_Opcode },
7960     { Bad_Opcode },
7961     { Bad_Opcode },
7962     { Bad_Opcode },
7963     { Bad_Opcode },
7964     /* e8 */
7965     { Bad_Opcode },
7966     { Bad_Opcode },
7967     { Bad_Opcode },
7968     { Bad_Opcode },
7969     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_EC) },
7970     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_ED) },
7971     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_EE) },
7972     { VEX_LEN_TABLE (VEX_LEN_0FXOP_08_EF) },
7973     /* f0 */
7974     { Bad_Opcode },
7975     { Bad_Opcode },
7976     { Bad_Opcode },
7977     { Bad_Opcode },
7978     { Bad_Opcode },
7979     { Bad_Opcode },
7980     { Bad_Opcode },
7981     { Bad_Opcode },
7982     /* f8 */
7983     { Bad_Opcode },
7984     { Bad_Opcode },
7985     { Bad_Opcode },
7986     { Bad_Opcode },
7987     { Bad_Opcode },
7988     { Bad_Opcode },
7989     { Bad_Opcode },
7990     { Bad_Opcode },
7991   },
7992   /* XOP_09 */
7993   {
7994     /* 00 */
7995     { Bad_Opcode },
7996     { REG_TABLE (REG_XOP_TBM_01) },
7997     { REG_TABLE (REG_XOP_TBM_02) },
7998     { Bad_Opcode },
7999     { Bad_Opcode },
8000     { Bad_Opcode },
8001     { Bad_Opcode },
8002     { Bad_Opcode },
8003     /* 08 */
8004     { Bad_Opcode },
8005     { Bad_Opcode },
8006     { Bad_Opcode },
8007     { Bad_Opcode },
8008     { Bad_Opcode },
8009     { Bad_Opcode },
8010     { Bad_Opcode },
8011     { Bad_Opcode },
8012     /* 10 */
8013     { Bad_Opcode },
8014     { Bad_Opcode },
8015     { REG_TABLE (REG_XOP_LWPCB) },
8016     { Bad_Opcode },
8017     { Bad_Opcode },
8018     { Bad_Opcode },
8019     { Bad_Opcode },
8020     { Bad_Opcode },
8021     /* 18 */
8022     { Bad_Opcode },
8023     { Bad_Opcode },
8024     { Bad_Opcode },
8025     { Bad_Opcode },
8026     { Bad_Opcode },
8027     { Bad_Opcode },
8028     { Bad_Opcode },
8029     { Bad_Opcode },
8030     /* 20 */
8031     { Bad_Opcode },
8032     { Bad_Opcode },
8033     { Bad_Opcode },
8034     { Bad_Opcode },
8035     { Bad_Opcode },
8036     { Bad_Opcode },
8037     { Bad_Opcode },
8038     { Bad_Opcode },
8039     /* 28 */
8040     { Bad_Opcode },
8041     { Bad_Opcode },
8042     { Bad_Opcode },
8043     { Bad_Opcode },
8044     { Bad_Opcode },
8045     { Bad_Opcode },
8046     { Bad_Opcode },
8047     { Bad_Opcode },
8048     /* 30 */
8049     { Bad_Opcode },
8050     { Bad_Opcode },
8051     { Bad_Opcode },
8052     { Bad_Opcode },
8053     { Bad_Opcode },
8054     { Bad_Opcode },
8055     { Bad_Opcode },
8056     { Bad_Opcode },
8057     /* 38 */
8058     { Bad_Opcode },
8059     { Bad_Opcode },
8060     { Bad_Opcode },
8061     { Bad_Opcode },
8062     { Bad_Opcode },
8063     { Bad_Opcode },
8064     { Bad_Opcode },
8065     { Bad_Opcode },
8066     /* 40 */
8067     { Bad_Opcode },
8068     { Bad_Opcode },
8069     { Bad_Opcode },
8070     { Bad_Opcode },
8071     { Bad_Opcode },
8072     { Bad_Opcode },
8073     { Bad_Opcode },
8074     { Bad_Opcode },
8075     /* 48 */
8076     { Bad_Opcode },
8077     { Bad_Opcode },
8078     { Bad_Opcode },
8079     { Bad_Opcode },
8080     { Bad_Opcode },
8081     { Bad_Opcode },
8082     { Bad_Opcode },
8083     { Bad_Opcode },
8084     /* 50 */
8085     { Bad_Opcode },
8086     { Bad_Opcode },
8087     { Bad_Opcode },
8088     { Bad_Opcode },
8089     { Bad_Opcode },
8090     { Bad_Opcode },
8091     { Bad_Opcode },
8092     { Bad_Opcode },
8093     /* 58 */
8094     { Bad_Opcode },
8095     { Bad_Opcode },
8096     { Bad_Opcode },
8097     { Bad_Opcode },
8098     { Bad_Opcode },
8099     { Bad_Opcode },
8100     { Bad_Opcode },
8101     { Bad_Opcode },
8102     /* 60 */
8103     { Bad_Opcode },
8104     { Bad_Opcode },
8105     { Bad_Opcode },
8106     { Bad_Opcode },
8107     { Bad_Opcode },
8108     { Bad_Opcode },
8109     { Bad_Opcode },
8110     { Bad_Opcode },
8111     /* 68 */
8112     { Bad_Opcode },
8113     { Bad_Opcode },
8114     { Bad_Opcode },
8115     { Bad_Opcode },
8116     { Bad_Opcode },
8117     { Bad_Opcode },
8118     { Bad_Opcode },
8119     { Bad_Opcode },
8120     /* 70 */
8121     { Bad_Opcode },
8122     { Bad_Opcode },
8123     { Bad_Opcode },
8124     { Bad_Opcode },
8125     { Bad_Opcode },
8126     { Bad_Opcode },
8127     { Bad_Opcode },
8128     { Bad_Opcode },
8129     /* 78 */
8130     { Bad_Opcode },
8131     { Bad_Opcode },
8132     { Bad_Opcode },
8133     { Bad_Opcode },
8134     { Bad_Opcode },
8135     { Bad_Opcode },
8136     { Bad_Opcode },
8137     { Bad_Opcode },
8138     /* 80 */
8139     { VEX_LEN_TABLE (VEX_LEN_0FXOP_09_80) },
8140     { VEX_LEN_TABLE (VEX_LEN_0FXOP_09_81) },
8141     { "vfrczss",        { XM, EXd }, 0 },
8142     { "vfrczsd",        { XM, EXq }, 0 },
8143     { Bad_Opcode },
8144     { Bad_Opcode },
8145     { Bad_Opcode },
8146     { Bad_Opcode },
8147     /* 88 */
8148     { Bad_Opcode },
8149     { Bad_Opcode },
8150     { Bad_Opcode },
8151     { Bad_Opcode },
8152     { Bad_Opcode },
8153     { Bad_Opcode },
8154     { Bad_Opcode },
8155     { Bad_Opcode },
8156     /* 90 */
8157     { "vprotb",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8158     { "vprotw",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8159     { "vprotd",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8160     { "vprotq",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8161     { "vpshlb",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8162     { "vpshlw",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8163     { "vpshld",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8164     { "vpshlq",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8165     /* 98 */
8166     { "vpshab",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8167     { "vpshaw",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8168     { "vpshad",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8169     { "vpshaq",         { XM, Vex_2src_1, Vex_2src_2 }, 0 },
8170     { Bad_Opcode },
8171     { Bad_Opcode },
8172     { Bad_Opcode },
8173     { Bad_Opcode },
8174     /* a0 */
8175     { Bad_Opcode },
8176     { Bad_Opcode },
8177     { Bad_Opcode },
8178     { Bad_Opcode },
8179     { Bad_Opcode },
8180     { Bad_Opcode },
8181     { Bad_Opcode },
8182     { Bad_Opcode },
8183     /* a8 */
8184     { Bad_Opcode },
8185     { Bad_Opcode },
8186     { Bad_Opcode },
8187     { Bad_Opcode },
8188     { Bad_Opcode },
8189     { Bad_Opcode },
8190     { Bad_Opcode },
8191     { Bad_Opcode },
8192     /* b0 */
8193     { Bad_Opcode },
8194     { Bad_Opcode },
8195     { Bad_Opcode },
8196     { Bad_Opcode },
8197     { Bad_Opcode },
8198     { Bad_Opcode },
8199     { Bad_Opcode },
8200     { Bad_Opcode },
8201     /* b8 */
8202     { Bad_Opcode },
8203     { Bad_Opcode },
8204     { Bad_Opcode },
8205     { Bad_Opcode },
8206     { Bad_Opcode },
8207     { Bad_Opcode },
8208     { Bad_Opcode },
8209     { Bad_Opcode },
8210     /* c0 */
8211     { Bad_Opcode },
8212     { "vphaddbw",       { XM, EXxmm }, 0 },
8213     { "vphaddbd",       { XM, EXxmm }, 0 },
8214     { "vphaddbq",       { XM, EXxmm }, 0 },
8215     { Bad_Opcode },
8216     { Bad_Opcode },
8217     { "vphaddwd",       { XM, EXxmm }, 0 },
8218     { "vphaddwq",       { XM, EXxmm }, 0 },
8219     /* c8 */
8220     { Bad_Opcode },
8221     { Bad_Opcode },
8222     { Bad_Opcode },
8223     { "vphadddq",       { XM, EXxmm }, 0 },
8224     { Bad_Opcode },
8225     { Bad_Opcode },
8226     { Bad_Opcode },
8227     { Bad_Opcode },
8228     /* d0 */
8229     { Bad_Opcode },
8230     { "vphaddubw",      { XM, EXxmm }, 0 },
8231     { "vphaddubd",      { XM, EXxmm }, 0 },
8232     { "vphaddubq",      { XM, EXxmm }, 0 },
8233     { Bad_Opcode },
8234     { Bad_Opcode },
8235     { "vphadduwd",      { XM, EXxmm }, 0 },
8236     { "vphadduwq",      { XM, EXxmm }, 0 },
8237     /* d8 */
8238     { Bad_Opcode },
8239     { Bad_Opcode },
8240     { Bad_Opcode },
8241     { "vphaddudq",      { XM, EXxmm }, 0 },
8242     { Bad_Opcode },
8243     { Bad_Opcode },
8244     { Bad_Opcode },
8245     { Bad_Opcode },
8246     /* e0 */
8247     { Bad_Opcode },
8248     { "vphsubbw",       { XM, EXxmm }, 0 },
8249     { "vphsubwd",       { XM, EXxmm }, 0 },
8250     { "vphsubdq",       { XM, EXxmm }, 0 },
8251     { Bad_Opcode },
8252     { Bad_Opcode },
8253     { Bad_Opcode },
8254     { Bad_Opcode },
8255     /* e8 */
8256     { Bad_Opcode },
8257     { Bad_Opcode },
8258     { Bad_Opcode },
8259     { Bad_Opcode },
8260     { Bad_Opcode },
8261     { Bad_Opcode },
8262     { Bad_Opcode },
8263     { Bad_Opcode },
8264     /* f0 */
8265     { Bad_Opcode },
8266     { Bad_Opcode },
8267     { Bad_Opcode },
8268     { Bad_Opcode },
8269     { Bad_Opcode },
8270     { Bad_Opcode },
8271     { Bad_Opcode },
8272     { Bad_Opcode },
8273     /* f8 */
8274     { Bad_Opcode },
8275     { Bad_Opcode },
8276     { Bad_Opcode },
8277     { Bad_Opcode },
8278     { Bad_Opcode },
8279     { Bad_Opcode },
8280     { Bad_Opcode },
8281     { Bad_Opcode },
8282   },
8283   /* XOP_0A */
8284   {
8285     /* 00 */
8286     { Bad_Opcode },
8287     { Bad_Opcode },
8288     { Bad_Opcode },
8289     { Bad_Opcode },
8290     { Bad_Opcode },
8291     { Bad_Opcode },
8292     { Bad_Opcode },
8293     { Bad_Opcode },
8294     /* 08 */
8295     { Bad_Opcode },
8296     { Bad_Opcode },
8297     { Bad_Opcode },
8298     { Bad_Opcode },
8299     { Bad_Opcode },
8300     { Bad_Opcode },
8301     { Bad_Opcode },
8302     { Bad_Opcode },
8303     /* 10 */
8304     { "bextr",  { Gv, Ev, Iq }, 0 },
8305     { Bad_Opcode },
8306     { REG_TABLE (REG_XOP_LWP) },
8307     { Bad_Opcode },
8308     { Bad_Opcode },
8309     { Bad_Opcode },
8310     { Bad_Opcode },
8311     { Bad_Opcode },
8312     /* 18 */
8313     { Bad_Opcode },
8314     { Bad_Opcode },
8315     { Bad_Opcode },
8316     { Bad_Opcode },
8317     { Bad_Opcode },
8318     { Bad_Opcode },
8319     { Bad_Opcode },
8320     { Bad_Opcode },
8321     /* 20 */
8322     { Bad_Opcode },
8323     { Bad_Opcode },
8324     { Bad_Opcode },
8325     { Bad_Opcode },
8326     { Bad_Opcode },
8327     { Bad_Opcode },
8328     { Bad_Opcode },
8329     { Bad_Opcode },
8330     /* 28 */
8331     { Bad_Opcode },
8332     { Bad_Opcode },
8333     { Bad_Opcode },
8334     { Bad_Opcode },
8335     { Bad_Opcode },
8336     { Bad_Opcode },
8337     { Bad_Opcode },
8338     { Bad_Opcode },
8339     /* 30 */
8340     { Bad_Opcode },
8341     { Bad_Opcode },
8342     { Bad_Opcode },
8343     { Bad_Opcode },
8344     { Bad_Opcode },
8345     { Bad_Opcode },
8346     { Bad_Opcode },
8347     { Bad_Opcode },
8348     /* 38 */
8349     { Bad_Opcode },
8350     { Bad_Opcode },
8351     { Bad_Opcode },
8352     { Bad_Opcode },
8353     { Bad_Opcode },
8354     { Bad_Opcode },
8355     { Bad_Opcode },
8356     { Bad_Opcode },
8357     /* 40 */
8358     { Bad_Opcode },
8359     { Bad_Opcode },
8360     { Bad_Opcode },
8361     { Bad_Opcode },
8362     { Bad_Opcode },
8363     { Bad_Opcode },
8364     { Bad_Opcode },
8365     { Bad_Opcode },
8366     /* 48 */
8367     { Bad_Opcode },
8368     { Bad_Opcode },
8369     { Bad_Opcode },
8370     { Bad_Opcode },
8371     { Bad_Opcode },
8372     { Bad_Opcode },
8373     { Bad_Opcode },
8374     { Bad_Opcode },
8375     /* 50 */
8376     { Bad_Opcode },
8377     { Bad_Opcode },
8378     { Bad_Opcode },
8379     { Bad_Opcode },
8380     { Bad_Opcode },
8381     { Bad_Opcode },
8382     { Bad_Opcode },
8383     { Bad_Opcode },
8384     /* 58 */
8385     { Bad_Opcode },
8386     { Bad_Opcode },
8387     { Bad_Opcode },
8388     { Bad_Opcode },
8389     { Bad_Opcode },
8390     { Bad_Opcode },
8391     { Bad_Opcode },
8392     { Bad_Opcode },
8393     /* 60 */
8394     { Bad_Opcode },
8395     { Bad_Opcode },
8396     { Bad_Opcode },
8397     { Bad_Opcode },
8398     { Bad_Opcode },
8399     { Bad_Opcode },
8400     { Bad_Opcode },
8401     { Bad_Opcode },
8402     /* 68 */
8403     { Bad_Opcode },
8404     { Bad_Opcode },
8405     { Bad_Opcode },
8406     { Bad_Opcode },
8407     { Bad_Opcode },
8408     { Bad_Opcode },
8409     { Bad_Opcode },
8410     { Bad_Opcode },
8411     /* 70 */
8412     { Bad_Opcode },
8413     { Bad_Opcode },
8414     { Bad_Opcode },
8415     { Bad_Opcode },
8416     { Bad_Opcode },
8417     { Bad_Opcode },
8418     { Bad_Opcode },
8419     { Bad_Opcode },
8420     /* 78 */
8421     { Bad_Opcode },
8422     { Bad_Opcode },
8423     { Bad_Opcode },
8424     { Bad_Opcode },
8425     { Bad_Opcode },
8426     { Bad_Opcode },
8427     { Bad_Opcode },
8428     { Bad_Opcode },
8429     /* 80 */
8430     { Bad_Opcode },
8431     { Bad_Opcode },
8432     { Bad_Opcode },
8433     { Bad_Opcode },
8434     { Bad_Opcode },
8435     { Bad_Opcode },
8436     { Bad_Opcode },
8437     { Bad_Opcode },
8438     /* 88 */
8439     { Bad_Opcode },
8440     { Bad_Opcode },
8441     { Bad_Opcode },
8442     { Bad_Opcode },
8443     { Bad_Opcode },
8444     { Bad_Opcode },
8445     { Bad_Opcode },
8446     { Bad_Opcode },
8447     /* 90 */
8448     { Bad_Opcode },
8449     { Bad_Opcode },
8450     { Bad_Opcode },
8451     { Bad_Opcode },
8452     { Bad_Opcode },
8453     { Bad_Opcode },
8454     { Bad_Opcode },
8455     { Bad_Opcode },
8456     /* 98 */
8457     { Bad_Opcode },
8458     { Bad_Opcode },
8459     { Bad_Opcode },
8460     { Bad_Opcode },
8461     { Bad_Opcode },
8462     { Bad_Opcode },
8463     { Bad_Opcode },
8464     { Bad_Opcode },
8465     /* a0 */
8466     { Bad_Opcode },
8467     { Bad_Opcode },
8468     { Bad_Opcode },
8469     { Bad_Opcode },
8470     { Bad_Opcode },
8471     { Bad_Opcode },
8472     { Bad_Opcode },
8473     { Bad_Opcode },
8474     /* a8 */
8475     { Bad_Opcode },
8476     { Bad_Opcode },
8477     { Bad_Opcode },
8478     { Bad_Opcode },
8479     { Bad_Opcode },
8480     { Bad_Opcode },
8481     { Bad_Opcode },
8482     { Bad_Opcode },
8483     /* b0 */
8484     { Bad_Opcode },
8485     { Bad_Opcode },
8486     { Bad_Opcode },
8487     { Bad_Opcode },
8488     { Bad_Opcode },
8489     { Bad_Opcode },
8490     { Bad_Opcode },
8491     { Bad_Opcode },
8492     /* b8 */
8493     { Bad_Opcode },
8494     { Bad_Opcode },
8495     { Bad_Opcode },
8496     { Bad_Opcode },
8497     { Bad_Opcode },
8498     { Bad_Opcode },
8499     { Bad_Opcode },
8500     { Bad_Opcode },
8501     /* c0 */
8502     { Bad_Opcode },
8503     { Bad_Opcode },
8504     { Bad_Opcode },
8505     { Bad_Opcode },
8506     { Bad_Opcode },
8507     { Bad_Opcode },
8508     { Bad_Opcode },
8509     { Bad_Opcode },
8510     /* c8 */
8511     { Bad_Opcode },
8512     { Bad_Opcode },
8513     { Bad_Opcode },
8514     { Bad_Opcode },
8515     { Bad_Opcode },
8516     { Bad_Opcode },
8517     { Bad_Opcode },
8518     { Bad_Opcode },
8519     /* d0 */
8520     { Bad_Opcode },
8521     { Bad_Opcode },
8522     { Bad_Opcode },
8523     { Bad_Opcode },
8524     { Bad_Opcode },
8525     { Bad_Opcode },
8526     { Bad_Opcode },
8527     { Bad_Opcode },
8528     /* d8 */
8529     { Bad_Opcode },
8530     { Bad_Opcode },
8531     { Bad_Opcode },
8532     { Bad_Opcode },
8533     { Bad_Opcode },
8534     { Bad_Opcode },
8535     { Bad_Opcode },
8536     { Bad_Opcode },
8537     /* e0 */
8538     { Bad_Opcode },
8539     { Bad_Opcode },
8540     { Bad_Opcode },
8541     { Bad_Opcode },
8542     { Bad_Opcode },
8543     { Bad_Opcode },
8544     { Bad_Opcode },
8545     { Bad_Opcode },
8546     /* e8 */
8547     { Bad_Opcode },
8548     { Bad_Opcode },
8549     { Bad_Opcode },
8550     { Bad_Opcode },
8551     { Bad_Opcode },
8552     { Bad_Opcode },
8553     { Bad_Opcode },
8554     { Bad_Opcode },
8555     /* f0 */
8556     { Bad_Opcode },
8557     { Bad_Opcode },
8558     { Bad_Opcode },
8559     { Bad_Opcode },
8560     { Bad_Opcode },
8561     { Bad_Opcode },
8562     { Bad_Opcode },
8563     { Bad_Opcode },
8564     /* f8 */
8565     { Bad_Opcode },
8566     { Bad_Opcode },
8567     { Bad_Opcode },
8568     { Bad_Opcode },
8569     { Bad_Opcode },
8570     { Bad_Opcode },
8571     { Bad_Opcode },
8572     { Bad_Opcode },
8573   },
8574 };
8575
8576 static const struct dis386 vex_table[][256] = {
8577   /* VEX_0F */
8578   {
8579     /* 00 */
8580     { Bad_Opcode },
8581     { Bad_Opcode },
8582     { Bad_Opcode },
8583     { Bad_Opcode },
8584     { Bad_Opcode },
8585     { Bad_Opcode },
8586     { Bad_Opcode },
8587     { Bad_Opcode },
8588     /* 08 */
8589     { Bad_Opcode },
8590     { Bad_Opcode },
8591     { Bad_Opcode },
8592     { Bad_Opcode },
8593     { Bad_Opcode },
8594     { Bad_Opcode },
8595     { Bad_Opcode },
8596     { Bad_Opcode },
8597     /* 10 */
8598     { PREFIX_TABLE (PREFIX_VEX_0F10) },
8599     { PREFIX_TABLE (PREFIX_VEX_0F11) },
8600     { PREFIX_TABLE (PREFIX_VEX_0F12) },
8601     { MOD_TABLE (MOD_VEX_0F13) },
8602     { VEX_W_TABLE (VEX_W_0F14) },
8603     { VEX_W_TABLE (VEX_W_0F15) },
8604     { PREFIX_TABLE (PREFIX_VEX_0F16) },
8605     { MOD_TABLE (MOD_VEX_0F17) },
8606     /* 18 */
8607     { Bad_Opcode },
8608     { Bad_Opcode },
8609     { Bad_Opcode },
8610     { Bad_Opcode },
8611     { Bad_Opcode },
8612     { Bad_Opcode },
8613     { Bad_Opcode },
8614     { Bad_Opcode },
8615     /* 20 */
8616     { Bad_Opcode },
8617     { Bad_Opcode },
8618     { Bad_Opcode },
8619     { Bad_Opcode },
8620     { Bad_Opcode },
8621     { Bad_Opcode },
8622     { Bad_Opcode },
8623     { Bad_Opcode },
8624     /* 28 */
8625     { VEX_W_TABLE (VEX_W_0F28) },
8626     { VEX_W_TABLE (VEX_W_0F29) },
8627     { PREFIX_TABLE (PREFIX_VEX_0F2A) },
8628     { MOD_TABLE (MOD_VEX_0F2B) },
8629     { PREFIX_TABLE (PREFIX_VEX_0F2C) },
8630     { PREFIX_TABLE (PREFIX_VEX_0F2D) },
8631     { PREFIX_TABLE (PREFIX_VEX_0F2E) },
8632     { PREFIX_TABLE (PREFIX_VEX_0F2F) },
8633     /* 30 */
8634     { Bad_Opcode },
8635     { Bad_Opcode },
8636     { Bad_Opcode },
8637     { Bad_Opcode },
8638     { Bad_Opcode },
8639     { Bad_Opcode },
8640     { Bad_Opcode },
8641     { Bad_Opcode },
8642     /* 38 */
8643     { Bad_Opcode },
8644     { Bad_Opcode },
8645     { Bad_Opcode },
8646     { Bad_Opcode },
8647     { Bad_Opcode },
8648     { Bad_Opcode },
8649     { Bad_Opcode },
8650     { Bad_Opcode },
8651     /* 40 */
8652     { Bad_Opcode },
8653     { PREFIX_TABLE (PREFIX_VEX_0F41) },
8654     { PREFIX_TABLE (PREFIX_VEX_0F42) },
8655     { Bad_Opcode },
8656     { PREFIX_TABLE (PREFIX_VEX_0F44) },
8657     { PREFIX_TABLE (PREFIX_VEX_0F45) },
8658     { PREFIX_TABLE (PREFIX_VEX_0F46) },
8659     { PREFIX_TABLE (PREFIX_VEX_0F47) },
8660     /* 48 */
8661     { Bad_Opcode },
8662     { Bad_Opcode },
8663     { PREFIX_TABLE (PREFIX_VEX_0F4A) },
8664     { PREFIX_TABLE (PREFIX_VEX_0F4B) },
8665     { Bad_Opcode },
8666     { Bad_Opcode },
8667     { Bad_Opcode },
8668     { Bad_Opcode },
8669     /* 50 */
8670     { MOD_TABLE (MOD_VEX_0F50) },
8671     { PREFIX_TABLE (PREFIX_VEX_0F51) },
8672     { PREFIX_TABLE (PREFIX_VEX_0F52) },
8673     { PREFIX_TABLE (PREFIX_VEX_0F53) },
8674     { "vandpX",         { XM, Vex, EXx }, 0 },
8675     { "vandnpX",        { XM, Vex, EXx }, 0 },
8676     { "vorpX",          { XM, Vex, EXx }, 0 },
8677     { "vxorpX",         { XM, Vex, EXx }, 0 },
8678     /* 58 */
8679     { PREFIX_TABLE (PREFIX_VEX_0F58) },
8680     { PREFIX_TABLE (PREFIX_VEX_0F59) },
8681     { PREFIX_TABLE (PREFIX_VEX_0F5A) },
8682     { PREFIX_TABLE (PREFIX_VEX_0F5B) },
8683     { PREFIX_TABLE (PREFIX_VEX_0F5C) },
8684     { PREFIX_TABLE (PREFIX_VEX_0F5D) },
8685     { PREFIX_TABLE (PREFIX_VEX_0F5E) },
8686     { PREFIX_TABLE (PREFIX_VEX_0F5F) },
8687     /* 60 */
8688     { PREFIX_TABLE (PREFIX_VEX_0F60) },
8689     { PREFIX_TABLE (PREFIX_VEX_0F61) },
8690     { PREFIX_TABLE (PREFIX_VEX_0F62) },
8691     { PREFIX_TABLE (PREFIX_VEX_0F63) },
8692     { PREFIX_TABLE (PREFIX_VEX_0F64) },
8693     { PREFIX_TABLE (PREFIX_VEX_0F65) },
8694     { PREFIX_TABLE (PREFIX_VEX_0F66) },
8695     { PREFIX_TABLE (PREFIX_VEX_0F67) },
8696     /* 68 */
8697     { PREFIX_TABLE (PREFIX_VEX_0F68) },
8698     { PREFIX_TABLE (PREFIX_VEX_0F69) },
8699     { PREFIX_TABLE (PREFIX_VEX_0F6A) },
8700     { PREFIX_TABLE (PREFIX_VEX_0F6B) },
8701     { PREFIX_TABLE (PREFIX_VEX_0F6C) },
8702     { PREFIX_TABLE (PREFIX_VEX_0F6D) },
8703     { PREFIX_TABLE (PREFIX_VEX_0F6E) },
8704     { PREFIX_TABLE (PREFIX_VEX_0F6F) },
8705     /* 70 */
8706     { PREFIX_TABLE (PREFIX_VEX_0F70) },
8707     { REG_TABLE (REG_VEX_0F71) },
8708     { REG_TABLE (REG_VEX_0F72) },
8709     { REG_TABLE (REG_VEX_0F73) },
8710     { PREFIX_TABLE (PREFIX_VEX_0F74) },
8711     { PREFIX_TABLE (PREFIX_VEX_0F75) },
8712     { PREFIX_TABLE (PREFIX_VEX_0F76) },
8713     { PREFIX_TABLE (PREFIX_VEX_0F77) },
8714     /* 78 */
8715     { Bad_Opcode },
8716     { Bad_Opcode },
8717     { Bad_Opcode },
8718     { Bad_Opcode },
8719     { PREFIX_TABLE (PREFIX_VEX_0F7C) },
8720     { PREFIX_TABLE (PREFIX_VEX_0F7D) },
8721     { PREFIX_TABLE (PREFIX_VEX_0F7E) },
8722     { PREFIX_TABLE (PREFIX_VEX_0F7F) },
8723     /* 80 */
8724     { Bad_Opcode },
8725     { Bad_Opcode },
8726     { Bad_Opcode },
8727     { Bad_Opcode },
8728     { Bad_Opcode },
8729     { Bad_Opcode },
8730     { Bad_Opcode },
8731     { Bad_Opcode },
8732     /* 88 */
8733     { Bad_Opcode },
8734     { Bad_Opcode },
8735     { Bad_Opcode },
8736     { Bad_Opcode },
8737     { Bad_Opcode },
8738     { Bad_Opcode },
8739     { Bad_Opcode },
8740     { Bad_Opcode },
8741     /* 90 */
8742     { PREFIX_TABLE (PREFIX_VEX_0F90) },
8743     { PREFIX_TABLE (PREFIX_VEX_0F91) },
8744     { PREFIX_TABLE (PREFIX_VEX_0F92) },
8745     { PREFIX_TABLE (PREFIX_VEX_0F93) },
8746     { Bad_Opcode },
8747     { Bad_Opcode },
8748     { Bad_Opcode },
8749     { Bad_Opcode },
8750     /* 98 */
8751     { PREFIX_TABLE (PREFIX_VEX_0F98) },
8752     { PREFIX_TABLE (PREFIX_VEX_0F99) },
8753     { Bad_Opcode },
8754     { Bad_Opcode },
8755     { Bad_Opcode },
8756     { Bad_Opcode },
8757     { Bad_Opcode },
8758     { Bad_Opcode },
8759     /* a0 */
8760     { Bad_Opcode },
8761     { Bad_Opcode },
8762     { Bad_Opcode },
8763     { Bad_Opcode },
8764     { Bad_Opcode },
8765     { Bad_Opcode },
8766     { Bad_Opcode },
8767     { Bad_Opcode },
8768     /* a8 */
8769     { Bad_Opcode },
8770     { Bad_Opcode },
8771     { Bad_Opcode },
8772     { Bad_Opcode },
8773     { Bad_Opcode },
8774     { Bad_Opcode },
8775     { REG_TABLE (REG_VEX_0FAE) },
8776     { Bad_Opcode },
8777     /* b0 */
8778     { Bad_Opcode },
8779     { Bad_Opcode },
8780     { Bad_Opcode },
8781     { Bad_Opcode },
8782     { Bad_Opcode },
8783     { Bad_Opcode },
8784     { Bad_Opcode },
8785     { Bad_Opcode },
8786     /* b8 */
8787     { Bad_Opcode },
8788     { Bad_Opcode },
8789     { Bad_Opcode },
8790     { Bad_Opcode },
8791     { Bad_Opcode },
8792     { Bad_Opcode },
8793     { Bad_Opcode },
8794     { Bad_Opcode },
8795     /* c0 */
8796     { Bad_Opcode },
8797     { Bad_Opcode },
8798     { PREFIX_TABLE (PREFIX_VEX_0FC2) },
8799     { Bad_Opcode },
8800     { PREFIX_TABLE (PREFIX_VEX_0FC4) },
8801     { PREFIX_TABLE (PREFIX_VEX_0FC5) },
8802     { "vshufpX",        { XM, Vex, EXx, Ib }, 0 },
8803     { Bad_Opcode },
8804     /* c8 */
8805     { Bad_Opcode },
8806     { Bad_Opcode },
8807     { Bad_Opcode },
8808     { Bad_Opcode },
8809     { Bad_Opcode },
8810     { Bad_Opcode },
8811     { Bad_Opcode },
8812     { Bad_Opcode },
8813     /* d0 */
8814     { PREFIX_TABLE (PREFIX_VEX_0FD0) },
8815     { PREFIX_TABLE (PREFIX_VEX_0FD1) },
8816     { PREFIX_TABLE (PREFIX_VEX_0FD2) },
8817     { PREFIX_TABLE (PREFIX_VEX_0FD3) },
8818     { PREFIX_TABLE (PREFIX_VEX_0FD4) },
8819     { PREFIX_TABLE (PREFIX_VEX_0FD5) },
8820     { PREFIX_TABLE (PREFIX_VEX_0FD6) },
8821     { PREFIX_TABLE (PREFIX_VEX_0FD7) },
8822     /* d8 */
8823     { PREFIX_TABLE (PREFIX_VEX_0FD8) },
8824     { PREFIX_TABLE (PREFIX_VEX_0FD9) },
8825     { PREFIX_TABLE (PREFIX_VEX_0FDA) },
8826     { PREFIX_TABLE (PREFIX_VEX_0FDB) },
8827     { PREFIX_TABLE (PREFIX_VEX_0FDC) },
8828     { PREFIX_TABLE (PREFIX_VEX_0FDD) },
8829     { PREFIX_TABLE (PREFIX_VEX_0FDE) },
8830     { PREFIX_TABLE (PREFIX_VEX_0FDF) },
8831     /* e0 */
8832     { PREFIX_TABLE (PREFIX_VEX_0FE0) },
8833     { PREFIX_TABLE (PREFIX_VEX_0FE1) },
8834     { PREFIX_TABLE (PREFIX_VEX_0FE2) },
8835     { PREFIX_TABLE (PREFIX_VEX_0FE3) },
8836     { PREFIX_TABLE (PREFIX_VEX_0FE4) },
8837     { PREFIX_TABLE (PREFIX_VEX_0FE5) },
8838     { PREFIX_TABLE (PREFIX_VEX_0FE6) },
8839     { PREFIX_TABLE (PREFIX_VEX_0FE7) },
8840     /* e8 */
8841     { PREFIX_TABLE (PREFIX_VEX_0FE8) },
8842     { PREFIX_TABLE (PREFIX_VEX_0FE9) },
8843     { PREFIX_TABLE (PREFIX_VEX_0FEA) },
8844     { PREFIX_TABLE (PREFIX_VEX_0FEB) },
8845     { PREFIX_TABLE (PREFIX_VEX_0FEC) },
8846     { PREFIX_TABLE (PREFIX_VEX_0FED) },
8847     { PREFIX_TABLE (PREFIX_VEX_0FEE) },
8848     { PREFIX_TABLE (PREFIX_VEX_0FEF) },
8849     /* f0 */
8850     { PREFIX_TABLE (PREFIX_VEX_0FF0) },
8851     { PREFIX_TABLE (PREFIX_VEX_0FF1) },
8852     { PREFIX_TABLE (PREFIX_VEX_0FF2) },
8853     { PREFIX_TABLE (PREFIX_VEX_0FF3) },
8854     { PREFIX_TABLE (PREFIX_VEX_0FF4) },
8855     { PREFIX_TABLE (PREFIX_VEX_0FF5) },
8856     { PREFIX_TABLE (PREFIX_VEX_0FF6) },
8857     { PREFIX_TABLE (PREFIX_VEX_0FF7) },
8858     /* f8 */
8859     { PREFIX_TABLE (PREFIX_VEX_0FF8) },
8860     { PREFIX_TABLE (PREFIX_VEX_0FF9) },
8861     { PREFIX_TABLE (PREFIX_VEX_0FFA) },
8862     { PREFIX_TABLE (PREFIX_VEX_0FFB) },
8863     { PREFIX_TABLE (PREFIX_VEX_0FFC) },
8864     { PREFIX_TABLE (PREFIX_VEX_0FFD) },
8865     { PREFIX_TABLE (PREFIX_VEX_0FFE) },
8866     { Bad_Opcode },
8867   },
8868   /* VEX_0F38 */
8869   {
8870     /* 00 */
8871     { PREFIX_TABLE (PREFIX_VEX_0F3800) },
8872     { PREFIX_TABLE (PREFIX_VEX_0F3801) },
8873     { PREFIX_TABLE (PREFIX_VEX_0F3802) },
8874     { PREFIX_TABLE (PREFIX_VEX_0F3803) },
8875     { PREFIX_TABLE (PREFIX_VEX_0F3804) },
8876     { PREFIX_TABLE (PREFIX_VEX_0F3805) },
8877     { PREFIX_TABLE (PREFIX_VEX_0F3806) },
8878     { PREFIX_TABLE (PREFIX_VEX_0F3807) },
8879     /* 08 */
8880     { PREFIX_TABLE (PREFIX_VEX_0F3808) },
8881     { PREFIX_TABLE (PREFIX_VEX_0F3809) },
8882     { PREFIX_TABLE (PREFIX_VEX_0F380A) },
8883     { PREFIX_TABLE (PREFIX_VEX_0F380B) },
8884     { PREFIX_TABLE (PREFIX_VEX_0F380C) },
8885     { PREFIX_TABLE (PREFIX_VEX_0F380D) },
8886     { PREFIX_TABLE (PREFIX_VEX_0F380E) },
8887     { PREFIX_TABLE (PREFIX_VEX_0F380F) },
8888     /* 10 */
8889     { Bad_Opcode },
8890     { Bad_Opcode },
8891     { Bad_Opcode },
8892     { PREFIX_TABLE (PREFIX_VEX_0F3813) },
8893     { Bad_Opcode },
8894     { Bad_Opcode },
8895     { PREFIX_TABLE (PREFIX_VEX_0F3816) },
8896     { PREFIX_TABLE (PREFIX_VEX_0F3817) },
8897     /* 18 */
8898     { PREFIX_TABLE (PREFIX_VEX_0F3818) },
8899     { PREFIX_TABLE (PREFIX_VEX_0F3819) },
8900     { PREFIX_TABLE (PREFIX_VEX_0F381A) },
8901     { Bad_Opcode },
8902     { PREFIX_TABLE (PREFIX_VEX_0F381C) },
8903     { PREFIX_TABLE (PREFIX_VEX_0F381D) },
8904     { PREFIX_TABLE (PREFIX_VEX_0F381E) },
8905     { Bad_Opcode },
8906     /* 20 */
8907     { PREFIX_TABLE (PREFIX_VEX_0F3820) },
8908     { PREFIX_TABLE (PREFIX_VEX_0F3821) },
8909     { PREFIX_TABLE (PREFIX_VEX_0F3822) },
8910     { PREFIX_TABLE (PREFIX_VEX_0F3823) },
8911     { PREFIX_TABLE (PREFIX_VEX_0F3824) },
8912     { PREFIX_TABLE (PREFIX_VEX_0F3825) },
8913     { Bad_Opcode },
8914     { Bad_Opcode },
8915     /* 28 */
8916     { PREFIX_TABLE (PREFIX_VEX_0F3828) },
8917     { PREFIX_TABLE (PREFIX_VEX_0F3829) },
8918     { PREFIX_TABLE (PREFIX_VEX_0F382A) },
8919     { PREFIX_TABLE (PREFIX_VEX_0F382B) },
8920     { PREFIX_TABLE (PREFIX_VEX_0F382C) },
8921     { PREFIX_TABLE (PREFIX_VEX_0F382D) },
8922     { PREFIX_TABLE (PREFIX_VEX_0F382E) },
8923     { PREFIX_TABLE (PREFIX_VEX_0F382F) },
8924     /* 30 */
8925     { PREFIX_TABLE (PREFIX_VEX_0F3830) },
8926     { PREFIX_TABLE (PREFIX_VEX_0F3831) },
8927     { PREFIX_TABLE (PREFIX_VEX_0F3832) },
8928     { PREFIX_TABLE (PREFIX_VEX_0F3833) },
8929     { PREFIX_TABLE (PREFIX_VEX_0F3834) },
8930     { PREFIX_TABLE (PREFIX_VEX_0F3835) },
8931     { PREFIX_TABLE (PREFIX_VEX_0F3836) },
8932     { PREFIX_TABLE (PREFIX_VEX_0F3837) },
8933     /* 38 */
8934     { PREFIX_TABLE (PREFIX_VEX_0F3838) },
8935     { PREFIX_TABLE (PREFIX_VEX_0F3839) },
8936     { PREFIX_TABLE (PREFIX_VEX_0F383A) },
8937     { PREFIX_TABLE (PREFIX_VEX_0F383B) },
8938     { PREFIX_TABLE (PREFIX_VEX_0F383C) },
8939     { PREFIX_TABLE (PREFIX_VEX_0F383D) },
8940     { PREFIX_TABLE (PREFIX_VEX_0F383E) },
8941     { PREFIX_TABLE (PREFIX_VEX_0F383F) },
8942     /* 40 */
8943     { PREFIX_TABLE (PREFIX_VEX_0F3840) },
8944     { PREFIX_TABLE (PREFIX_VEX_0F3841) },
8945     { Bad_Opcode },
8946     { Bad_Opcode },
8947     { Bad_Opcode },
8948     { PREFIX_TABLE (PREFIX_VEX_0F3845) },
8949     { PREFIX_TABLE (PREFIX_VEX_0F3846) },
8950     { PREFIX_TABLE (PREFIX_VEX_0F3847) },
8951     /* 48 */
8952     { Bad_Opcode },
8953     { Bad_Opcode },
8954     { Bad_Opcode },
8955     { Bad_Opcode },
8956     { Bad_Opcode },
8957     { Bad_Opcode },
8958     { Bad_Opcode },
8959     { Bad_Opcode },
8960     /* 50 */
8961     { Bad_Opcode },
8962     { Bad_Opcode },
8963     { Bad_Opcode },
8964     { Bad_Opcode },
8965     { Bad_Opcode },
8966     { Bad_Opcode },
8967     { Bad_Opcode },
8968     { Bad_Opcode },
8969     /* 58 */
8970     { PREFIX_TABLE (PREFIX_VEX_0F3858) },
8971     { PREFIX_TABLE (PREFIX_VEX_0F3859) },
8972     { PREFIX_TABLE (PREFIX_VEX_0F385A) },
8973     { Bad_Opcode },
8974     { Bad_Opcode },
8975     { Bad_Opcode },
8976     { Bad_Opcode },
8977     { Bad_Opcode },
8978     /* 60 */
8979     { Bad_Opcode },
8980     { Bad_Opcode },
8981     { Bad_Opcode },
8982     { Bad_Opcode },
8983     { Bad_Opcode },
8984     { Bad_Opcode },
8985     { Bad_Opcode },
8986     { Bad_Opcode },
8987     /* 68 */
8988     { Bad_Opcode },
8989     { Bad_Opcode },
8990     { Bad_Opcode },
8991     { Bad_Opcode },
8992     { Bad_Opcode },
8993     { Bad_Opcode },
8994     { Bad_Opcode },
8995     { Bad_Opcode },
8996     /* 70 */
8997     { Bad_Opcode },
8998     { Bad_Opcode },
8999     { Bad_Opcode },
9000     { Bad_Opcode },
9001     { Bad_Opcode },
9002     { Bad_Opcode },
9003     { Bad_Opcode },
9004     { Bad_Opcode },
9005     /* 78 */
9006     { PREFIX_TABLE (PREFIX_VEX_0F3878) },
9007     { PREFIX_TABLE (PREFIX_VEX_0F3879) },
9008     { Bad_Opcode },
9009     { Bad_Opcode },
9010     { Bad_Opcode },
9011     { Bad_Opcode },
9012     { Bad_Opcode },
9013     { Bad_Opcode },
9014     /* 80 */
9015     { Bad_Opcode },
9016     { Bad_Opcode },
9017     { Bad_Opcode },
9018     { Bad_Opcode },
9019     { Bad_Opcode },
9020     { Bad_Opcode },
9021     { Bad_Opcode },
9022     { Bad_Opcode },
9023     /* 88 */
9024     { Bad_Opcode },
9025     { Bad_Opcode },
9026     { Bad_Opcode },
9027     { Bad_Opcode },
9028     { PREFIX_TABLE (PREFIX_VEX_0F388C) },
9029     { Bad_Opcode },
9030     { PREFIX_TABLE (PREFIX_VEX_0F388E) },
9031     { Bad_Opcode },
9032     /* 90 */
9033     { PREFIX_TABLE (PREFIX_VEX_0F3890) },
9034     { PREFIX_TABLE (PREFIX_VEX_0F3891) },
9035     { PREFIX_TABLE (PREFIX_VEX_0F3892) },
9036     { PREFIX_TABLE (PREFIX_VEX_0F3893) },
9037     { Bad_Opcode },
9038     { Bad_Opcode },
9039     { PREFIX_TABLE (PREFIX_VEX_0F3896) },
9040     { PREFIX_TABLE (PREFIX_VEX_0F3897) },
9041     /* 98 */
9042     { PREFIX_TABLE (PREFIX_VEX_0F3898) },
9043     { PREFIX_TABLE (PREFIX_VEX_0F3899) },
9044     { PREFIX_TABLE (PREFIX_VEX_0F389A) },
9045     { PREFIX_TABLE (PREFIX_VEX_0F389B) },
9046     { PREFIX_TABLE (PREFIX_VEX_0F389C) },
9047     { PREFIX_TABLE (PREFIX_VEX_0F389D) },
9048     { PREFIX_TABLE (PREFIX_VEX_0F389E) },
9049     { PREFIX_TABLE (PREFIX_VEX_0F389F) },
9050     /* a0 */
9051     { Bad_Opcode },
9052     { Bad_Opcode },
9053     { Bad_Opcode },
9054     { Bad_Opcode },
9055     { Bad_Opcode },
9056     { Bad_Opcode },
9057     { PREFIX_TABLE (PREFIX_VEX_0F38A6) },
9058     { PREFIX_TABLE (PREFIX_VEX_0F38A7) },
9059     /* a8 */
9060     { PREFIX_TABLE (PREFIX_VEX_0F38A8) },
9061     { PREFIX_TABLE (PREFIX_VEX_0F38A9) },
9062     { PREFIX_TABLE (PREFIX_VEX_0F38AA) },
9063     { PREFIX_TABLE (PREFIX_VEX_0F38AB) },
9064     { PREFIX_TABLE (PREFIX_VEX_0F38AC) },
9065     { PREFIX_TABLE (PREFIX_VEX_0F38AD) },
9066     { PREFIX_TABLE (PREFIX_VEX_0F38AE) },
9067     { PREFIX_TABLE (PREFIX_VEX_0F38AF) },
9068     /* b0 */
9069     { Bad_Opcode },
9070     { Bad_Opcode },
9071     { Bad_Opcode },
9072     { Bad_Opcode },
9073     { Bad_Opcode },
9074     { Bad_Opcode },
9075     { PREFIX_TABLE (PREFIX_VEX_0F38B6) },
9076     { PREFIX_TABLE (PREFIX_VEX_0F38B7) },
9077     /* b8 */
9078     { PREFIX_TABLE (PREFIX_VEX_0F38B8) },
9079     { PREFIX_TABLE (PREFIX_VEX_0F38B9) },
9080     { PREFIX_TABLE (PREFIX_VEX_0F38BA) },
9081     { PREFIX_TABLE (PREFIX_VEX_0F38BB) },
9082     { PREFIX_TABLE (PREFIX_VEX_0F38BC) },
9083     { PREFIX_TABLE (PREFIX_VEX_0F38BD) },
9084     { PREFIX_TABLE (PREFIX_VEX_0F38BE) },
9085     { PREFIX_TABLE (PREFIX_VEX_0F38BF) },
9086     /* c0 */
9087     { Bad_Opcode },
9088     { Bad_Opcode },
9089     { Bad_Opcode },
9090     { Bad_Opcode },
9091     { Bad_Opcode },
9092     { Bad_Opcode },
9093     { Bad_Opcode },
9094     { Bad_Opcode },
9095     /* c8 */
9096     { Bad_Opcode },
9097     { Bad_Opcode },
9098     { Bad_Opcode },
9099     { Bad_Opcode },
9100     { Bad_Opcode },
9101     { Bad_Opcode },
9102     { Bad_Opcode },
9103     { PREFIX_TABLE (PREFIX_VEX_0F38CF) },
9104     /* d0 */
9105     { Bad_Opcode },
9106     { Bad_Opcode },
9107     { Bad_Opcode },
9108     { Bad_Opcode },
9109     { Bad_Opcode },
9110     { Bad_Opcode },
9111     { Bad_Opcode },
9112     { Bad_Opcode },
9113     /* d8 */
9114     { Bad_Opcode },
9115     { Bad_Opcode },
9116     { Bad_Opcode },
9117     { PREFIX_TABLE (PREFIX_VEX_0F38DB) },
9118     { PREFIX_TABLE (PREFIX_VEX_0F38DC) },
9119     { PREFIX_TABLE (PREFIX_VEX_0F38DD) },
9120     { PREFIX_TABLE (PREFIX_VEX_0F38DE) },
9121     { PREFIX_TABLE (PREFIX_VEX_0F38DF) },
9122     /* e0 */
9123     { Bad_Opcode },
9124     { Bad_Opcode },
9125     { Bad_Opcode },
9126     { Bad_Opcode },
9127     { Bad_Opcode },
9128     { Bad_Opcode },
9129     { Bad_Opcode },
9130     { Bad_Opcode },
9131     /* e8 */
9132     { Bad_Opcode },
9133     { Bad_Opcode },
9134     { Bad_Opcode },
9135     { Bad_Opcode },
9136     { Bad_Opcode },
9137     { Bad_Opcode },
9138     { Bad_Opcode },
9139     { Bad_Opcode },
9140     /* f0 */
9141     { Bad_Opcode },
9142     { Bad_Opcode },
9143     { PREFIX_TABLE (PREFIX_VEX_0F38F2) },
9144     { REG_TABLE (REG_VEX_0F38F3) },
9145     { Bad_Opcode },
9146     { PREFIX_TABLE (PREFIX_VEX_0F38F5) },
9147     { PREFIX_TABLE (PREFIX_VEX_0F38F6) },
9148     { PREFIX_TABLE (PREFIX_VEX_0F38F7) },
9149     /* f8 */
9150     { Bad_Opcode },
9151     { Bad_Opcode },
9152     { Bad_Opcode },
9153     { Bad_Opcode },
9154     { Bad_Opcode },
9155     { Bad_Opcode },
9156     { Bad_Opcode },
9157     { Bad_Opcode },
9158   },
9159   /* VEX_0F3A */
9160   {
9161     /* 00 */
9162     { PREFIX_TABLE (PREFIX_VEX_0F3A00) },
9163     { PREFIX_TABLE (PREFIX_VEX_0F3A01) },
9164     { PREFIX_TABLE (PREFIX_VEX_0F3A02) },
9165     { Bad_Opcode },
9166     { PREFIX_TABLE (PREFIX_VEX_0F3A04) },
9167     { PREFIX_TABLE (PREFIX_VEX_0F3A05) },
9168     { PREFIX_TABLE (PREFIX_VEX_0F3A06) },
9169     { Bad_Opcode },
9170     /* 08 */
9171     { PREFIX_TABLE (PREFIX_VEX_0F3A08) },
9172     { PREFIX_TABLE (PREFIX_VEX_0F3A09) },
9173     { PREFIX_TABLE (PREFIX_VEX_0F3A0A) },
9174     { PREFIX_TABLE (PREFIX_VEX_0F3A0B) },
9175     { PREFIX_TABLE (PREFIX_VEX_0F3A0C) },
9176     { PREFIX_TABLE (PREFIX_VEX_0F3A0D) },
9177     { PREFIX_TABLE (PREFIX_VEX_0F3A0E) },
9178     { PREFIX_TABLE (PREFIX_VEX_0F3A0F) },
9179     /* 10 */
9180     { Bad_Opcode },
9181     { Bad_Opcode },
9182     { Bad_Opcode },
9183     { Bad_Opcode },
9184     { PREFIX_TABLE (PREFIX_VEX_0F3A14) },
9185     { PREFIX_TABLE (PREFIX_VEX_0F3A15) },
9186     { PREFIX_TABLE (PREFIX_VEX_0F3A16) },
9187     { PREFIX_TABLE (PREFIX_VEX_0F3A17) },
9188     /* 18 */
9189     { PREFIX_TABLE (PREFIX_VEX_0F3A18) },
9190     { PREFIX_TABLE (PREFIX_VEX_0F3A19) },
9191     { Bad_Opcode },
9192     { Bad_Opcode },
9193     { Bad_Opcode },
9194     { PREFIX_TABLE (PREFIX_VEX_0F3A1D) },
9195     { Bad_Opcode },
9196     { Bad_Opcode },
9197     /* 20 */
9198     { PREFIX_TABLE (PREFIX_VEX_0F3A20) },
9199     { PREFIX_TABLE (PREFIX_VEX_0F3A21) },
9200     { PREFIX_TABLE (PREFIX_VEX_0F3A22) },
9201     { Bad_Opcode },
9202     { Bad_Opcode },
9203     { Bad_Opcode },
9204     { Bad_Opcode },
9205     { Bad_Opcode },
9206     /* 28 */
9207     { Bad_Opcode },
9208     { Bad_Opcode },
9209     { Bad_Opcode },
9210     { Bad_Opcode },
9211     { Bad_Opcode },
9212     { Bad_Opcode },
9213     { Bad_Opcode },
9214     { Bad_Opcode },
9215     /* 30 */
9216     { PREFIX_TABLE (PREFIX_VEX_0F3A30) },
9217     { PREFIX_TABLE (PREFIX_VEX_0F3A31) },
9218     { PREFIX_TABLE (PREFIX_VEX_0F3A32) },
9219     { PREFIX_TABLE (PREFIX_VEX_0F3A33) },
9220     { Bad_Opcode },
9221     { Bad_Opcode },
9222     { Bad_Opcode },
9223     { Bad_Opcode },
9224     /* 38 */
9225     { PREFIX_TABLE (PREFIX_VEX_0F3A38) },
9226     { PREFIX_TABLE (PREFIX_VEX_0F3A39) },
9227     { Bad_Opcode },
9228     { Bad_Opcode },
9229     { Bad_Opcode },
9230     { Bad_Opcode },
9231     { Bad_Opcode },
9232     { Bad_Opcode },
9233     /* 40 */
9234     { PREFIX_TABLE (PREFIX_VEX_0F3A40) },
9235     { PREFIX_TABLE (PREFIX_VEX_0F3A41) },
9236     { PREFIX_TABLE (PREFIX_VEX_0F3A42) },
9237     { Bad_Opcode },
9238     { PREFIX_TABLE (PREFIX_VEX_0F3A44) },
9239     { Bad_Opcode },
9240     { PREFIX_TABLE (PREFIX_VEX_0F3A46) },
9241     { Bad_Opcode },
9242     /* 48 */
9243     { PREFIX_TABLE (PREFIX_VEX_0F3A48) },
9244     { PREFIX_TABLE (PREFIX_VEX_0F3A49) },
9245     { PREFIX_TABLE (PREFIX_VEX_0F3A4A) },
9246     { PREFIX_TABLE (PREFIX_VEX_0F3A4B) },
9247     { PREFIX_TABLE (PREFIX_VEX_0F3A4C) },
9248     { Bad_Opcode },
9249     { Bad_Opcode },
9250     { Bad_Opcode },
9251     /* 50 */
9252     { Bad_Opcode },
9253     { Bad_Opcode },
9254     { Bad_Opcode },
9255     { Bad_Opcode },
9256     { Bad_Opcode },
9257     { Bad_Opcode },
9258     { Bad_Opcode },
9259     { Bad_Opcode },
9260     /* 58 */
9261     { Bad_Opcode },
9262     { Bad_Opcode },
9263     { Bad_Opcode },
9264     { Bad_Opcode },
9265     { PREFIX_TABLE (PREFIX_VEX_0F3A5C) },
9266     { PREFIX_TABLE (PREFIX_VEX_0F3A5D) },
9267     { PREFIX_TABLE (PREFIX_VEX_0F3A5E) },
9268     { PREFIX_TABLE (PREFIX_VEX_0F3A5F) },
9269     /* 60 */
9270     { PREFIX_TABLE (PREFIX_VEX_0F3A60) },
9271     { PREFIX_TABLE (PREFIX_VEX_0F3A61) },
9272     { PREFIX_TABLE (PREFIX_VEX_0F3A62) },
9273     { PREFIX_TABLE (PREFIX_VEX_0F3A63) },
9274     { Bad_Opcode },
9275     { Bad_Opcode },
9276     { Bad_Opcode },
9277     { Bad_Opcode },
9278     /* 68 */
9279     { PREFIX_TABLE (PREFIX_VEX_0F3A68) },
9280     { PREFIX_TABLE (PREFIX_VEX_0F3A69) },
9281     { PREFIX_TABLE (PREFIX_VEX_0F3A6A) },
9282     { PREFIX_TABLE (PREFIX_VEX_0F3A6B) },
9283     { PREFIX_TABLE (PREFIX_VEX_0F3A6C) },
9284     { PREFIX_TABLE (PREFIX_VEX_0F3A6D) },
9285     { PREFIX_TABLE (PREFIX_VEX_0F3A6E) },
9286     { PREFIX_TABLE (PREFIX_VEX_0F3A6F) },
9287     /* 70 */
9288     { Bad_Opcode },
9289     { Bad_Opcode },
9290     { Bad_Opcode },
9291     { Bad_Opcode },
9292     { Bad_Opcode },
9293     { Bad_Opcode },
9294     { Bad_Opcode },
9295     { Bad_Opcode },
9296     /* 78 */
9297     { PREFIX_TABLE (PREFIX_VEX_0F3A78) },
9298     { PREFIX_TABLE (PREFIX_VEX_0F3A79) },
9299     { PREFIX_TABLE (PREFIX_VEX_0F3A7A) },
9300     { PREFIX_TABLE (PREFIX_VEX_0F3A7B) },
9301     { PREFIX_TABLE (PREFIX_VEX_0F3A7C) },
9302     { PREFIX_TABLE (PREFIX_VEX_0F3A7D) },
9303     { PREFIX_TABLE (PREFIX_VEX_0F3A7E) },
9304     { PREFIX_TABLE (PREFIX_VEX_0F3A7F) },
9305     /* 80 */
9306     { Bad_Opcode },
9307     { Bad_Opcode },
9308     { Bad_Opcode },
9309     { Bad_Opcode },
9310     { Bad_Opcode },
9311     { Bad_Opcode },
9312     { Bad_Opcode },
9313     { Bad_Opcode },
9314     /* 88 */
9315     { Bad_Opcode },
9316     { Bad_Opcode },
9317     { Bad_Opcode },
9318     { Bad_Opcode },
9319     { Bad_Opcode },
9320     { Bad_Opcode },
9321     { Bad_Opcode },
9322     { Bad_Opcode },
9323     /* 90 */
9324     { Bad_Opcode },
9325     { Bad_Opcode },
9326     { Bad_Opcode },
9327     { Bad_Opcode },
9328     { Bad_Opcode },
9329     { Bad_Opcode },
9330     { Bad_Opcode },
9331     { Bad_Opcode },
9332     /* 98 */
9333     { Bad_Opcode },
9334     { Bad_Opcode },
9335     { Bad_Opcode },
9336     { Bad_Opcode },
9337     { Bad_Opcode },
9338     { Bad_Opcode },
9339     { Bad_Opcode },
9340     { Bad_Opcode },
9341     /* a0 */
9342     { Bad_Opcode },
9343     { Bad_Opcode },
9344     { Bad_Opcode },
9345     { Bad_Opcode },
9346     { Bad_Opcode },
9347     { Bad_Opcode },
9348     { Bad_Opcode },
9349     { Bad_Opcode },
9350     /* a8 */
9351     { Bad_Opcode },
9352     { Bad_Opcode },
9353     { Bad_Opcode },
9354     { Bad_Opcode },
9355     { Bad_Opcode },
9356     { Bad_Opcode },
9357     { Bad_Opcode },
9358     { Bad_Opcode },
9359     /* b0 */
9360     { Bad_Opcode },
9361     { Bad_Opcode },
9362     { Bad_Opcode },
9363     { Bad_Opcode },
9364     { Bad_Opcode },
9365     { Bad_Opcode },
9366     { Bad_Opcode },
9367     { Bad_Opcode },
9368     /* b8 */
9369     { Bad_Opcode },
9370     { Bad_Opcode },
9371     { Bad_Opcode },
9372     { Bad_Opcode },
9373     { Bad_Opcode },
9374     { Bad_Opcode },
9375     { Bad_Opcode },
9376     { Bad_Opcode },
9377     /* c0 */
9378     { Bad_Opcode },
9379     { Bad_Opcode },
9380     { Bad_Opcode },
9381     { Bad_Opcode },
9382     { Bad_Opcode },
9383     { Bad_Opcode },
9384     { Bad_Opcode },
9385     { Bad_Opcode },
9386     /* c8 */
9387     { Bad_Opcode },
9388     { Bad_Opcode },
9389     { Bad_Opcode },
9390     { Bad_Opcode },
9391     { Bad_Opcode },
9392     { Bad_Opcode },
9393     { PREFIX_TABLE(PREFIX_VEX_0F3ACE) },
9394     { PREFIX_TABLE(PREFIX_VEX_0F3ACF) },
9395     /* d0 */
9396     { Bad_Opcode },
9397     { Bad_Opcode },
9398     { Bad_Opcode },
9399     { Bad_Opcode },
9400     { Bad_Opcode },
9401     { Bad_Opcode },
9402     { Bad_Opcode },
9403     { Bad_Opcode },
9404     /* d8 */
9405     { Bad_Opcode },
9406     { Bad_Opcode },
9407     { Bad_Opcode },
9408     { Bad_Opcode },
9409     { Bad_Opcode },
9410     { Bad_Opcode },
9411     { Bad_Opcode },
9412     { PREFIX_TABLE (PREFIX_VEX_0F3ADF) },
9413     /* e0 */
9414     { Bad_Opcode },
9415     { Bad_Opcode },
9416     { Bad_Opcode },
9417     { Bad_Opcode },
9418     { Bad_Opcode },
9419     { Bad_Opcode },
9420     { Bad_Opcode },
9421     { Bad_Opcode },
9422     /* e8 */
9423     { Bad_Opcode },
9424     { Bad_Opcode },
9425     { Bad_Opcode },
9426     { Bad_Opcode },
9427     { Bad_Opcode },
9428     { Bad_Opcode },
9429     { Bad_Opcode },
9430     { Bad_Opcode },
9431     /* f0 */
9432     { PREFIX_TABLE (PREFIX_VEX_0F3AF0) },
9433     { Bad_Opcode },
9434     { Bad_Opcode },
9435     { Bad_Opcode },
9436     { Bad_Opcode },
9437     { Bad_Opcode },
9438     { Bad_Opcode },
9439     { Bad_Opcode },
9440     /* f8 */
9441     { Bad_Opcode },
9442     { Bad_Opcode },
9443     { Bad_Opcode },
9444     { Bad_Opcode },
9445     { Bad_Opcode },
9446     { Bad_Opcode },
9447     { Bad_Opcode },
9448     { Bad_Opcode },
9449   },
9450 };
9451
9452 #define NEED_OPCODE_TABLE
9453 #include "i386-dis-evex.h"
9454 #undef NEED_OPCODE_TABLE
9455 static const struct dis386 vex_len_table[][2] = {
9456   /* VEX_LEN_0F10_P_1 */
9457   {
9458     { VEX_W_TABLE (VEX_W_0F10_P_1) },
9459     { VEX_W_TABLE (VEX_W_0F10_P_1) },
9460   },
9461
9462   /* VEX_LEN_0F10_P_3 */
9463   {
9464     { VEX_W_TABLE (VEX_W_0F10_P_3) },
9465     { VEX_W_TABLE (VEX_W_0F10_P_3) },
9466   },
9467
9468   /* VEX_LEN_0F11_P_1 */
9469   {
9470     { VEX_W_TABLE (VEX_W_0F11_P_1) },
9471     { VEX_W_TABLE (VEX_W_0F11_P_1) },
9472   },
9473
9474   /* VEX_LEN_0F11_P_3 */
9475   {
9476     { VEX_W_TABLE (VEX_W_0F11_P_3) },
9477     { VEX_W_TABLE (VEX_W_0F11_P_3) },
9478   },
9479
9480   /* VEX_LEN_0F12_P_0_M_0 */
9481   {
9482     { VEX_W_TABLE (VEX_W_0F12_P_0_M_0) },
9483   },
9484
9485   /* VEX_LEN_0F12_P_0_M_1 */
9486   {
9487     { VEX_W_TABLE (VEX_W_0F12_P_0_M_1) },
9488   },
9489
9490   /* VEX_LEN_0F12_P_2 */
9491   {
9492     { VEX_W_TABLE (VEX_W_0F12_P_2) },
9493   },
9494
9495   /* VEX_LEN_0F13_M_0 */
9496   {
9497     { VEX_W_TABLE (VEX_W_0F13_M_0) },
9498   },
9499
9500   /* VEX_LEN_0F16_P_0_M_0 */
9501   {
9502     { VEX_W_TABLE (VEX_W_0F16_P_0_M_0) },
9503   },
9504
9505   /* VEX_LEN_0F16_P_0_M_1 */
9506   {
9507     { VEX_W_TABLE (VEX_W_0F16_P_0_M_1) },
9508   },
9509
9510   /* VEX_LEN_0F16_P_2 */
9511   {
9512     { VEX_W_TABLE (VEX_W_0F16_P_2) },
9513   },
9514
9515   /* VEX_LEN_0F17_M_0 */
9516   {
9517     { VEX_W_TABLE (VEX_W_0F17_M_0) },
9518   },
9519
9520   /* VEX_LEN_0F2A_P_1 */
9521   {
9522     { "vcvtsi2ss%LQ",   { XMScalar, VexScalar, Ev }, 0 },
9523     { "vcvtsi2ss%LQ",   { XMScalar, VexScalar, Ev }, 0 },
9524   },
9525
9526   /* VEX_LEN_0F2A_P_3 */
9527   {
9528     { "vcvtsi2sd%LQ",   { XMScalar, VexScalar, Ev }, 0 },
9529     { "vcvtsi2sd%LQ",   { XMScalar, VexScalar, Ev }, 0 },
9530   },
9531
9532   /* VEX_LEN_0F2C_P_1 */
9533   {
9534     { "vcvttss2siY",    { Gv, EXdScalar }, 0 },
9535     { "vcvttss2siY",    { Gv, EXdScalar }, 0 },
9536   },
9537
9538   /* VEX_LEN_0F2C_P_3 */
9539   {
9540     { "vcvttsd2siY",    { Gv, EXqScalar }, 0 },
9541     { "vcvttsd2siY",    { Gv, EXqScalar }, 0 },
9542   },
9543
9544   /* VEX_LEN_0F2D_P_1 */
9545   {
9546     { "vcvtss2siY",     { Gv, EXdScalar }, 0 },
9547     { "vcvtss2siY",     { Gv, EXdScalar }, 0 },
9548   },
9549
9550   /* VEX_LEN_0F2D_P_3 */
9551   {
9552     { "vcvtsd2siY",     { Gv, EXqScalar }, 0 },
9553     { "vcvtsd2siY",     { Gv, EXqScalar }, 0 },
9554   },
9555
9556   /* VEX_LEN_0F2E_P_0 */
9557   {
9558     { VEX_W_TABLE (VEX_W_0F2E_P_0) },
9559     { VEX_W_TABLE (VEX_W_0F2E_P_0) },
9560   },
9561
9562   /* VEX_LEN_0F2E_P_2 */
9563   {
9564     { VEX_W_TABLE (VEX_W_0F2E_P_2) },
9565     { VEX_W_TABLE (VEX_W_0F2E_P_2) },
9566   },
9567
9568   /* VEX_LEN_0F2F_P_0 */
9569   {
9570     { VEX_W_TABLE (VEX_W_0F2F_P_0) },
9571     { VEX_W_TABLE (VEX_W_0F2F_P_0) },
9572   },
9573
9574   /* VEX_LEN_0F2F_P_2 */
9575   {
9576     { VEX_W_TABLE (VEX_W_0F2F_P_2) },
9577     { VEX_W_TABLE (VEX_W_0F2F_P_2) },
9578   },
9579
9580   /* VEX_LEN_0F41_P_0 */
9581   {
9582     { Bad_Opcode },
9583     { VEX_W_TABLE (VEX_W_0F41_P_0_LEN_1) },
9584   },
9585   /* VEX_LEN_0F41_P_2 */
9586   {
9587     { Bad_Opcode },
9588     { VEX_W_TABLE (VEX_W_0F41_P_2_LEN_1) },
9589   },
9590   /* VEX_LEN_0F42_P_0 */
9591   {
9592     { Bad_Opcode },
9593     { VEX_W_TABLE (VEX_W_0F42_P_0_LEN_1) },
9594   },
9595   /* VEX_LEN_0F42_P_2 */
9596   {
9597     { Bad_Opcode },
9598     { VEX_W_TABLE (VEX_W_0F42_P_2_LEN_1) },
9599   },
9600   /* VEX_LEN_0F44_P_0 */
9601   {
9602     { VEX_W_TABLE (VEX_W_0F44_P_0_LEN_0) },
9603   },
9604   /* VEX_LEN_0F44_P_2 */
9605   {
9606     { VEX_W_TABLE (VEX_W_0F44_P_2_LEN_0) },
9607   },
9608   /* VEX_LEN_0F45_P_0 */
9609   {
9610     { Bad_Opcode },
9611     { VEX_W_TABLE (VEX_W_0F45_P_0_LEN_1) },
9612   },
9613   /* VEX_LEN_0F45_P_2 */
9614   {
9615     { Bad_Opcode },
9616     { VEX_W_TABLE (VEX_W_0F45_P_2_LEN_1) },
9617   },
9618   /* VEX_LEN_0F46_P_0 */
9619   {
9620     { Bad_Opcode },
9621     { VEX_W_TABLE (VEX_W_0F46_P_0_LEN_1) },
9622   },
9623   /* VEX_LEN_0F46_P_2 */
9624   {
9625     { Bad_Opcode },
9626     { VEX_W_TABLE (VEX_W_0F46_P_2_LEN_1) },
9627   },
9628   /* VEX_LEN_0F47_P_0 */
9629   {
9630     { Bad_Opcode },
9631     { VEX_W_TABLE (VEX_W_0F47_P_0_LEN_1) },
9632   },
9633   /* VEX_LEN_0F47_P_2 */
9634   {
9635     { Bad_Opcode },
9636     { VEX_W_TABLE (VEX_W_0F47_P_2_LEN_1) },
9637   },
9638   /* VEX_LEN_0F4A_P_0 */
9639   {
9640     { Bad_Opcode },
9641     { VEX_W_TABLE (VEX_W_0F4A_P_0_LEN_1) },
9642   },
9643   /* VEX_LEN_0F4A_P_2 */
9644   {
9645     { Bad_Opcode },
9646     { VEX_W_TABLE (VEX_W_0F4A_P_2_LEN_1) },
9647   },
9648   /* VEX_LEN_0F4B_P_0 */
9649   {
9650     { Bad_Opcode },
9651     { VEX_W_TABLE (VEX_W_0F4B_P_0_LEN_1) },
9652   },
9653   /* VEX_LEN_0F4B_P_2 */
9654   {
9655     { Bad_Opcode },
9656     { VEX_W_TABLE (VEX_W_0F4B_P_2_LEN_1) },
9657   },
9658
9659   /* VEX_LEN_0F51_P_1 */
9660   {
9661     { VEX_W_TABLE (VEX_W_0F51_P_1) },
9662     { VEX_W_TABLE (VEX_W_0F51_P_1) },
9663   },
9664
9665   /* VEX_LEN_0F51_P_3 */
9666   {
9667     { VEX_W_TABLE (VEX_W_0F51_P_3) },
9668     { VEX_W_TABLE (VEX_W_0F51_P_3) },
9669   },
9670
9671   /* VEX_LEN_0F52_P_1 */
9672   {
9673     { VEX_W_TABLE (VEX_W_0F52_P_1) },
9674     { VEX_W_TABLE (VEX_W_0F52_P_1) },
9675   },
9676
9677   /* VEX_LEN_0F53_P_1 */
9678   {
9679     { VEX_W_TABLE (VEX_W_0F53_P_1) },
9680     { VEX_W_TABLE (VEX_W_0F53_P_1) },
9681   },
9682
9683   /* VEX_LEN_0F58_P_1 */
9684   {
9685     { VEX_W_TABLE (VEX_W_0F58_P_1) },
9686     { VEX_W_TABLE (VEX_W_0F58_P_1) },
9687   },
9688
9689   /* VEX_LEN_0F58_P_3 */
9690   {
9691     { VEX_W_TABLE (VEX_W_0F58_P_3) },
9692     { VEX_W_TABLE (VEX_W_0F58_P_3) },
9693   },
9694
9695   /* VEX_LEN_0F59_P_1 */
9696   {
9697     { VEX_W_TABLE (VEX_W_0F59_P_1) },
9698     { VEX_W_TABLE (VEX_W_0F59_P_1) },
9699   },
9700
9701   /* VEX_LEN_0F59_P_3 */
9702   {
9703     { VEX_W_TABLE (VEX_W_0F59_P_3) },
9704     { VEX_W_TABLE (VEX_W_0F59_P_3) },
9705   },
9706
9707   /* VEX_LEN_0F5A_P_1 */
9708   {
9709     { VEX_W_TABLE (VEX_W_0F5A_P_1) },
9710     { VEX_W_TABLE (VEX_W_0F5A_P_1) },
9711   },
9712
9713   /* VEX_LEN_0F5A_P_3 */
9714   {
9715     { VEX_W_TABLE (VEX_W_0F5A_P_3) },
9716     { VEX_W_TABLE (VEX_W_0F5A_P_3) },
9717   },
9718
9719   /* VEX_LEN_0F5C_P_1 */
9720   {
9721     { VEX_W_TABLE (VEX_W_0F5C_P_1) },
9722     { VEX_W_TABLE (VEX_W_0F5C_P_1) },
9723   },
9724
9725   /* VEX_LEN_0F5C_P_3 */
9726   {
9727     { VEX_W_TABLE (VEX_W_0F5C_P_3) },
9728     { VEX_W_TABLE (VEX_W_0F5C_P_3) },
9729   },
9730
9731   /* VEX_LEN_0F5D_P_1 */
9732   {
9733     { VEX_W_TABLE (VEX_W_0F5D_P_1) },
9734     { VEX_W_TABLE (VEX_W_0F5D_P_1) },
9735   },
9736
9737   /* VEX_LEN_0F5D_P_3 */
9738   {
9739     { VEX_W_TABLE (VEX_W_0F5D_P_3) },
9740     { VEX_W_TABLE (VEX_W_0F5D_P_3) },
9741   },
9742
9743   /* VEX_LEN_0F5E_P_1 */
9744   {
9745     { VEX_W_TABLE (VEX_W_0F5E_P_1) },
9746     { VEX_W_TABLE (VEX_W_0F5E_P_1) },
9747   },
9748
9749   /* VEX_LEN_0F5E_P_3 */
9750   {
9751     { VEX_W_TABLE (VEX_W_0F5E_P_3) },
9752     { VEX_W_TABLE (VEX_W_0F5E_P_3) },
9753   },
9754
9755   /* VEX_LEN_0F5F_P_1 */
9756   {
9757     { VEX_W_TABLE (VEX_W_0F5F_P_1) },
9758     { VEX_W_TABLE (VEX_W_0F5F_P_1) },
9759   },
9760
9761   /* VEX_LEN_0F5F_P_3 */
9762   {
9763     { VEX_W_TABLE (VEX_W_0F5F_P_3) },
9764     { VEX_W_TABLE (VEX_W_0F5F_P_3) },
9765   },
9766
9767   /* VEX_LEN_0F6E_P_2 */
9768   {
9769     { "vmovK",          { XMScalar, Edq }, 0 },
9770     { "vmovK",          { XMScalar, Edq }, 0 },
9771   },
9772
9773   /* VEX_LEN_0F7E_P_1 */
9774   {
9775     { VEX_W_TABLE (VEX_W_0F7E_P_1) },
9776     { VEX_W_TABLE (VEX_W_0F7E_P_1) },
9777   },
9778
9779   /* VEX_LEN_0F7E_P_2 */
9780   {
9781     { "vmovK",          { Edq, XMScalar }, 0 },
9782     { "vmovK",          { Edq, XMScalar }, 0 },
9783   },
9784
9785   /* VEX_LEN_0F90_P_0 */
9786   {
9787     { VEX_W_TABLE (VEX_W_0F90_P_0_LEN_0) },
9788   },
9789
9790   /* VEX_LEN_0F90_P_2 */
9791   {
9792     { VEX_W_TABLE (VEX_W_0F90_P_2_LEN_0) },
9793   },
9794
9795   /* VEX_LEN_0F91_P_0 */
9796   {
9797     { VEX_W_TABLE (VEX_W_0F91_P_0_LEN_0) },
9798   },
9799
9800   /* VEX_LEN_0F91_P_2 */
9801   {
9802     { VEX_W_TABLE (VEX_W_0F91_P_2_LEN_0) },
9803   },
9804
9805   /* VEX_LEN_0F92_P_0 */
9806   {
9807     { VEX_W_TABLE (VEX_W_0F92_P_0_LEN_0) },
9808   },
9809
9810   /* VEX_LEN_0F92_P_2 */
9811   {
9812     { VEX_W_TABLE (VEX_W_0F92_P_2_LEN_0) },
9813   },
9814
9815   /* VEX_LEN_0F92_P_3 */
9816   {
9817     { VEX_W_TABLE (VEX_W_0F92_P_3_LEN_0) },
9818   },
9819
9820   /* VEX_LEN_0F93_P_0 */
9821   {
9822     { VEX_W_TABLE (VEX_W_0F93_P_0_LEN_0) },
9823   },
9824
9825   /* VEX_LEN_0F93_P_2 */
9826   {
9827     { VEX_W_TABLE (VEX_W_0F93_P_2_LEN_0) },
9828   },
9829
9830   /* VEX_LEN_0F93_P_3 */
9831   {
9832     { VEX_W_TABLE (VEX_W_0F93_P_3_LEN_0) },
9833   },
9834
9835   /* VEX_LEN_0F98_P_0 */
9836   {
9837     { VEX_W_TABLE (VEX_W_0F98_P_0_LEN_0) },
9838   },
9839
9840   /* VEX_LEN_0F98_P_2 */
9841   {
9842     { VEX_W_TABLE (VEX_W_0F98_P_2_LEN_0) },
9843   },
9844
9845   /* VEX_LEN_0F99_P_0 */
9846   {
9847     { VEX_W_TABLE (VEX_W_0F99_P_0_LEN_0) },
9848   },
9849
9850   /* VEX_LEN_0F99_P_2 */
9851   {
9852     { VEX_W_TABLE (VEX_W_0F99_P_2_LEN_0) },
9853   },
9854
9855   /* VEX_LEN_0FAE_R_2_M_0 */
9856   {
9857     { VEX_W_TABLE (VEX_W_0FAE_R_2_M_0) },
9858   },
9859
9860   /* VEX_LEN_0FAE_R_3_M_0 */
9861   {
9862     { VEX_W_TABLE (VEX_W_0FAE_R_3_M_0) },
9863   },
9864
9865   /* VEX_LEN_0FC2_P_1 */
9866   {
9867     { VEX_W_TABLE (VEX_W_0FC2_P_1) },
9868     { VEX_W_TABLE (VEX_W_0FC2_P_1) },
9869   },
9870
9871   /* VEX_LEN_0FC2_P_3 */
9872   {
9873     { VEX_W_TABLE (VEX_W_0FC2_P_3) },
9874     { VEX_W_TABLE (VEX_W_0FC2_P_3) },
9875   },
9876
9877   /* VEX_LEN_0FC4_P_2 */
9878   {
9879     { VEX_W_TABLE (VEX_W_0FC4_P_2) },
9880   },
9881
9882   /* VEX_LEN_0FC5_P_2 */
9883   {
9884     { VEX_W_TABLE (VEX_W_0FC5_P_2) },
9885   },
9886
9887   /* VEX_LEN_0FD6_P_2 */
9888   {
9889     { VEX_W_TABLE (VEX_W_0FD6_P_2) },
9890     { VEX_W_TABLE (VEX_W_0FD6_P_2) },
9891   },
9892
9893   /* VEX_LEN_0FF7_P_2 */
9894   {
9895     { VEX_W_TABLE (VEX_W_0FF7_P_2) },
9896   },
9897
9898   /* VEX_LEN_0F3816_P_2 */
9899   {
9900     { Bad_Opcode },
9901     { VEX_W_TABLE (VEX_W_0F3816_P_2) },
9902   },
9903
9904   /* VEX_LEN_0F3819_P_2 */
9905   {
9906     { Bad_Opcode },
9907     { VEX_W_TABLE (VEX_W_0F3819_P_2) },
9908   },
9909
9910   /* VEX_LEN_0F381A_P_2_M_0 */
9911   {
9912     { Bad_Opcode },
9913     { VEX_W_TABLE (VEX_W_0F381A_P_2_M_0) },
9914   },
9915
9916   /* VEX_LEN_0F3836_P_2 */
9917   {
9918     { Bad_Opcode },
9919     { VEX_W_TABLE (VEX_W_0F3836_P_2) },
9920   },
9921
9922   /* VEX_LEN_0F3841_P_2 */
9923   {
9924     { VEX_W_TABLE (VEX_W_0F3841_P_2) },
9925   },
9926
9927   /* VEX_LEN_0F385A_P_2_M_0 */
9928   {
9929     { Bad_Opcode },
9930     { VEX_W_TABLE (VEX_W_0F385A_P_2_M_0) },
9931   },
9932
9933   /* VEX_LEN_0F38DB_P_2 */
9934   {
9935     { VEX_W_TABLE (VEX_W_0F38DB_P_2) },
9936   },
9937
9938   /* VEX_LEN_0F38F2_P_0 */
9939   {
9940     { "andnS",          { Gdq, VexGdq, Edq }, 0 },
9941   },
9942
9943   /* VEX_LEN_0F38F3_R_1_P_0 */
9944   {
9945     { "blsrS",          { VexGdq, Edq }, 0 },
9946   },
9947
9948   /* VEX_LEN_0F38F3_R_2_P_0 */
9949   {
9950     { "blsmskS",        { VexGdq, Edq }, 0 },
9951   },
9952
9953   /* VEX_LEN_0F38F3_R_3_P_0 */
9954   {
9955     { "blsiS",          { VexGdq, Edq }, 0 },
9956   },
9957
9958   /* VEX_LEN_0F38F5_P_0 */
9959   {
9960     { "bzhiS",          { Gdq, Edq, VexGdq }, 0 },
9961   },
9962
9963   /* VEX_LEN_0F38F5_P_1 */
9964   {
9965     { "pextS",          { Gdq, VexGdq, Edq }, 0 },
9966   },
9967
9968   /* VEX_LEN_0F38F5_P_3 */
9969   {
9970     { "pdepS",          { Gdq, VexGdq, Edq }, 0 },
9971   },
9972
9973   /* VEX_LEN_0F38F6_P_3 */
9974   {
9975     { "mulxS",          { Gdq, VexGdq, Edq }, 0 },
9976   },
9977
9978   /* VEX_LEN_0F38F7_P_0 */
9979   {
9980     { "bextrS",         { Gdq, Edq, VexGdq }, 0 },
9981   },
9982
9983   /* VEX_LEN_0F38F7_P_1 */
9984   {
9985     { "sarxS",          { Gdq, Edq, VexGdq }, 0 },
9986   },
9987
9988   /* VEX_LEN_0F38F7_P_2 */
9989   {
9990     { "shlxS",          { Gdq, Edq, VexGdq }, 0 },
9991   },
9992
9993   /* VEX_LEN_0F38F7_P_3 */
9994   {
9995     { "shrxS",          { Gdq, Edq, VexGdq }, 0 },
9996   },
9997
9998   /* VEX_LEN_0F3A00_P_2 */
9999   {
10000     { Bad_Opcode },
10001     { VEX_W_TABLE (VEX_W_0F3A00_P_2) },
10002   },
10003
10004   /* VEX_LEN_0F3A01_P_2 */
10005   {
10006     { Bad_Opcode },
10007     { VEX_W_TABLE (VEX_W_0F3A01_P_2) },
10008   },
10009
10010   /* VEX_LEN_0F3A06_P_2 */
10011   {
10012     { Bad_Opcode },
10013     { VEX_W_TABLE (VEX_W_0F3A06_P_2) },
10014   },
10015
10016   /* VEX_LEN_0F3A0A_P_2 */
10017   {
10018     { VEX_W_TABLE (VEX_W_0F3A0A_P_2) },
10019     { VEX_W_TABLE (VEX_W_0F3A0A_P_2) },
10020   },
10021
10022   /* VEX_LEN_0F3A0B_P_2 */
10023   {
10024     { VEX_W_TABLE (VEX_W_0F3A0B_P_2) },
10025     { VEX_W_TABLE (VEX_W_0F3A0B_P_2) },
10026   },
10027
10028   /* VEX_LEN_0F3A14_P_2 */
10029   {
10030     { VEX_W_TABLE (VEX_W_0F3A14_P_2) },
10031   },
10032
10033   /* VEX_LEN_0F3A15_P_2 */
10034   {
10035     { VEX_W_TABLE (VEX_W_0F3A15_P_2) },
10036   },
10037
10038   /* VEX_LEN_0F3A16_P_2  */
10039   {
10040     { "vpextrK",        { Edq, XM, Ib }, 0 },
10041   },
10042
10043   /* VEX_LEN_0F3A17_P_2 */
10044   {
10045     { "vextractps",     { Edqd, XM, Ib }, 0 },
10046   },
10047
10048   /* VEX_LEN_0F3A18_P_2 */
10049   {
10050     { Bad_Opcode },
10051     { VEX_W_TABLE (VEX_W_0F3A18_P_2) },
10052   },
10053
10054   /* VEX_LEN_0F3A19_P_2 */
10055   {
10056     { Bad_Opcode },
10057     { VEX_W_TABLE (VEX_W_0F3A19_P_2) },
10058   },
10059
10060   /* VEX_LEN_0F3A20_P_2 */
10061   {
10062     { VEX_W_TABLE (VEX_W_0F3A20_P_2) },
10063   },
10064
10065   /* VEX_LEN_0F3A21_P_2 */
10066   {
10067     { VEX_W_TABLE (VEX_W_0F3A21_P_2) },
10068   },
10069
10070   /* VEX_LEN_0F3A22_P_2 */
10071   {
10072     { "vpinsrK",        { XM, Vex128, Edq, Ib }, 0 },
10073   },
10074
10075   /* VEX_LEN_0F3A30_P_2 */
10076   {
10077     { VEX_W_TABLE (VEX_W_0F3A30_P_2_LEN_0) },
10078   },
10079
10080   /* VEX_LEN_0F3A31_P_2 */
10081   {
10082     { VEX_W_TABLE (VEX_W_0F3A31_P_2_LEN_0) },
10083   },
10084
10085   /* VEX_LEN_0F3A32_P_2 */
10086   {
10087     { VEX_W_TABLE (VEX_W_0F3A32_P_2_LEN_0) },
10088   },
10089
10090   /* VEX_LEN_0F3A33_P_2 */
10091   {
10092     { VEX_W_TABLE (VEX_W_0F3A33_P_2_LEN_0) },
10093   },
10094
10095   /* VEX_LEN_0F3A38_P_2 */
10096   {
10097     { Bad_Opcode },
10098     { VEX_W_TABLE (VEX_W_0F3A38_P_2) },
10099   },
10100
10101   /* VEX_LEN_0F3A39_P_2 */
10102   {
10103     { Bad_Opcode },
10104     { VEX_W_TABLE (VEX_W_0F3A39_P_2) },
10105   },
10106
10107   /* VEX_LEN_0F3A41_P_2 */
10108   {
10109     { VEX_W_TABLE (VEX_W_0F3A41_P_2) },
10110   },
10111
10112   /* VEX_LEN_0F3A46_P_2 */
10113   {
10114     { Bad_Opcode },
10115     { VEX_W_TABLE (VEX_W_0F3A46_P_2) },
10116   },
10117
10118   /* VEX_LEN_0F3A60_P_2 */
10119   {
10120     { "vpcmpestrm",     { XM, { PCMPESTR_Fixup, x_mode }, Ib }, 0 },
10121   },
10122
10123   /* VEX_LEN_0F3A61_P_2 */
10124   {
10125     { "vpcmpestri",     { XM, { PCMPESTR_Fixup, x_mode }, Ib }, 0 },
10126   },
10127
10128   /* VEX_LEN_0F3A62_P_2 */
10129   {
10130     { VEX_W_TABLE (VEX_W_0F3A62_P_2) },
10131   },
10132
10133   /* VEX_LEN_0F3A63_P_2 */
10134   {
10135     { VEX_W_TABLE (VEX_W_0F3A63_P_2) },
10136   },
10137
10138   /* VEX_LEN_0F3A6A_P_2 */
10139   {
10140     { "vfmaddss",       { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 },
10141   },
10142
10143   /* VEX_LEN_0F3A6B_P_2 */
10144   {
10145     { "vfmaddsd",       { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 },
10146   },
10147
10148   /* VEX_LEN_0F3A6E_P_2 */
10149   {
10150     { "vfmsubss",       { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 },
10151   },
10152
10153   /* VEX_LEN_0F3A6F_P_2 */
10154   {
10155     { "vfmsubsd",       { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 },
10156   },
10157
10158   /* VEX_LEN_0F3A7A_P_2 */
10159   {
10160     { "vfnmaddss",      { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 },
10161   },
10162
10163   /* VEX_LEN_0F3A7B_P_2 */
10164   {
10165     { "vfnmaddsd",      { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 },
10166   },
10167
10168   /* VEX_LEN_0F3A7E_P_2 */
10169   {
10170     { "vfnmsubss",      { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 },
10171   },
10172
10173   /* VEX_LEN_0F3A7F_P_2 */
10174   {
10175     { "vfnmsubsd",      { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 },
10176   },
10177
10178   /* VEX_LEN_0F3ADF_P_2 */
10179   {
10180     { VEX_W_TABLE (VEX_W_0F3ADF_P_2) },
10181   },
10182
10183   /* VEX_LEN_0F3AF0_P_3 */
10184   {
10185     { "rorxS",          { Gdq, Edq, Ib }, 0 },
10186   },
10187
10188   /* VEX_LEN_0FXOP_08_CC */
10189   {
10190      { "vpcomb",        { XM, Vex128, EXx, Ib }, 0 },
10191   },
10192
10193   /* VEX_LEN_0FXOP_08_CD */
10194   {
10195      { "vpcomw",        { XM, Vex128, EXx, Ib }, 0 },
10196   },
10197
10198   /* VEX_LEN_0FXOP_08_CE */
10199   {
10200      { "vpcomd",        { XM, Vex128, EXx, Ib }, 0 },
10201   },
10202
10203   /* VEX_LEN_0FXOP_08_CF */
10204   {
10205      { "vpcomq",        { XM, Vex128, EXx, Ib }, 0 },
10206   },
10207
10208   /* VEX_LEN_0FXOP_08_EC */
10209   {
10210      { "vpcomub",       { XM, Vex128, EXx, Ib }, 0 },
10211   },
10212
10213   /* VEX_LEN_0FXOP_08_ED */
10214   {
10215      { "vpcomuw",       { XM, Vex128, EXx, Ib }, 0 },
10216   },
10217
10218   /* VEX_LEN_0FXOP_08_EE */
10219   {
10220      { "vpcomud",       { XM, Vex128, EXx, Ib }, 0 },
10221   },
10222
10223   /* VEX_LEN_0FXOP_08_EF */
10224   {
10225      { "vpcomuq",       { XM, Vex128, EXx, Ib }, 0 },
10226   },
10227
10228   /* VEX_LEN_0FXOP_09_80 */
10229   {
10230     { "vfrczps",        { XM, EXxmm }, 0 },
10231     { "vfrczps",        { XM, EXymmq }, 0 },
10232   },
10233
10234   /* VEX_LEN_0FXOP_09_81 */
10235   {
10236     { "vfrczpd",        { XM, EXxmm }, 0 },
10237     { "vfrczpd",        { XM, EXymmq }, 0 },
10238   },
10239 };
10240
10241 static const struct dis386 vex_w_table[][2] = {
10242   {
10243     /* VEX_W_0F10_P_0 */
10244     { "vmovups",        { XM, EXx }, 0 },
10245   },
10246   {
10247     /* VEX_W_0F10_P_1 */
10248     { "vmovss",         { XMVexScalar, VexScalar, EXdScalar }, 0 },
10249   },
10250   {
10251     /* VEX_W_0F10_P_2 */
10252     { "vmovupd",        { XM, EXx }, 0 },
10253   },
10254   {
10255     /* VEX_W_0F10_P_3 */
10256     { "vmovsd",         { XMVexScalar, VexScalar, EXqScalar }, 0 },
10257   },
10258   {
10259     /* VEX_W_0F11_P_0 */
10260     { "vmovups",        { EXxS, XM }, 0 },
10261   },
10262   {
10263     /* VEX_W_0F11_P_1 */
10264     { "vmovss",         { EXdVexScalarS, VexScalar, XMScalar }, 0 },
10265   },
10266   {
10267     /* VEX_W_0F11_P_2 */
10268     { "vmovupd",        { EXxS, XM }, 0 },
10269   },
10270   {
10271     /* VEX_W_0F11_P_3 */
10272     { "vmovsd",         { EXqVexScalarS, VexScalar, XMScalar }, 0 },
10273   },
10274   {
10275     /* VEX_W_0F12_P_0_M_0 */
10276     { "vmovlps",        { XM, Vex128, EXq }, 0 },
10277   },
10278   {
10279     /* VEX_W_0F12_P_0_M_1 */
10280     { "vmovhlps",       { XM, Vex128, EXq }, 0 },
10281   },
10282   {
10283     /* VEX_W_0F12_P_1 */
10284     { "vmovsldup",      { XM, EXx }, 0 },
10285   },
10286   {
10287     /* VEX_W_0F12_P_2 */
10288     { "vmovlpd",        { XM, Vex128, EXq }, 0 },
10289   },
10290   {
10291     /* VEX_W_0F12_P_3 */
10292     { "vmovddup",       { XM, EXymmq }, 0 },
10293   },
10294   {
10295     /* VEX_W_0F13_M_0 */
10296     { "vmovlpX",        { EXq, XM }, 0 },
10297   },
10298   {
10299     /* VEX_W_0F14 */
10300     { "vunpcklpX",      { XM, Vex, EXx }, 0 },
10301   },
10302   {
10303     /* VEX_W_0F15 */
10304     { "vunpckhpX",      { XM, Vex, EXx }, 0 },
10305   },
10306   {
10307     /* VEX_W_0F16_P_0_M_0 */
10308     { "vmovhps",        { XM, Vex128, EXq }, 0 },
10309   },
10310   {
10311     /* VEX_W_0F16_P_0_M_1 */
10312     { "vmovlhps",       { XM, Vex128, EXq }, 0 },
10313   },
10314   {
10315     /* VEX_W_0F16_P_1 */
10316     { "vmovshdup",      { XM, EXx }, 0 },
10317   },
10318   {
10319     /* VEX_W_0F16_P_2 */
10320     { "vmovhpd",        { XM, Vex128, EXq }, 0 },
10321   },
10322   {
10323     /* VEX_W_0F17_M_0 */
10324     { "vmovhpX",        { EXq, XM }, 0 },
10325   },
10326   {
10327     /* VEX_W_0F28 */
10328     { "vmovapX",        { XM, EXx }, 0 },
10329   },
10330   {
10331     /* VEX_W_0F29 */
10332     { "vmovapX",        { EXxS, XM }, 0 },
10333   },
10334   {
10335     /* VEX_W_0F2B_M_0 */
10336     { "vmovntpX",       { Mx, XM }, 0 },
10337   },
10338   {
10339     /* VEX_W_0F2E_P_0 */
10340     { "vucomiss",       { XMScalar, EXdScalar }, 0 },
10341   },
10342   {
10343     /* VEX_W_0F2E_P_2 */
10344     { "vucomisd",       { XMScalar, EXqScalar }, 0 },
10345   },
10346   {
10347     /* VEX_W_0F2F_P_0 */
10348     { "vcomiss",        { XMScalar, EXdScalar }, 0 },
10349   },
10350   {
10351     /* VEX_W_0F2F_P_2 */
10352     { "vcomisd",        { XMScalar, EXqScalar }, 0 },
10353   },
10354   {
10355     /* VEX_W_0F41_P_0_LEN_1 */
10356     { MOD_TABLE (MOD_VEX_W_0_0F41_P_0_LEN_1) },
10357     { MOD_TABLE (MOD_VEX_W_1_0F41_P_0_LEN_1) },
10358   },
10359   {
10360     /* VEX_W_0F41_P_2_LEN_1 */
10361     { MOD_TABLE (MOD_VEX_W_0_0F41_P_2_LEN_1) },
10362     { MOD_TABLE (MOD_VEX_W_1_0F41_P_2_LEN_1) }
10363   },
10364   {
10365     /* VEX_W_0F42_P_0_LEN_1 */
10366     { MOD_TABLE (MOD_VEX_W_0_0F42_P_0_LEN_1) },
10367     { MOD_TABLE (MOD_VEX_W_1_0F42_P_0_LEN_1) },
10368   },
10369   {
10370     /* VEX_W_0F42_P_2_LEN_1 */
10371     { MOD_TABLE (MOD_VEX_W_0_0F42_P_2_LEN_1) },
10372     { MOD_TABLE (MOD_VEX_W_1_0F42_P_2_LEN_1) },
10373   },
10374   {
10375     /* VEX_W_0F44_P_0_LEN_0 */
10376     { MOD_TABLE (MOD_VEX_W_0_0F44_P_0_LEN_1) },
10377     { MOD_TABLE (MOD_VEX_W_1_0F44_P_0_LEN_1) },
10378   },
10379   {
10380     /* VEX_W_0F44_P_2_LEN_0 */
10381     { MOD_TABLE (MOD_VEX_W_0_0F44_P_2_LEN_1) },
10382     { MOD_TABLE (MOD_VEX_W_1_0F44_P_2_LEN_1) },
10383   },
10384   {
10385     /* VEX_W_0F45_P_0_LEN_1 */
10386     { MOD_TABLE (MOD_VEX_W_0_0F45_P_0_LEN_1) },
10387     { MOD_TABLE (MOD_VEX_W_1_0F45_P_0_LEN_1) },
10388   },
10389   {
10390     /* VEX_W_0F45_P_2_LEN_1 */
10391     { MOD_TABLE (MOD_VEX_W_0_0F45_P_2_LEN_1) },
10392     { MOD_TABLE (MOD_VEX_W_1_0F45_P_2_LEN_1) },
10393   },
10394   {
10395     /* VEX_W_0F46_P_0_LEN_1 */
10396     { MOD_TABLE (MOD_VEX_W_0_0F46_P_0_LEN_1) },
10397     { MOD_TABLE (MOD_VEX_W_1_0F46_P_0_LEN_1) },
10398   },
10399   {
10400     /* VEX_W_0F46_P_2_LEN_1 */
10401     { MOD_TABLE (MOD_VEX_W_0_0F46_P_2_LEN_1) },
10402     { MOD_TABLE (MOD_VEX_W_1_0F46_P_2_LEN_1) },
10403   },
10404   {
10405     /* VEX_W_0F47_P_0_LEN_1 */
10406     { MOD_TABLE (MOD_VEX_W_0_0F47_P_0_LEN_1) },
10407     { MOD_TABLE (MOD_VEX_W_1_0F47_P_0_LEN_1) },
10408   },
10409   {
10410     /* VEX_W_0F47_P_2_LEN_1 */
10411     { MOD_TABLE (MOD_VEX_W_0_0F47_P_2_LEN_1) },
10412     { MOD_TABLE (MOD_VEX_W_1_0F47_P_2_LEN_1) },
10413   },
10414   {
10415     /* VEX_W_0F4A_P_0_LEN_1 */
10416     { MOD_TABLE (MOD_VEX_W_0_0F4A_P_0_LEN_1) },
10417     { MOD_TABLE (MOD_VEX_W_1_0F4A_P_0_LEN_1) },
10418   },
10419   {
10420     /* VEX_W_0F4A_P_2_LEN_1 */
10421     { MOD_TABLE (MOD_VEX_W_0_0F4A_P_2_LEN_1) },
10422     { MOD_TABLE (MOD_VEX_W_1_0F4A_P_2_LEN_1) },
10423   },
10424   {
10425     /* VEX_W_0F4B_P_0_LEN_1 */
10426     { MOD_TABLE (MOD_VEX_W_0_0F4B_P_0_LEN_1) },
10427     { MOD_TABLE (MOD_VEX_W_1_0F4B_P_0_LEN_1) },
10428   },
10429   {
10430     /* VEX_W_0F4B_P_2_LEN_1 */
10431     { MOD_TABLE (MOD_VEX_W_0_0F4B_P_2_LEN_1) },
10432   },
10433   {
10434     /* VEX_W_0F50_M_0 */
10435     { "vmovmskpX",      { Gdq, XS }, 0 },
10436   },
10437   {
10438     /* VEX_W_0F51_P_0 */
10439     { "vsqrtps",        { XM, EXx }, 0 },
10440   },
10441   {
10442     /* VEX_W_0F51_P_1 */
10443     { "vsqrtss",        { XMScalar, VexScalar, EXdScalar }, 0 },
10444   },
10445   {
10446     /* VEX_W_0F51_P_2  */
10447     { "vsqrtpd",        { XM, EXx }, 0 },
10448   },
10449   {
10450     /* VEX_W_0F51_P_3 */
10451     { "vsqrtsd",        { XMScalar, VexScalar, EXqScalar }, 0 },
10452   },
10453   {
10454     /* VEX_W_0F52_P_0 */
10455     { "vrsqrtps",       { XM, EXx }, 0 },
10456   },
10457   {
10458     /* VEX_W_0F52_P_1 */
10459     { "vrsqrtss",       { XMScalar, VexScalar, EXdScalar }, 0 },
10460   },
10461   {
10462     /* VEX_W_0F53_P_0  */
10463     { "vrcpps",         { XM, EXx }, 0 },
10464   },
10465   {
10466     /* VEX_W_0F53_P_1  */
10467     { "vrcpss",         { XMScalar, VexScalar, EXdScalar }, 0 },
10468   },
10469   {
10470     /* VEX_W_0F58_P_0  */
10471     { "vaddps",         { XM, Vex, EXx }, 0 },
10472   },
10473   {
10474     /* VEX_W_0F58_P_1  */
10475     { "vaddss",         { XMScalar, VexScalar, EXdScalar }, 0 },
10476   },
10477   {
10478     /* VEX_W_0F58_P_2  */
10479     { "vaddpd",         { XM, Vex, EXx }, 0 },
10480   },
10481   {
10482     /* VEX_W_0F58_P_3  */
10483     { "vaddsd",         { XMScalar, VexScalar, EXqScalar }, 0 },
10484   },
10485   {
10486     /* VEX_W_0F59_P_0  */
10487     { "vmulps",         { XM, Vex, EXx }, 0 },
10488   },
10489   {
10490     /* VEX_W_0F59_P_1  */
10491     { "vmulss",         { XMScalar, VexScalar, EXdScalar }, 0 },
10492   },
10493   {
10494     /* VEX_W_0F59_P_2  */
10495     { "vmulpd",         { XM, Vex, EXx }, 0 },
10496   },
10497   {
10498     /* VEX_W_0F59_P_3  */
10499     { "vmulsd",         { XMScalar, VexScalar, EXqScalar }, 0 },
10500   },
10501   {
10502     /* VEX_W_0F5A_P_0  */
10503     { "vcvtps2pd",      { XM, EXxmmq }, 0 },
10504   },
10505   {
10506     /* VEX_W_0F5A_P_1  */
10507     { "vcvtss2sd",      { XMScalar, VexScalar, EXdScalar }, 0 },
10508   },
10509   {
10510     /* VEX_W_0F5A_P_3  */
10511     { "vcvtsd2ss",      { XMScalar, VexScalar, EXqScalar }, 0 },
10512   },
10513   {
10514     /* VEX_W_0F5B_P_0  */
10515     { "vcvtdq2ps",      { XM, EXx }, 0 },
10516   },
10517   {
10518     /* VEX_W_0F5B_P_1  */
10519     { "vcvttps2dq",     { XM, EXx }, 0 },
10520   },
10521   {
10522     /* VEX_W_0F5B_P_2  */
10523     { "vcvtps2dq",      { XM, EXx }, 0 },
10524   },
10525   {
10526     /* VEX_W_0F5C_P_0  */
10527     { "vsubps",         { XM, Vex, EXx }, 0 },
10528   },
10529   {
10530     /* VEX_W_0F5C_P_1  */
10531     { "vsubss",         { XMScalar, VexScalar, EXdScalar }, 0 },
10532   },
10533   {
10534     /* VEX_W_0F5C_P_2  */
10535     { "vsubpd",         { XM, Vex, EXx }, 0 },
10536   },
10537   {
10538     /* VEX_W_0F5C_P_3  */
10539     { "vsubsd",         { XMScalar, VexScalar, EXqScalar }, 0 },
10540   },
10541   {
10542     /* VEX_W_0F5D_P_0  */
10543     { "vminps",         { XM, Vex, EXx }, 0 },
10544   },
10545   {
10546     /* VEX_W_0F5D_P_1  */
10547     { "vminss",         { XMScalar, VexScalar, EXdScalar }, 0 },
10548   },
10549   {
10550     /* VEX_W_0F5D_P_2  */
10551     { "vminpd",         { XM, Vex, EXx }, 0 },
10552   },
10553   {
10554     /* VEX_W_0F5D_P_3  */
10555     { "vminsd",         { XMScalar, VexScalar, EXqScalar }, 0 },
10556   },
10557   {
10558     /* VEX_W_0F5E_P_0  */
10559     { "vdivps",         { XM, Vex, EXx }, 0 },
10560   },
10561   {
10562     /* VEX_W_0F5E_P_1  */
10563     { "vdivss",         { XMScalar, VexScalar, EXdScalar }, 0 },
10564   },
10565   {
10566     /* VEX_W_0F5E_P_2  */
10567     { "vdivpd",         { XM, Vex, EXx }, 0 },
10568   },
10569   {
10570     /* VEX_W_0F5E_P_3  */
10571     { "vdivsd",         { XMScalar, VexScalar, EXqScalar }, 0 },
10572   },
10573   {
10574     /* VEX_W_0F5F_P_0  */
10575     { "vmaxps",         { XM, Vex, EXx }, 0 },
10576   },
10577   {
10578     /* VEX_W_0F5F_P_1  */
10579     { "vmaxss",         { XMScalar, VexScalar, EXdScalar }, 0 },
10580   },
10581   {
10582     /* VEX_W_0F5F_P_2  */
10583     { "vmaxpd",         { XM, Vex, EXx }, 0 },
10584   },
10585   {
10586     /* VEX_W_0F5F_P_3  */
10587     { "vmaxsd",         { XMScalar, VexScalar, EXqScalar }, 0 },
10588   },
10589   {
10590     /* VEX_W_0F60_P_2  */
10591     { "vpunpcklbw",     { XM, Vex, EXx }, 0 },
10592   },
10593   {
10594     /* VEX_W_0F61_P_2  */
10595     { "vpunpcklwd",     { XM, Vex, EXx }, 0 },
10596   },
10597   {
10598     /* VEX_W_0F62_P_2  */
10599     { "vpunpckldq",     { XM, Vex, EXx }, 0 },
10600   },
10601   {
10602     /* VEX_W_0F63_P_2  */
10603     { "vpacksswb",      { XM, Vex, EXx }, 0 },
10604   },
10605   {
10606     /* VEX_W_0F64_P_2  */
10607     { "vpcmpgtb",       { XM, Vex, EXx }, 0 },
10608   },
10609   {
10610     /* VEX_W_0F65_P_2  */
10611     { "vpcmpgtw",       { XM, Vex, EXx }, 0 },
10612   },
10613   {
10614     /* VEX_W_0F66_P_2  */
10615     { "vpcmpgtd",       { XM, Vex, EXx }, 0 },
10616   },
10617   {
10618     /* VEX_W_0F67_P_2  */
10619     { "vpackuswb",      { XM, Vex, EXx }, 0 },
10620   },
10621   {
10622     /* VEX_W_0F68_P_2  */
10623     { "vpunpckhbw",     { XM, Vex, EXx }, 0 },
10624   },
10625   {
10626     /* VEX_W_0F69_P_2  */
10627     { "vpunpckhwd",     { XM, Vex, EXx }, 0 },
10628   },
10629   {
10630     /* VEX_W_0F6A_P_2  */
10631     { "vpunpckhdq",     { XM, Vex, EXx }, 0 },
10632   },
10633   {
10634     /* VEX_W_0F6B_P_2  */
10635     { "vpackssdw",      { XM, Vex, EXx }, 0 },
10636   },
10637   {
10638     /* VEX_W_0F6C_P_2  */
10639     { "vpunpcklqdq",    { XM, Vex, EXx }, 0 },
10640   },
10641   {
10642     /* VEX_W_0F6D_P_2  */
10643     { "vpunpckhqdq",    { XM, Vex, EXx }, 0 },
10644   },
10645   {
10646     /* VEX_W_0F6F_P_1  */
10647     { "vmovdqu",        { XM, EXx }, 0 },
10648   },
10649   {
10650     /* VEX_W_0F6F_P_2  */
10651     { "vmovdqa",        { XM, EXx }, 0 },
10652   },
10653   {
10654     /* VEX_W_0F70_P_1 */
10655     { "vpshufhw",       { XM, EXx, Ib }, 0 },
10656   },
10657   {
10658     /* VEX_W_0F70_P_2 */
10659     { "vpshufd",        { XM, EXx, Ib }, 0 },
10660   },
10661   {
10662     /* VEX_W_0F70_P_3 */
10663     { "vpshuflw",       { XM, EXx, Ib }, 0 },
10664   },
10665   {
10666     /* VEX_W_0F71_R_2_P_2  */
10667     { "vpsrlw",         { Vex, XS, Ib }, 0 },
10668   },
10669   {
10670     /* VEX_W_0F71_R_4_P_2  */
10671     { "vpsraw",         { Vex, XS, Ib }, 0 },
10672   },
10673   {
10674     /* VEX_W_0F71_R_6_P_2  */
10675     { "vpsllw",         { Vex, XS, Ib }, 0 },
10676   },
10677   {
10678     /* VEX_W_0F72_R_2_P_2  */
10679     { "vpsrld",         { Vex, XS, Ib }, 0 },
10680   },
10681   {
10682     /* VEX_W_0F72_R_4_P_2  */
10683     { "vpsrad",         { Vex, XS, Ib }, 0 },
10684   },
10685   {
10686     /* VEX_W_0F72_R_6_P_2  */
10687     { "vpslld",         { Vex, XS, Ib }, 0 },
10688   },
10689   {
10690     /* VEX_W_0F73_R_2_P_2  */
10691     { "vpsrlq",         { Vex, XS, Ib }, 0 },
10692   },
10693   {
10694     /* VEX_W_0F73_R_3_P_2  */
10695     { "vpsrldq",        { Vex, XS, Ib }, 0 },
10696   },
10697   {
10698     /* VEX_W_0F73_R_6_P_2  */
10699     { "vpsllq",         { Vex, XS, Ib }, 0 },
10700   },
10701   {
10702     /* VEX_W_0F73_R_7_P_2  */
10703     { "vpslldq",        { Vex, XS, Ib }, 0 },
10704   },
10705   {
10706     /* VEX_W_0F74_P_2 */
10707     { "vpcmpeqb",       { XM, Vex, EXx }, 0 },
10708   },
10709   {
10710     /* VEX_W_0F75_P_2 */
10711     { "vpcmpeqw",       { XM, Vex, EXx }, 0 },
10712   },
10713   {
10714     /* VEX_W_0F76_P_2 */
10715     { "vpcmpeqd",       { XM, Vex, EXx }, 0 },
10716   },
10717   {
10718     /* VEX_W_0F77_P_0 */
10719     { "",               { VZERO }, 0 },
10720   },
10721   {
10722     /* VEX_W_0F7C_P_2 */
10723     { "vhaddpd",        { XM, Vex, EXx }, 0 },
10724   },
10725   {
10726     /* VEX_W_0F7C_P_3 */
10727     { "vhaddps",        { XM, Vex, EXx }, 0 },
10728   },
10729   {
10730     /* VEX_W_0F7D_P_2 */
10731     { "vhsubpd",        { XM, Vex, EXx }, 0 },
10732   },
10733   {
10734     /* VEX_W_0F7D_P_3 */
10735     { "vhsubps",        { XM, Vex, EXx }, 0 },
10736   },
10737   {
10738     /* VEX_W_0F7E_P_1 */
10739     { "vmovq",          { XMScalar, EXqScalar }, 0 },
10740   },
10741   {
10742     /* VEX_W_0F7F_P_1 */
10743     { "vmovdqu",        { EXxS, XM }, 0 },
10744   },
10745   {
10746     /* VEX_W_0F7F_P_2 */
10747     { "vmovdqa",        { EXxS, XM }, 0 },
10748   },
10749   {
10750     /* VEX_W_0F90_P_0_LEN_0 */
10751     { "kmovw",          { MaskG, MaskE }, 0 },
10752     { "kmovq",          { MaskG, MaskE }, 0 },
10753   },
10754   {
10755     /* VEX_W_0F90_P_2_LEN_0 */
10756     { "kmovb",          { MaskG, MaskBDE }, 0 },
10757     { "kmovd",          { MaskG, MaskBDE }, 0 },
10758   },
10759   {
10760     /* VEX_W_0F91_P_0_LEN_0 */
10761     { MOD_TABLE (MOD_VEX_W_0_0F91_P_0_LEN_0) },
10762     { MOD_TABLE (MOD_VEX_W_1_0F91_P_0_LEN_0) },
10763   },
10764   {
10765     /* VEX_W_0F91_P_2_LEN_0 */
10766     { MOD_TABLE (MOD_VEX_W_0_0F91_P_2_LEN_0) },
10767     { MOD_TABLE (MOD_VEX_W_1_0F91_P_2_LEN_0) },
10768   },
10769   {
10770     /* VEX_W_0F92_P_0_LEN_0 */
10771     { MOD_TABLE (MOD_VEX_W_0_0F92_P_0_LEN_0) },
10772   },
10773   {
10774     /* VEX_W_0F92_P_2_LEN_0 */
10775     { MOD_TABLE (MOD_VEX_W_0_0F92_P_2_LEN_0) },
10776   },
10777   {
10778     /* VEX_W_0F92_P_3_LEN_0 */
10779     { MOD_TABLE (MOD_VEX_W_0_0F92_P_3_LEN_0) },
10780     { MOD_TABLE (MOD_VEX_W_1_0F92_P_3_LEN_0) },
10781   },
10782   {
10783     /* VEX_W_0F93_P_0_LEN_0 */
10784     { MOD_TABLE (MOD_VEX_W_0_0F93_P_0_LEN_0) },
10785   },
10786   {
10787     /* VEX_W_0F93_P_2_LEN_0 */
10788     { MOD_TABLE (MOD_VEX_W_0_0F93_P_2_LEN_0) },
10789   },
10790   {
10791     /* VEX_W_0F93_P_3_LEN_0 */
10792     { MOD_TABLE (MOD_VEX_W_0_0F93_P_3_LEN_0) },
10793     { MOD_TABLE (MOD_VEX_W_1_0F93_P_3_LEN_0) },
10794   },
10795   {
10796     /* VEX_W_0F98_P_0_LEN_0 */
10797     { MOD_TABLE (MOD_VEX_W_0_0F98_P_0_LEN_0) },
10798     { MOD_TABLE (MOD_VEX_W_1_0F98_P_0_LEN_0) },
10799   },
10800   {
10801     /* VEX_W_0F98_P_2_LEN_0 */
10802     { MOD_TABLE (MOD_VEX_W_0_0F98_P_2_LEN_0) },
10803     { MOD_TABLE (MOD_VEX_W_1_0F98_P_2_LEN_0) },
10804   },
10805   {
10806     /* VEX_W_0F99_P_0_LEN_0 */
10807     { MOD_TABLE (MOD_VEX_W_0_0F99_P_0_LEN_0) },
10808     { MOD_TABLE (MOD_VEX_W_1_0F99_P_0_LEN_0) },
10809   },
10810   {
10811     /* VEX_W_0F99_P_2_LEN_0 */
10812     { MOD_TABLE (MOD_VEX_W_0_0F99_P_2_LEN_0) },
10813     { MOD_TABLE (MOD_VEX_W_1_0F99_P_2_LEN_0) },
10814   },
10815   {
10816     /* VEX_W_0FAE_R_2_M_0 */
10817     { "vldmxcsr",       { Md }, 0 },
10818   },
10819   {
10820     /* VEX_W_0FAE_R_3_M_0 */
10821     { "vstmxcsr",       { Md }, 0 },
10822   },
10823   {
10824     /* VEX_W_0FC2_P_0 */
10825     { "vcmpps",         { XM, Vex, EXx, VCMP }, 0 },
10826   },
10827   {
10828     /* VEX_W_0FC2_P_1 */
10829     { "vcmpss",         { XMScalar, VexScalar, EXdScalar, VCMP }, 0 },
10830   },
10831   {
10832     /* VEX_W_0FC2_P_2 */
10833     { "vcmppd",         { XM, Vex, EXx, VCMP }, 0 },
10834   },
10835   {
10836     /* VEX_W_0FC2_P_3 */
10837     { "vcmpsd",         { XMScalar, VexScalar, EXqScalar, VCMP }, 0 },
10838   },
10839   {
10840     /* VEX_W_0FC4_P_2 */
10841     { "vpinsrw",        { XM, Vex128, Edqw, Ib }, 0 },
10842   },
10843   {
10844     /* VEX_W_0FC5_P_2 */
10845     { "vpextrw",        { Gdq, XS, Ib }, 0 },
10846   },
10847   {
10848     /* VEX_W_0FD0_P_2 */
10849     { "vaddsubpd",      { XM, Vex, EXx }, 0 },
10850   },
10851   {
10852     /* VEX_W_0FD0_P_3 */
10853     { "vaddsubps",      { XM, Vex, EXx }, 0 },
10854   },
10855   {
10856     /* VEX_W_0FD1_P_2 */
10857     { "vpsrlw",         { XM, Vex, EXxmm }, 0 },
10858   },
10859   {
10860     /* VEX_W_0FD2_P_2 */
10861     { "vpsrld",         { XM, Vex, EXxmm }, 0 },
10862   },
10863   {
10864     /* VEX_W_0FD3_P_2 */
10865     { "vpsrlq",         { XM, Vex, EXxmm }, 0 },
10866   },
10867   {
10868     /* VEX_W_0FD4_P_2 */
10869     { "vpaddq",         { XM, Vex, EXx }, 0 },
10870   },
10871   {
10872     /* VEX_W_0FD5_P_2 */
10873     { "vpmullw",        { XM, Vex, EXx }, 0 },
10874   },
10875   {
10876     /* VEX_W_0FD6_P_2 */
10877     { "vmovq",          { EXqScalarS, XMScalar }, 0 },
10878   },
10879   {
10880     /* VEX_W_0FD7_P_2_M_1 */
10881     { "vpmovmskb",      { Gdq, XS }, 0 },
10882   },
10883   {
10884     /* VEX_W_0FD8_P_2 */
10885     { "vpsubusb",       { XM, Vex, EXx }, 0 },
10886   },
10887   {
10888     /* VEX_W_0FD9_P_2 */
10889     { "vpsubusw",       { XM, Vex, EXx }, 0 },
10890   },
10891   {
10892     /* VEX_W_0FDA_P_2 */
10893     { "vpminub",        { XM, Vex, EXx }, 0 },
10894   },
10895   {
10896     /* VEX_W_0FDB_P_2 */
10897     { "vpand",          { XM, Vex, EXx }, 0 },
10898   },
10899   {
10900     /* VEX_W_0FDC_P_2 */
10901     { "vpaddusb",       { XM, Vex, EXx }, 0 },
10902   },
10903   {
10904     /* VEX_W_0FDD_P_2 */
10905     { "vpaddusw",       { XM, Vex, EXx }, 0 },
10906   },
10907   {
10908     /* VEX_W_0FDE_P_2 */
10909     { "vpmaxub",        { XM, Vex, EXx }, 0 },
10910   },
10911   {
10912     /* VEX_W_0FDF_P_2 */
10913     { "vpandn",         { XM, Vex, EXx }, 0 },
10914   },
10915   {
10916     /* VEX_W_0FE0_P_2  */
10917     { "vpavgb",         { XM, Vex, EXx }, 0 },
10918   },
10919   {
10920     /* VEX_W_0FE1_P_2  */
10921     { "vpsraw",         { XM, Vex, EXxmm }, 0 },
10922   },
10923   {
10924     /* VEX_W_0FE2_P_2  */
10925     { "vpsrad",         { XM, Vex, EXxmm }, 0 },
10926   },
10927   {
10928     /* VEX_W_0FE3_P_2  */
10929     { "vpavgw",         { XM, Vex, EXx }, 0 },
10930   },
10931   {
10932     /* VEX_W_0FE4_P_2  */
10933     { "vpmulhuw",       { XM, Vex, EXx }, 0 },
10934   },
10935   {
10936     /* VEX_W_0FE5_P_2  */
10937     { "vpmulhw",        { XM, Vex, EXx }, 0 },
10938   },
10939   {
10940     /* VEX_W_0FE6_P_1  */
10941     { "vcvtdq2pd",      { XM, EXxmmq }, 0 },
10942   },
10943   {
10944     /* VEX_W_0FE6_P_2  */
10945     { "vcvttpd2dq%XY",  { XMM, EXx }, 0 },
10946   },
10947   {
10948     /* VEX_W_0FE6_P_3  */
10949     { "vcvtpd2dq%XY",   { XMM, EXx }, 0 },
10950   },
10951   {
10952     /* VEX_W_0FE7_P_2_M_0 */
10953     { "vmovntdq",       { Mx, XM }, 0 },
10954   },
10955   {
10956     /* VEX_W_0FE8_P_2  */
10957     { "vpsubsb",        { XM, Vex, EXx }, 0 },
10958   },
10959   {
10960     /* VEX_W_0FE9_P_2  */
10961     { "vpsubsw",        { XM, Vex, EXx }, 0 },
10962   },
10963   {
10964     /* VEX_W_0FEA_P_2  */
10965     { "vpminsw",        { XM, Vex, EXx }, 0 },
10966   },
10967   {
10968     /* VEX_W_0FEB_P_2  */
10969     { "vpor",           { XM, Vex, EXx }, 0 },
10970   },
10971   {
10972     /* VEX_W_0FEC_P_2  */
10973     { "vpaddsb",        { XM, Vex, EXx }, 0 },
10974   },
10975   {
10976     /* VEX_W_0FED_P_2  */
10977     { "vpaddsw",        { XM, Vex, EXx }, 0 },
10978   },
10979   {
10980     /* VEX_W_0FEE_P_2  */
10981     { "vpmaxsw",        { XM, Vex, EXx }, 0 },
10982   },
10983   {
10984     /* VEX_W_0FEF_P_2  */
10985     { "vpxor",          { XM, Vex, EXx }, 0 },
10986   },
10987   {
10988     /* VEX_W_0FF0_P_3_M_0 */
10989     { "vlddqu",         { XM, M }, 0 },
10990   },
10991   {
10992     /* VEX_W_0FF1_P_2 */
10993     { "vpsllw",         { XM, Vex, EXxmm }, 0 },
10994   },
10995   {
10996     /* VEX_W_0FF2_P_2 */
10997     { "vpslld",         { XM, Vex, EXxmm }, 0 },
10998   },
10999   {
11000     /* VEX_W_0FF3_P_2 */
11001     { "vpsllq",         { XM, Vex, EXxmm }, 0 },
11002   },
11003   {
11004     /* VEX_W_0FF4_P_2 */
11005     { "vpmuludq",       { XM, Vex, EXx }, 0 },
11006   },
11007   {
11008     /* VEX_W_0FF5_P_2 */
11009     { "vpmaddwd",       { XM, Vex, EXx }, 0 },
11010   },
11011   {
11012     /* VEX_W_0FF6_P_2 */
11013     { "vpsadbw",        { XM, Vex, EXx }, 0 },
11014   },
11015   {
11016     /* VEX_W_0FF7_P_2 */
11017     { "vmaskmovdqu",    { XM, XS }, 0 },
11018   },
11019   {
11020     /* VEX_W_0FF8_P_2 */
11021     { "vpsubb",         { XM, Vex, EXx }, 0 },
11022   },
11023   {
11024     /* VEX_W_0FF9_P_2 */
11025     { "vpsubw",         { XM, Vex, EXx }, 0 },
11026   },
11027   {
11028     /* VEX_W_0FFA_P_2 */
11029     { "vpsubd",         { XM, Vex, EXx }, 0 },
11030   },
11031   {
11032     /* VEX_W_0FFB_P_2 */
11033     { "vpsubq",         { XM, Vex, EXx }, 0 },
11034   },
11035   {
11036     /* VEX_W_0FFC_P_2 */
11037     { "vpaddb",         { XM, Vex, EXx }, 0 },
11038   },
11039   {
11040     /* VEX_W_0FFD_P_2 */
11041     { "vpaddw",         { XM, Vex, EXx }, 0 },
11042   },
11043   {
11044     /* VEX_W_0FFE_P_2 */
11045     { "vpaddd",         { XM, Vex, EXx }, 0 },
11046   },
11047   {
11048     /* VEX_W_0F3800_P_2  */
11049     { "vpshufb",        { XM, Vex, EXx }, 0 },
11050   },
11051   {
11052     /* VEX_W_0F3801_P_2  */
11053     { "vphaddw",        { XM, Vex, EXx }, 0 },
11054   },
11055   {
11056     /* VEX_W_0F3802_P_2  */
11057     { "vphaddd",        { XM, Vex, EXx }, 0 },
11058   },
11059   {
11060     /* VEX_W_0F3803_P_2  */
11061     { "vphaddsw",       { XM, Vex, EXx }, 0 },
11062   },
11063   {
11064     /* VEX_W_0F3804_P_2  */
11065     { "vpmaddubsw",     { XM, Vex, EXx }, 0 },
11066   },
11067   {
11068     /* VEX_W_0F3805_P_2  */
11069     { "vphsubw",        { XM, Vex, EXx }, 0 },
11070   },
11071   {
11072     /* VEX_W_0F3806_P_2  */
11073     { "vphsubd",        { XM, Vex, EXx }, 0 },
11074   },
11075   {
11076     /* VEX_W_0F3807_P_2  */
11077     { "vphsubsw",       { XM, Vex, EXx }, 0 },
11078   },
11079   {
11080     /* VEX_W_0F3808_P_2  */
11081     { "vpsignb",        { XM, Vex, EXx }, 0 },
11082   },
11083   {
11084     /* VEX_W_0F3809_P_2  */
11085     { "vpsignw",        { XM, Vex, EXx }, 0 },
11086   },
11087   {
11088     /* VEX_W_0F380A_P_2  */
11089     { "vpsignd",        { XM, Vex, EXx }, 0 },
11090   },
11091   {
11092     /* VEX_W_0F380B_P_2  */
11093     { "vpmulhrsw",      { XM, Vex, EXx }, 0 },
11094   },
11095   {
11096     /* VEX_W_0F380C_P_2  */
11097     { "vpermilps",      { XM, Vex, EXx }, 0 },
11098   },
11099   {
11100     /* VEX_W_0F380D_P_2  */
11101     { "vpermilpd",      { XM, Vex, EXx }, 0 },
11102   },
11103   {
11104     /* VEX_W_0F380E_P_2  */
11105     { "vtestps",        { XM, EXx }, 0 },
11106   },
11107   {
11108     /* VEX_W_0F380F_P_2  */
11109     { "vtestpd",        { XM, EXx }, 0 },
11110   },
11111   {
11112     /* VEX_W_0F3816_P_2  */
11113     { "vpermps",        { XM, Vex, EXx }, 0 },
11114   },
11115   {
11116     /* VEX_W_0F3817_P_2 */
11117     { "vptest",         { XM, EXx }, 0 },
11118   },
11119   {
11120     /* VEX_W_0F3818_P_2 */
11121     { "vbroadcastss",   { XM, EXxmm_md }, 0 },
11122   },
11123   {
11124     /* VEX_W_0F3819_P_2 */
11125     { "vbroadcastsd",   { XM, EXxmm_mq }, 0 },
11126   },
11127   {
11128     /* VEX_W_0F381A_P_2_M_0 */
11129     { "vbroadcastf128", { XM, Mxmm }, 0 },
11130   },
11131   {
11132     /* VEX_W_0F381C_P_2 */
11133     { "vpabsb",         { XM, EXx }, 0 },
11134   },
11135   {
11136     /* VEX_W_0F381D_P_2 */
11137     { "vpabsw",         { XM, EXx }, 0 },
11138   },
11139   {
11140     /* VEX_W_0F381E_P_2 */
11141     { "vpabsd",         { XM, EXx }, 0 },
11142   },
11143   {
11144     /* VEX_W_0F3820_P_2 */
11145     { "vpmovsxbw",      { XM, EXxmmq }, 0 },
11146   },
11147   {
11148     /* VEX_W_0F3821_P_2 */
11149     { "vpmovsxbd",      { XM, EXxmmqd }, 0 },
11150   },
11151   {
11152     /* VEX_W_0F3822_P_2 */
11153     { "vpmovsxbq",      { XM, EXxmmdw }, 0 },
11154   },
11155   {
11156     /* VEX_W_0F3823_P_2 */
11157     { "vpmovsxwd",      { XM, EXxmmq }, 0 },
11158   },
11159   {
11160     /* VEX_W_0F3824_P_2 */
11161     { "vpmovsxwq",      { XM, EXxmmqd }, 0 },
11162   },
11163   {
11164     /* VEX_W_0F3825_P_2 */
11165     { "vpmovsxdq",      { XM, EXxmmq }, 0 },
11166   },
11167   {
11168     /* VEX_W_0F3828_P_2 */
11169     { "vpmuldq",        { XM, Vex, EXx }, 0 },
11170   },
11171   {
11172     /* VEX_W_0F3829_P_2 */
11173     { "vpcmpeqq",       { XM, Vex, EXx }, 0 },
11174   },
11175   {
11176     /* VEX_W_0F382A_P_2_M_0 */
11177     { "vmovntdqa",      { XM, Mx }, 0 },
11178   },
11179   {
11180     /* VEX_W_0F382B_P_2 */
11181     { "vpackusdw",      { XM, Vex, EXx }, 0 },
11182   },
11183   {
11184     /* VEX_W_0F382C_P_2_M_0 */
11185     { "vmaskmovps",     { XM, Vex, Mx }, 0 },
11186   },
11187   {
11188     /* VEX_W_0F382D_P_2_M_0 */
11189     { "vmaskmovpd",     { XM, Vex, Mx }, 0 },
11190   },
11191   {
11192     /* VEX_W_0F382E_P_2_M_0 */
11193     { "vmaskmovps",     { Mx, Vex, XM }, 0 },
11194   },
11195   {
11196     /* VEX_W_0F382F_P_2_M_0 */
11197     { "vmaskmovpd",     { Mx, Vex, XM }, 0 },
11198   },
11199   {
11200     /* VEX_W_0F3830_P_2 */
11201     { "vpmovzxbw",      { XM, EXxmmq }, 0 },
11202   },
11203   {
11204     /* VEX_W_0F3831_P_2 */
11205     { "vpmovzxbd",      { XM, EXxmmqd }, 0 },
11206   },
11207   {
11208     /* VEX_W_0F3832_P_2 */
11209     { "vpmovzxbq",      { XM, EXxmmdw }, 0 },
11210   },
11211   {
11212     /* VEX_W_0F3833_P_2 */
11213     { "vpmovzxwd",      { XM, EXxmmq }, 0 },
11214   },
11215   {
11216     /* VEX_W_0F3834_P_2 */
11217     { "vpmovzxwq",      { XM, EXxmmqd }, 0 },
11218   },
11219   {
11220     /* VEX_W_0F3835_P_2 */
11221     { "vpmovzxdq",      { XM, EXxmmq }, 0 },
11222   },
11223   {
11224     /* VEX_W_0F3836_P_2  */
11225     { "vpermd",         { XM, Vex, EXx }, 0 },
11226   },
11227   {
11228     /* VEX_W_0F3837_P_2 */
11229     { "vpcmpgtq",       { XM, Vex, EXx }, 0 },
11230   },
11231   {
11232     /* VEX_W_0F3838_P_2 */
11233     { "vpminsb",        { XM, Vex, EXx }, 0 },
11234   },
11235   {
11236     /* VEX_W_0F3839_P_2 */
11237     { "vpminsd",        { XM, Vex, EXx }, 0 },
11238   },
11239   {
11240     /* VEX_W_0F383A_P_2 */
11241     { "vpminuw",        { XM, Vex, EXx }, 0 },
11242   },
11243   {
11244     /* VEX_W_0F383B_P_2 */
11245     { "vpminud",        { XM, Vex, EXx }, 0 },
11246   },
11247   {
11248     /* VEX_W_0F383C_P_2 */
11249     { "vpmaxsb",        { XM, Vex, EXx }, 0 },
11250   },
11251   {
11252     /* VEX_W_0F383D_P_2 */
11253     { "vpmaxsd",        { XM, Vex, EXx }, 0 },
11254   },
11255   {
11256     /* VEX_W_0F383E_P_2 */
11257     { "vpmaxuw",        { XM, Vex, EXx }, 0 },
11258   },
11259   {
11260     /* VEX_W_0F383F_P_2 */
11261     { "vpmaxud",        { XM, Vex, EXx }, 0 },
11262   },
11263   {
11264     /* VEX_W_0F3840_P_2 */
11265     { "vpmulld",        { XM, Vex, EXx }, 0 },
11266   },
11267   {
11268     /* VEX_W_0F3841_P_2 */
11269     { "vphminposuw",    { XM, EXx }, 0 },
11270   },
11271   {
11272     /* VEX_W_0F3846_P_2 */
11273     { "vpsravd",        { XM, Vex, EXx }, 0 },
11274   },
11275   {
11276     /* VEX_W_0F3858_P_2 */
11277     { "vpbroadcastd", { XM, EXxmm_md }, 0 },
11278   },
11279   {
11280     /* VEX_W_0F3859_P_2 */
11281     { "vpbroadcastq",   { XM, EXxmm_mq }, 0 },
11282   },
11283   {
11284     /* VEX_W_0F385A_P_2_M_0 */
11285     { "vbroadcasti128", { XM, Mxmm }, 0 },
11286   },
11287   {
11288     /* VEX_W_0F3878_P_2 */
11289     { "vpbroadcastb",   { XM, EXxmm_mb }, 0 },
11290   },
11291   {
11292     /* VEX_W_0F3879_P_2 */
11293     { "vpbroadcastw",   { XM, EXxmm_mw }, 0 },
11294   },
11295   {
11296     /* VEX_W_0F38CF_P_2 */
11297     { "vgf2p8mulb", { XM, Vex, EXx }, 0 },
11298   },
11299   {
11300     /* VEX_W_0F38DB_P_2 */
11301     { "vaesimc",        { XM, EXx }, 0 },
11302   },
11303   {
11304     /* VEX_W_0F3A00_P_2 */
11305     { Bad_Opcode },
11306     { "vpermq",         { XM, EXx, Ib }, 0 },
11307   },
11308   {
11309     /* VEX_W_0F3A01_P_2 */
11310     { Bad_Opcode },
11311     { "vpermpd",        { XM, EXx, Ib }, 0 },
11312   },
11313   {
11314     /* VEX_W_0F3A02_P_2 */
11315     { "vpblendd",       { XM, Vex, EXx, Ib }, 0 },
11316   },
11317   {
11318     /* VEX_W_0F3A04_P_2 */
11319     { "vpermilps",      { XM, EXx, Ib }, 0 },
11320   },
11321   {
11322     /* VEX_W_0F3A05_P_2 */
11323     { "vpermilpd",      { XM, EXx, Ib }, 0 },
11324   },
11325   {
11326     /* VEX_W_0F3A06_P_2 */
11327     { "vperm2f128",     { XM, Vex256, EXx, Ib }, 0 },
11328   },
11329   {
11330     /* VEX_W_0F3A08_P_2 */
11331     { "vroundps",       { XM, EXx, Ib }, 0 },
11332   },
11333   {
11334     /* VEX_W_0F3A09_P_2 */
11335     { "vroundpd",       { XM, EXx, Ib }, 0 },
11336   },
11337   {
11338     /* VEX_W_0F3A0A_P_2 */
11339     { "vroundss",       { XMScalar, VexScalar, EXdScalar, Ib }, 0 },
11340   },
11341   {
11342     /* VEX_W_0F3A0B_P_2 */
11343     { "vroundsd",       { XMScalar, VexScalar, EXqScalar, Ib }, 0 },
11344   },
11345   {
11346     /* VEX_W_0F3A0C_P_2 */
11347     { "vblendps",       { XM, Vex, EXx, Ib }, 0 },
11348   },
11349   {
11350     /* VEX_W_0F3A0D_P_2 */
11351     { "vblendpd",       { XM, Vex, EXx, Ib }, 0 },
11352   },
11353   {
11354     /* VEX_W_0F3A0E_P_2 */
11355     { "vpblendw",       { XM, Vex, EXx, Ib }, 0 },
11356   },
11357   {
11358     /* VEX_W_0F3A0F_P_2 */
11359     { "vpalignr",       { XM, Vex, EXx, Ib }, 0 },
11360   },
11361   {
11362     /* VEX_W_0F3A14_P_2 */
11363     { "vpextrb",        { Edqb, XM, Ib }, 0 },
11364   },
11365   {
11366     /* VEX_W_0F3A15_P_2 */
11367     { "vpextrw",        { Edqw, XM, Ib }, 0 },
11368   },
11369   {
11370     /* VEX_W_0F3A18_P_2 */
11371     { "vinsertf128",    { XM, Vex256, EXxmm, Ib }, 0 },
11372   },
11373   {
11374     /* VEX_W_0F3A19_P_2 */
11375     { "vextractf128",   { EXxmm, XM, Ib }, 0 },
11376   },
11377   {
11378     /* VEX_W_0F3A20_P_2 */
11379     { "vpinsrb",        { XM, Vex128, Edqb, Ib }, 0 },
11380   },
11381   {
11382     /* VEX_W_0F3A21_P_2 */
11383     { "vinsertps",      { XM, Vex128, EXd, Ib }, 0 },
11384   },
11385   {
11386     /* VEX_W_0F3A30_P_2_LEN_0 */
11387     { MOD_TABLE (MOD_VEX_W_0_0F3A30_P_2_LEN_0) },
11388     { MOD_TABLE (MOD_VEX_W_1_0F3A30_P_2_LEN_0) },
11389   },
11390   {
11391     /* VEX_W_0F3A31_P_2_LEN_0 */
11392     { MOD_TABLE (MOD_VEX_W_0_0F3A31_P_2_LEN_0) },
11393     { MOD_TABLE (MOD_VEX_W_1_0F3A31_P_2_LEN_0) },
11394   },
11395   {
11396     /* VEX_W_0F3A32_P_2_LEN_0 */
11397     { MOD_TABLE (MOD_VEX_W_0_0F3A32_P_2_LEN_0) },
11398     { MOD_TABLE (MOD_VEX_W_1_0F3A32_P_2_LEN_0) },
11399   },
11400   {
11401     /* VEX_W_0F3A33_P_2_LEN_0 */
11402     { MOD_TABLE (MOD_VEX_W_0_0F3A33_P_2_LEN_0) },
11403     { MOD_TABLE (MOD_VEX_W_1_0F3A33_P_2_LEN_0) },
11404   },
11405   {
11406     /* VEX_W_0F3A38_P_2 */
11407     { "vinserti128",    { XM, Vex256, EXxmm, Ib }, 0 },
11408   },
11409   {
11410     /* VEX_W_0F3A39_P_2 */
11411     { "vextracti128",   { EXxmm, XM, Ib }, 0 },
11412   },
11413   {
11414     /* VEX_W_0F3A40_P_2 */
11415     { "vdpps",          { XM, Vex, EXx, Ib }, 0 },
11416   },
11417   {
11418     /* VEX_W_0F3A41_P_2 */
11419     { "vdppd",          { XM, Vex128, EXx, Ib }, 0 },
11420   },
11421   {
11422     /* VEX_W_0F3A42_P_2 */
11423     { "vmpsadbw",       { XM, Vex, EXx, Ib }, 0 },
11424   },
11425   {
11426     /* VEX_W_0F3A46_P_2 */
11427     { "vperm2i128",     { XM, Vex256, EXx, Ib }, 0 },
11428   },
11429   {
11430     /* VEX_W_0F3A48_P_2 */
11431     { "vpermil2ps",     { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 },
11432     { "vpermil2ps",     { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 },
11433   },
11434   {
11435     /* VEX_W_0F3A49_P_2 */
11436     { "vpermil2pd",     { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 },
11437     { "vpermil2pd",     { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 },
11438   },
11439   {
11440     /* VEX_W_0F3A4A_P_2 */
11441     { "vblendvps",      { XM, Vex, EXx, XMVexI4 }, 0 },
11442   },
11443   {
11444     /* VEX_W_0F3A4B_P_2 */
11445     { "vblendvpd",      { XM, Vex, EXx, XMVexI4 }, 0 },
11446   },
11447   {
11448     /* VEX_W_0F3A4C_P_2 */
11449     { "vpblendvb",      { XM, Vex, EXx, XMVexI4 }, 0 },
11450   },
11451   {
11452     /* VEX_W_0F3A62_P_2 */
11453     { "vpcmpistrm",     { XM, EXx, Ib }, 0 },
11454   },
11455   {
11456     /* VEX_W_0F3A63_P_2 */
11457     { "vpcmpistri",     { XM, EXx, Ib }, 0 },
11458   },
11459   {
11460     /* VEX_W_0F3ACE_P_2 */
11461     { Bad_Opcode },
11462     { "vgf2p8affineqb", { XM, Vex, EXx, Ib }, 0 },
11463   },
11464   {
11465     /* VEX_W_0F3ACF_P_2 */
11466     { Bad_Opcode },
11467     { "vgf2p8affineinvqb",  { XM, Vex, EXx, Ib }, 0 },
11468   },
11469   {
11470     /* VEX_W_0F3ADF_P_2 */
11471     { "vaeskeygenassist", { XM, EXx, Ib }, 0 },
11472   },
11473 #define NEED_VEX_W_TABLE
11474 #include "i386-dis-evex.h"
11475 #undef NEED_VEX_W_TABLE
11476 };
11477
11478 static const struct dis386 mod_table[][2] = {
11479   {
11480     /* MOD_8D */
11481     { "leaS",           { Gv, M }, 0 },
11482   },
11483   {
11484     /* MOD_C6_REG_7 */
11485     { Bad_Opcode },
11486     { RM_TABLE (RM_C6_REG_7) },
11487   },
11488   {
11489     /* MOD_C7_REG_7 */
11490     { Bad_Opcode },
11491     { RM_TABLE (RM_C7_REG_7) },
11492   },
11493   {
11494     /* MOD_FF_REG_3 */
11495     { "Jcall^", { indirEp }, 0 },
11496   },
11497   {
11498     /* MOD_FF_REG_5 */
11499     { "Jjmp^", { indirEp }, 0 },
11500   },
11501   {
11502     /* MOD_0F01_REG_0 */
11503     { X86_64_TABLE (X86_64_0F01_REG_0) },
11504     { RM_TABLE (RM_0F01_REG_0) },
11505   },
11506   {
11507     /* MOD_0F01_REG_1 */
11508     { X86_64_TABLE (X86_64_0F01_REG_1) },
11509     { RM_TABLE (RM_0F01_REG_1) },
11510   },
11511   {
11512     /* MOD_0F01_REG_2 */
11513     { X86_64_TABLE (X86_64_0F01_REG_2) },
11514     { RM_TABLE (RM_0F01_REG_2) },
11515   },
11516   {
11517     /* MOD_0F01_REG_3 */
11518     { X86_64_TABLE (X86_64_0F01_REG_3) },
11519     { RM_TABLE (RM_0F01_REG_3) },
11520   },
11521   {
11522     /* MOD_0F01_REG_5 */
11523     { PREFIX_TABLE (PREFIX_MOD_0_0F01_REG_5) },
11524     { RM_TABLE (RM_0F01_REG_5) },
11525   },
11526   {
11527     /* MOD_0F01_REG_7 */
11528     { "invlpg",         { Mb }, 0 },
11529     { RM_TABLE (RM_0F01_REG_7) },
11530   },
11531   {
11532     /* MOD_0F12_PREFIX_0 */
11533     { "movlps",         { XM, EXq }, PREFIX_OPCODE },
11534     { "movhlps",        { XM, EXq }, PREFIX_OPCODE },
11535   },
11536   {
11537     /* MOD_0F13 */
11538     { "movlpX",         { EXq, XM }, PREFIX_OPCODE },
11539   },
11540   {
11541     /* MOD_0F16_PREFIX_0 */
11542     { "movhps",         { XM, EXq }, 0 },
11543     { "movlhps",        { XM, EXq }, 0 },
11544   },
11545   {
11546     /* MOD_0F17 */
11547     { "movhpX",         { EXq, XM }, PREFIX_OPCODE },
11548   },
11549   {
11550     /* MOD_0F18_REG_0 */
11551     { "prefetchnta",    { Mb }, 0 },
11552   },
11553   {
11554     /* MOD_0F18_REG_1 */
11555     { "prefetcht0",     { Mb }, 0 },
11556   },
11557   {
11558     /* MOD_0F18_REG_2 */
11559     { "prefetcht1",     { Mb }, 0 },
11560   },
11561   {
11562     /* MOD_0F18_REG_3 */
11563     { "prefetcht2",     { Mb }, 0 },
11564   },
11565   {
11566     /* MOD_0F18_REG_4 */
11567     { "nop/reserved",   { Mb }, 0 },
11568   },
11569   {
11570     /* MOD_0F18_REG_5 */
11571     { "nop/reserved",   { Mb }, 0 },
11572   },
11573   {
11574     /* MOD_0F18_REG_6 */
11575     { "nop/reserved",   { Mb }, 0 },
11576   },
11577   {
11578     /* MOD_0F18_REG_7 */
11579     { "nop/reserved",   { Mb }, 0 },
11580   },
11581   {
11582     /* MOD_0F1A_PREFIX_0 */
11583     { "bndldx",         { Gbnd, Ev_bnd }, 0 },
11584     { "nopQ",           { Ev }, 0 },
11585   },
11586   {
11587     /* MOD_0F1B_PREFIX_0 */
11588     { "bndstx",         { Ev_bnd, Gbnd }, 0 },
11589     { "nopQ",           { Ev }, 0 },
11590   },
11591   {
11592     /* MOD_0F1B_PREFIX_1 */
11593     { "bndmk",          { Gbnd, Ev_bnd }, 0 },
11594     { "nopQ",           { Ev }, 0 },
11595   },
11596   {
11597     /* MOD_0F1E_PREFIX_1 */
11598     { "nopQ",           { Ev }, 0 },
11599     { REG_TABLE (REG_0F1E_MOD_3) },
11600   },
11601   {
11602     /* MOD_0F24 */
11603     { Bad_Opcode },
11604     { "movL",           { Rd, Td }, 0 },
11605   },
11606   {
11607     /* MOD_0F26 */
11608     { Bad_Opcode },
11609     { "movL",           { Td, Rd }, 0 },
11610   },
11611   {
11612     /* MOD_0F2B_PREFIX_0 */
11613     {"movntps",         { Mx, XM }, PREFIX_OPCODE },
11614   },
11615   {
11616     /* MOD_0F2B_PREFIX_1 */
11617     {"movntss",         { Md, XM }, PREFIX_OPCODE },
11618   },
11619   {
11620     /* MOD_0F2B_PREFIX_2 */
11621     {"movntpd",         { Mx, XM }, PREFIX_OPCODE },
11622   },
11623   {
11624     /* MOD_0F2B_PREFIX_3 */
11625     {"movntsd",         { Mq, XM }, PREFIX_OPCODE },
11626   },
11627   {
11628     /* MOD_0F51 */
11629     { Bad_Opcode },
11630     { "movmskpX",       { Gdq, XS }, PREFIX_OPCODE },
11631   },
11632   {
11633     /* MOD_0F71_REG_2 */
11634     { Bad_Opcode },
11635     { "psrlw",          { MS, Ib }, 0 },
11636   },
11637   {
11638     /* MOD_0F71_REG_4 */
11639     { Bad_Opcode },
11640     { "psraw",          { MS, Ib }, 0 },
11641   },
11642   {
11643     /* MOD_0F71_REG_6 */
11644     { Bad_Opcode },
11645     { "psllw",          { MS, Ib }, 0 },
11646   },
11647   {
11648     /* MOD_0F72_REG_2 */
11649     { Bad_Opcode },
11650     { "psrld",          { MS, Ib }, 0 },
11651   },
11652   {
11653     /* MOD_0F72_REG_4 */
11654     { Bad_Opcode },
11655     { "psrad",          { MS, Ib }, 0 },
11656   },
11657   {
11658     /* MOD_0F72_REG_6 */
11659     { Bad_Opcode },
11660     { "pslld",          { MS, Ib }, 0 },
11661   },
11662   {
11663     /* MOD_0F73_REG_2 */
11664     { Bad_Opcode },
11665     { "psrlq",          { MS, Ib }, 0 },
11666   },
11667   {
11668     /* MOD_0F73_REG_3 */
11669     { Bad_Opcode },
11670     { PREFIX_TABLE (PREFIX_0F73_REG_3) },
11671   },
11672   {
11673     /* MOD_0F73_REG_6 */
11674     { Bad_Opcode },
11675     { "psllq",          { MS, Ib }, 0 },
11676   },
11677   {
11678     /* MOD_0F73_REG_7 */
11679     { Bad_Opcode },
11680     { PREFIX_TABLE (PREFIX_0F73_REG_7) },
11681   },
11682   {
11683     /* MOD_0FAE_REG_0 */
11684     { "fxsave",         { FXSAVE }, 0 },
11685     { PREFIX_TABLE (PREFIX_0FAE_REG_0) },
11686   },
11687   {
11688     /* MOD_0FAE_REG_1 */
11689     { "fxrstor",        { FXSAVE }, 0 },
11690     { PREFIX_TABLE (PREFIX_0FAE_REG_1) },
11691   },
11692   {
11693     /* MOD_0FAE_REG_2 */
11694     { "ldmxcsr",        { Md }, 0 },
11695     { PREFIX_TABLE (PREFIX_0FAE_REG_2) },
11696   },
11697   {
11698     /* MOD_0FAE_REG_3 */
11699     { "stmxcsr",        { Md }, 0 },
11700     { PREFIX_TABLE (PREFIX_0FAE_REG_3) },
11701   },
11702   {
11703     /* MOD_0FAE_REG_4 */
11704     { PREFIX_TABLE (PREFIX_MOD_0_0FAE_REG_4) },
11705     { PREFIX_TABLE (PREFIX_MOD_3_0FAE_REG_4) },
11706   },
11707   {
11708     /* MOD_0FAE_REG_5 */
11709     { PREFIX_TABLE (PREFIX_MOD_0_0FAE_REG_5) },
11710     { PREFIX_TABLE (PREFIX_MOD_3_0FAE_REG_5) },
11711   },
11712   {
11713     /* MOD_0FAE_REG_6 */
11714     { PREFIX_TABLE (PREFIX_0FAE_REG_6) },
11715     { RM_TABLE (RM_0FAE_REG_6) },
11716   },
11717   {
11718     /* MOD_0FAE_REG_7 */
11719     { PREFIX_TABLE (PREFIX_0FAE_REG_7) },
11720     { RM_TABLE (RM_0FAE_REG_7) },
11721   },
11722   {
11723     /* MOD_0FB2 */
11724     { "lssS",           { Gv, Mp }, 0 },
11725   },
11726   {
11727     /* MOD_0FB4 */
11728     { "lfsS",           { Gv, Mp }, 0 },
11729   },
11730   {
11731     /* MOD_0FB5 */
11732     { "lgsS",           { Gv, Mp }, 0 },
11733   },
11734   {
11735     /* MOD_0FC3 */
11736     { PREFIX_TABLE (PREFIX_MOD_0_0FC3) },
11737   },
11738   {
11739     /* MOD_0FC7_REG_3 */
11740     { "xrstors",        { FXSAVE }, 0 },
11741   },
11742   {
11743     /* MOD_0FC7_REG_4 */
11744     { "xsavec",         { FXSAVE }, 0 },
11745   },
11746   {
11747     /* MOD_0FC7_REG_5 */
11748     { "xsaves",         { FXSAVE }, 0 },
11749   },
11750   {
11751     /* MOD_0FC7_REG_6 */
11752     { PREFIX_TABLE (PREFIX_MOD_0_0FC7_REG_6) },
11753     { PREFIX_TABLE (PREFIX_MOD_3_0FC7_REG_6) }
11754   },
11755   {
11756     /* MOD_0FC7_REG_7 */
11757     { "vmptrst",        { Mq }, 0 },
11758     { PREFIX_TABLE (PREFIX_MOD_3_0FC7_REG_7) }
11759   },
11760   {
11761     /* MOD_0FD7 */
11762     { Bad_Opcode },
11763     { "pmovmskb",       { Gdq, MS }, 0 },
11764   },
11765   {
11766     /* MOD_0FE7_PREFIX_2 */
11767     { "movntdq",        { Mx, XM }, 0 },
11768   },
11769   {
11770     /* MOD_0FF0_PREFIX_3 */
11771     { "lddqu",          { XM, M }, 0 },
11772   },
11773   {
11774     /* MOD_0F382A_PREFIX_2 */
11775     { "movntdqa",       { XM, Mx }, 0 },
11776   },
11777   {
11778     /* MOD_0F38F5_PREFIX_2 */
11779     { "wrussK",         { M, Gdq }, PREFIX_OPCODE },
11780   },
11781   {
11782     /* MOD_0F38F6_PREFIX_0 */
11783     { "wrssK",          { M, Gdq }, PREFIX_OPCODE },
11784   },
11785   {
11786     /* MOD_62_32BIT */
11787     { "bound{S|}",      { Gv, Ma }, 0 },
11788     { EVEX_TABLE (EVEX_0F) },
11789   },
11790   {
11791     /* MOD_C4_32BIT */
11792     { "lesS",           { Gv, Mp }, 0 },
11793     { VEX_C4_TABLE (VEX_0F) },
11794   },
11795   {
11796     /* MOD_C5_32BIT */
11797     { "ldsS",           { Gv, Mp }, 0 },
11798     { VEX_C5_TABLE (VEX_0F) },
11799   },
11800   {
11801     /* MOD_VEX_0F12_PREFIX_0 */
11802     { VEX_LEN_TABLE (VEX_LEN_0F12_P_0_M_0) },
11803     { VEX_LEN_TABLE (VEX_LEN_0F12_P_0_M_1) },
11804   },
11805   {
11806     /* MOD_VEX_0F13 */
11807     { VEX_LEN_TABLE (VEX_LEN_0F13_M_0) },
11808   },
11809   {
11810     /* MOD_VEX_0F16_PREFIX_0 */
11811     { VEX_LEN_TABLE (VEX_LEN_0F16_P_0_M_0) },
11812     { VEX_LEN_TABLE (VEX_LEN_0F16_P_0_M_1) },
11813   },
11814   {
11815     /* MOD_VEX_0F17 */
11816     { VEX_LEN_TABLE (VEX_LEN_0F17_M_0) },
11817   },
11818   {
11819     /* MOD_VEX_0F2B */
11820     { VEX_W_TABLE (VEX_W_0F2B_M_0) },
11821   },
11822   {
11823     /* MOD_VEX_W_0_0F41_P_0_LEN_1 */
11824     { Bad_Opcode },
11825     { "kandw",          { MaskG, MaskVex, MaskR }, 0 },
11826   },
11827   {
11828     /* MOD_VEX_W_1_0F41_P_0_LEN_1 */
11829     { Bad_Opcode },
11830     { "kandq",          { MaskG, MaskVex, MaskR }, 0 },
11831   },
11832   {
11833     /* MOD_VEX_W_0_0F41_P_2_LEN_1 */
11834     { Bad_Opcode },
11835     { "kandb",          { MaskG, MaskVex, MaskR }, 0 },
11836   },
11837   {
11838     /* MOD_VEX_W_1_0F41_P_2_LEN_1 */
11839     { Bad_Opcode },
11840     { "kandd",          { MaskG, MaskVex, MaskR }, 0 },
11841   },
11842   {
11843     /* MOD_VEX_W_0_0F42_P_0_LEN_1 */
11844     { Bad_Opcode },
11845     { "kandnw",         { MaskG, MaskVex, MaskR }, 0 },
11846   },
11847   {
11848     /* MOD_VEX_W_1_0F42_P_0_LEN_1 */
11849     { Bad_Opcode },
11850     { "kandnq",         { MaskG, MaskVex, MaskR }, 0 },
11851   },
11852   {
11853     /* MOD_VEX_W_0_0F42_P_2_LEN_1 */
11854     { Bad_Opcode },
11855     { "kandnb",         { MaskG, MaskVex, MaskR }, 0 },
11856   },
11857   {
11858     /* MOD_VEX_W_1_0F42_P_2_LEN_1 */
11859     { Bad_Opcode },
11860     { "kandnd",         { MaskG, MaskVex, MaskR }, 0 },
11861   },
11862   {
11863     /* MOD_VEX_W_0_0F44_P_0_LEN_0 */
11864     { Bad_Opcode },
11865     { "knotw",          { MaskG, MaskR }, 0 },
11866   },
11867   {
11868     /* MOD_VEX_W_1_0F44_P_0_LEN_0 */
11869     { Bad_Opcode },
11870     { "knotq",          { MaskG, MaskR }, 0 },
11871   },
11872   {
11873     /* MOD_VEX_W_0_0F44_P_2_LEN_0 */
11874     { Bad_Opcode },
11875     { "knotb",          { MaskG, MaskR }, 0 },
11876   },
11877   {
11878     /* MOD_VEX_W_1_0F44_P_2_LEN_0 */
11879     { Bad_Opcode },
11880     { "knotd",          { MaskG, MaskR }, 0 },
11881   },
11882   {
11883     /* MOD_VEX_W_0_0F45_P_0_LEN_1 */
11884     { Bad_Opcode },
11885     { "korw",       { MaskG, MaskVex, MaskR }, 0 },
11886   },
11887   {
11888     /* MOD_VEX_W_1_0F45_P_0_LEN_1 */
11889     { Bad_Opcode },
11890     { "korq",       { MaskG, MaskVex, MaskR }, 0 },
11891   },
11892   {
11893     /* MOD_VEX_W_0_0F45_P_2_LEN_1 */
11894     { Bad_Opcode },
11895     { "korb",       { MaskG, MaskVex, MaskR }, 0 },
11896   },
11897   {
11898     /* MOD_VEX_W_1_0F45_P_2_LEN_1 */
11899     { Bad_Opcode },
11900     { "kord",       { MaskG, MaskVex, MaskR }, 0 },
11901   },
11902  {
11903     /* MOD_VEX_W_0_0F46_P_0_LEN_1 */
11904     { Bad_Opcode },
11905     { "kxnorw",     { MaskG, MaskVex, MaskR }, 0 },
11906   },
11907   {
11908     /* MOD_VEX_W_1_0F46_P_0_LEN_1 */
11909     { Bad_Opcode },
11910     { "kxnorq",     { MaskG, MaskVex, MaskR }, 0 },
11911   },
11912   {
11913     /* MOD_VEX_W_0_0F46_P_2_LEN_1 */
11914     { Bad_Opcode },
11915     { "kxnorb",     { MaskG, MaskVex, MaskR }, 0 },
11916   },
11917   {
11918     /* MOD_VEX_W_1_0F46_P_2_LEN_1 */
11919     { Bad_Opcode },
11920     { "kxnord",     { MaskG, MaskVex, MaskR }, 0 },
11921   },
11922   {
11923     /* MOD_VEX_W_0_0F47_P_0_LEN_1 */
11924     { Bad_Opcode },
11925     { "kxorw",      { MaskG, MaskVex, MaskR }, 0 },
11926   },
11927   {
11928     /* MOD_VEX_W_1_0F47_P_0_LEN_1 */
11929     { Bad_Opcode },
11930     { "kxorq",      { MaskG, MaskVex, MaskR }, 0 },
11931   },
11932   {
11933     /* MOD_VEX_W_0_0F47_P_2_LEN_1 */
11934     { Bad_Opcode },
11935     { "kxorb",      { MaskG, MaskVex, MaskR }, 0 },
11936   },
11937   {
11938     /* MOD_VEX_W_1_0F47_P_2_LEN_1 */
11939     { Bad_Opcode },
11940     { "kxord",      { MaskG, MaskVex, MaskR }, 0 },
11941   },
11942   {
11943     /* MOD_VEX_W_0_0F4A_P_0_LEN_1 */
11944     { Bad_Opcode },
11945     { "kaddw",          { MaskG, MaskVex, MaskR }, 0 },
11946   },
11947   {
11948     /* MOD_VEX_W_1_0F4A_P_0_LEN_1 */
11949     { Bad_Opcode },
11950     { "kaddq",          { MaskG, MaskVex, MaskR }, 0 },
11951   },
11952   {
11953     /* MOD_VEX_W_0_0F4A_P_2_LEN_1 */
11954     { Bad_Opcode },
11955     { "kaddb",          { MaskG, MaskVex, MaskR }, 0 },
11956   },
11957   {
11958     /* MOD_VEX_W_1_0F4A_P_2_LEN_1 */
11959     { Bad_Opcode },
11960     { "kaddd",          { MaskG, MaskVex, MaskR }, 0 },
11961   },
11962   {
11963     /* MOD_VEX_W_0_0F4B_P_0_LEN_1 */
11964     { Bad_Opcode },
11965     { "kunpckwd",   { MaskG, MaskVex, MaskR }, 0 },
11966   },
11967   {
11968     /* MOD_VEX_W_1_0F4B_P_0_LEN_1 */
11969     { Bad_Opcode },
11970     { "kunpckdq",   { MaskG, MaskVex, MaskR }, 0 },
11971   },
11972   {
11973     /* MOD_VEX_W_0_0F4B_P_2_LEN_1 */
11974     { Bad_Opcode },
11975     { "kunpckbw",   { MaskG, MaskVex, MaskR }, 0 },
11976   },
11977   {
11978     /* MOD_VEX_0F50 */
11979     { Bad_Opcode },
11980     { VEX_W_TABLE (VEX_W_0F50_M_0) },
11981   },
11982   {
11983     /* MOD_VEX_0F71_REG_2 */
11984     { Bad_Opcode },
11985     { PREFIX_TABLE (PREFIX_VEX_0F71_REG_2) },
11986   },
11987   {
11988     /* MOD_VEX_0F71_REG_4 */
11989     { Bad_Opcode },
11990     { PREFIX_TABLE (PREFIX_VEX_0F71_REG_4) },
11991   },
11992   {
11993     /* MOD_VEX_0F71_REG_6 */
11994     { Bad_Opcode },
11995     { PREFIX_TABLE (PREFIX_VEX_0F71_REG_6) },
11996   },
11997   {
11998     /* MOD_VEX_0F72_REG_2 */
11999     { Bad_Opcode },
12000     { PREFIX_TABLE (PREFIX_VEX_0F72_REG_2) },
12001   },
12002   {
12003     /* MOD_VEX_0F72_REG_4 */
12004     { Bad_Opcode },
12005     { PREFIX_TABLE (PREFIX_VEX_0F72_REG_4) },
12006   },
12007   {
12008     /* MOD_VEX_0F72_REG_6 */
12009     { Bad_Opcode },
12010     { PREFIX_TABLE (PREFIX_VEX_0F72_REG_6) },
12011   },
12012   {
12013     /* MOD_VEX_0F73_REG_2 */
12014     { Bad_Opcode },
12015     { PREFIX_TABLE (PREFIX_VEX_0F73_REG_2) },
12016   },
12017   {
12018     /* MOD_VEX_0F73_REG_3 */
12019     { Bad_Opcode },
12020     { PREFIX_TABLE (PREFIX_VEX_0F73_REG_3) },
12021   },
12022   {
12023     /* MOD_VEX_0F73_REG_6 */
12024     { Bad_Opcode },
12025     { PREFIX_TABLE (PREFIX_VEX_0F73_REG_6) },
12026   },
12027   {
12028     /* MOD_VEX_0F73_REG_7 */
12029     { Bad_Opcode },
12030     { PREFIX_TABLE (PREFIX_VEX_0F73_REG_7) },
12031   },
12032   {
12033     /* MOD_VEX_W_0_0F91_P_0_LEN_0 */
12034     { "kmovw",          { Ew, MaskG }, 0 },
12035     { Bad_Opcode },
12036   },
12037   {
12038     /* MOD_VEX_W_0_0F91_P_0_LEN_0 */
12039     { "kmovq",          { Eq, MaskG }, 0 },
12040     { Bad_Opcode },
12041   },
12042   {
12043     /* MOD_VEX_W_0_0F91_P_2_LEN_0 */
12044     { "kmovb",          { Eb, MaskG }, 0 },
12045     { Bad_Opcode },
12046   },
12047   {
12048     /* MOD_VEX_W_0_0F91_P_2_LEN_0 */
12049     { "kmovd",          { Ed, MaskG }, 0 },
12050     { Bad_Opcode },
12051   },
12052   {
12053     /* MOD_VEX_W_0_0F92_P_0_LEN_0 */
12054     { Bad_Opcode },
12055     { "kmovw",          { MaskG, Rdq }, 0 },
12056   },
12057   {
12058     /* MOD_VEX_W_0_0F92_P_2_LEN_0 */
12059     { Bad_Opcode },
12060     { "kmovb",          { MaskG, Rdq }, 0 },
12061   },
12062   {
12063     /* MOD_VEX_W_0_0F92_P_3_LEN_0 */
12064     { Bad_Opcode },
12065     { "kmovd",          { MaskG, Rdq }, 0 },
12066   },
12067   {
12068     /* MOD_VEX_W_1_0F92_P_3_LEN_0 */
12069     { Bad_Opcode },
12070     { "kmovq",          { MaskG, Rdq }, 0 },
12071   },
12072   {
12073     /* MOD_VEX_W_0_0F93_P_0_LEN_0 */
12074     { Bad_Opcode },
12075     { "kmovw",          { Gdq, MaskR }, 0 },
12076   },
12077   {
12078     /* MOD_VEX_W_0_0F93_P_2_LEN_0 */
12079     { Bad_Opcode },
12080     { "kmovb",          { Gdq, MaskR }, 0 },
12081   },
12082   {
12083     /* MOD_VEX_W_0_0F93_P_3_LEN_0 */
12084     { Bad_Opcode },
12085     { "kmovd",          { Gdq, MaskR }, 0 },
12086   },
12087   {
12088     /* MOD_VEX_W_1_0F93_P_3_LEN_0 */
12089     { Bad_Opcode },
12090     { "kmovq",          { Gdq, MaskR }, 0 },
12091   },
12092   {
12093     /* MOD_VEX_W_0_0F98_P_0_LEN_0 */
12094     { Bad_Opcode },
12095     { "kortestw", { MaskG, MaskR }, 0 },
12096   },
12097   {
12098     /* MOD_VEX_W_1_0F98_P_0_LEN_0 */
12099     { Bad_Opcode },
12100     { "kortestq", { MaskG, MaskR }, 0 },
12101   },
12102   {
12103     /* MOD_VEX_W_0_0F98_P_2_LEN_0 */
12104     { Bad_Opcode },
12105     { "kortestb", { MaskG, MaskR }, 0 },
12106   },
12107   {
12108     /* MOD_VEX_W_1_0F98_P_2_LEN_0 */
12109     { Bad_Opcode },
12110     { "kortestd", { MaskG, MaskR }, 0 },
12111   },
12112   {
12113     /* MOD_VEX_W_0_0F99_P_0_LEN_0 */
12114     { Bad_Opcode },
12115     { "ktestw", { MaskG, MaskR }, 0 },
12116   },
12117   {
12118     /* MOD_VEX_W_1_0F99_P_0_LEN_0 */
12119     { Bad_Opcode },
12120     { "ktestq", { MaskG, MaskR }, 0 },
12121   },
12122   {
12123     /* MOD_VEX_W_0_0F99_P_2_LEN_0 */
12124     { Bad_Opcode },
12125     { "ktestb", { MaskG, MaskR }, 0 },
12126   },
12127   {
12128     /* MOD_VEX_W_1_0F99_P_2_LEN_0 */
12129     { Bad_Opcode },
12130     { "ktestd", { MaskG, MaskR }, 0 },
12131   },
12132   {
12133     /* MOD_VEX_0FAE_REG_2 */
12134     { VEX_LEN_TABLE (VEX_LEN_0FAE_R_2_M_0) },
12135   },
12136   {
12137     /* MOD_VEX_0FAE_REG_3 */
12138     { VEX_LEN_TABLE (VEX_LEN_0FAE_R_3_M_0) },
12139   },
12140   {
12141     /* MOD_VEX_0FD7_PREFIX_2 */
12142     { Bad_Opcode },
12143     { VEX_W_TABLE (VEX_W_0FD7_P_2_M_1) },
12144   },
12145   {
12146     /* MOD_VEX_0FE7_PREFIX_2 */
12147     { VEX_W_TABLE (VEX_W_0FE7_P_2_M_0) },
12148   },
12149   {
12150     /* MOD_VEX_0FF0_PREFIX_3 */
12151     { VEX_W_TABLE (VEX_W_0FF0_P_3_M_0) },
12152   },
12153   {
12154     /* MOD_VEX_0F381A_PREFIX_2 */
12155     { VEX_LEN_TABLE (VEX_LEN_0F381A_P_2_M_0) },
12156   },
12157   {
12158     /* MOD_VEX_0F382A_PREFIX_2 */
12159     { VEX_W_TABLE (VEX_W_0F382A_P_2_M_0) },
12160   },
12161   {
12162     /* MOD_VEX_0F382C_PREFIX_2 */
12163     { VEX_W_TABLE (VEX_W_0F382C_P_2_M_0) },
12164   },
12165   {
12166     /* MOD_VEX_0F382D_PREFIX_2 */
12167     { VEX_W_TABLE (VEX_W_0F382D_P_2_M_0) },
12168   },
12169   {
12170     /* MOD_VEX_0F382E_PREFIX_2 */
12171     { VEX_W_TABLE (VEX_W_0F382E_P_2_M_0) },
12172   },
12173   {
12174     /* MOD_VEX_0F382F_PREFIX_2 */
12175     { VEX_W_TABLE (VEX_W_0F382F_P_2_M_0) },
12176   },
12177   {
12178     /* MOD_VEX_0F385A_PREFIX_2 */
12179     { VEX_LEN_TABLE (VEX_LEN_0F385A_P_2_M_0) },
12180   },
12181   {
12182     /* MOD_VEX_0F388C_PREFIX_2 */
12183     { "vpmaskmov%LW",   { XM, Vex, Mx }, 0 },
12184   },
12185   {
12186     /* MOD_VEX_0F388E_PREFIX_2 */
12187     { "vpmaskmov%LW",   { Mx, Vex, XM }, 0 },
12188   },
12189   {
12190     /* MOD_VEX_W_0_0F3A30_P_2_LEN_0 */
12191     { Bad_Opcode },
12192     { "kshiftrb",       { MaskG, MaskR, Ib }, 0 },
12193   },
12194   {
12195     /* MOD_VEX_W_1_0F3A30_P_2_LEN_0 */
12196     { Bad_Opcode },
12197     { "kshiftrw",       { MaskG, MaskR, Ib }, 0 },
12198   },
12199   {
12200     /* MOD_VEX_W_0_0F3A31_P_2_LEN_0 */
12201     { Bad_Opcode },
12202     { "kshiftrd",       { MaskG, MaskR, Ib }, 0 },
12203   },
12204   {
12205     /* MOD_VEX_W_1_0F3A31_P_2_LEN_0 */
12206     { Bad_Opcode },
12207     { "kshiftrq",       { MaskG, MaskR, Ib }, 0 },
12208   },
12209   {
12210     /* MOD_VEX_W_0_0F3A32_P_2_LEN_0 */
12211     { Bad_Opcode },
12212     { "kshiftlb",       { MaskG, MaskR, Ib }, 0 },
12213   },
12214   {
12215     /* MOD_VEX_W_1_0F3A32_P_2_LEN_0 */
12216     { Bad_Opcode },
12217     { "kshiftlw",       { MaskG, MaskR, Ib }, 0 },
12218   },
12219   {
12220     /* MOD_VEX_W_0_0F3A33_P_2_LEN_0 */
12221     { Bad_Opcode },
12222     { "kshiftld",       { MaskG, MaskR, Ib }, 0 },
12223   },
12224   {
12225     /* MOD_VEX_W_1_0F3A33_P_2_LEN_0 */
12226     { Bad_Opcode },
12227     { "kshiftlq",       { MaskG, MaskR, Ib }, 0 },
12228   },
12229 #define NEED_MOD_TABLE
12230 #include "i386-dis-evex.h"
12231 #undef NEED_MOD_TABLE
12232 };
12233
12234 static const struct dis386 rm_table[][8] = {
12235   {
12236     /* RM_C6_REG_7 */
12237     { "xabort",         { Skip_MODRM, Ib }, 0 },
12238   },
12239   {
12240     /* RM_C7_REG_7 */
12241     { "xbeginT",        { Skip_MODRM, Jv }, 0 },
12242   },
12243   {
12244     /* RM_0F01_REG_0 */
12245     { Bad_Opcode },
12246     { "vmcall",         { Skip_MODRM }, 0 },
12247     { "vmlaunch",       { Skip_MODRM }, 0 },
12248     { "vmresume",       { Skip_MODRM }, 0 },
12249     { "vmxoff",         { Skip_MODRM }, 0 },
12250   },
12251   {
12252     /* RM_0F01_REG_1 */
12253     { "monitor",        { { OP_Monitor, 0 } }, 0 },
12254     { "mwait",          { { OP_Mwait, 0 } }, 0 },
12255     { "clac",           { Skip_MODRM }, 0 },
12256     { "stac",           { Skip_MODRM }, 0 },
12257     { Bad_Opcode },
12258     { Bad_Opcode },
12259     { Bad_Opcode },
12260     { "encls",          { Skip_MODRM }, 0 },
12261   },
12262   {
12263     /* RM_0F01_REG_2 */
12264     { "xgetbv",         { Skip_MODRM }, 0 },
12265     { "xsetbv",         { Skip_MODRM }, 0 },
12266     { Bad_Opcode },
12267     { Bad_Opcode },
12268     { "vmfunc",         { Skip_MODRM }, 0 },
12269     { "xend",           { Skip_MODRM }, 0 },
12270     { "xtest",          { Skip_MODRM }, 0 },
12271     { "enclu",          { Skip_MODRM }, 0 },
12272   },
12273   {
12274     /* RM_0F01_REG_3 */
12275     { "vmrun",          { Skip_MODRM }, 0 },
12276     { "vmmcall",        { Skip_MODRM }, 0 },
12277     { "vmload",         { Skip_MODRM }, 0 },
12278     { "vmsave",         { Skip_MODRM }, 0 },
12279     { "stgi",           { Skip_MODRM }, 0 },
12280     { "clgi",           { Skip_MODRM }, 0 },
12281     { "skinit",         { Skip_MODRM }, 0 },
12282     { "invlpga",        { Skip_MODRM }, 0 },
12283   },
12284   {
12285     /* RM_0F01_REG_5 */
12286     { PREFIX_TABLE (PREFIX_MOD_3_0F01_REG_5_RM_0) },
12287     { Bad_Opcode },
12288     { PREFIX_TABLE (PREFIX_MOD_3_0F01_REG_5_RM_2) },
12289     { Bad_Opcode },
12290     { Bad_Opcode },
12291     { Bad_Opcode },
12292     { "rdpkru",         { Skip_MODRM }, 0 },
12293     { "wrpkru",         { Skip_MODRM }, 0 },
12294   },
12295   {
12296     /* RM_0F01_REG_7 */
12297     { "swapgs",         { Skip_MODRM }, 0  },
12298     { "rdtscp",         { Skip_MODRM }, 0  },
12299     { "monitorx",       { { OP_Monitor, 0 } }, 0  },
12300     { "mwaitx",         { { OP_Mwaitx,  0 } }, 0  },
12301     { "clzero",         { Skip_MODRM }, 0  },
12302   },
12303   {
12304     /* RM_0F1E_MOD_3_REG_7 */
12305     { "nopQ",           { Ev }, 0 },
12306     { "nopQ",           { Ev }, 0 },
12307     { "endbr64",        { Skip_MODRM },  PREFIX_OPCODE },
12308     { "endbr32",        { Skip_MODRM },  PREFIX_OPCODE },
12309     { "nopQ",           { Ev }, 0 },
12310     { "nopQ",           { Ev }, 0 },
12311     { "nopQ",           { Ev }, 0 },
12312     { "nopQ",           { Ev }, 0 },
12313   },
12314   {
12315     /* RM_0FAE_REG_6 */
12316     { "mfence",         { Skip_MODRM }, 0 },
12317   },
12318   {
12319     /* RM_0FAE_REG_7 */
12320     { "sfence",         { Skip_MODRM }, 0 },
12321
12322   },
12323 };
12324
12325 #define INTERNAL_DISASSEMBLER_ERROR _("<internal disassembler error>")
12326
12327 /* We use the high bit to indicate different name for the same
12328    prefix.  */
12329 #define REP_PREFIX      (0xf3 | 0x100)
12330 #define XACQUIRE_PREFIX (0xf2 | 0x200)
12331 #define XRELEASE_PREFIX (0xf3 | 0x400)
12332 #define BND_PREFIX      (0xf2 | 0x400)
12333 #define NOTRACK_PREFIX  (0x3e | 0x100)
12334
12335 static int
12336 ckprefix (void)
12337 {
12338   int newrex, i, length;
12339   rex = 0;
12340   rex_ignored = 0;
12341   prefixes = 0;
12342   used_prefixes = 0;
12343   rex_used = 0;
12344   last_lock_prefix = -1;
12345   last_repz_prefix = -1;
12346   last_repnz_prefix = -1;
12347   last_data_prefix = -1;
12348   last_addr_prefix = -1;
12349   last_rex_prefix = -1;
12350   last_seg_prefix = -1;
12351   fwait_prefix = -1;
12352   active_seg_prefix = 0;
12353   for (i = 0; i < (int) ARRAY_SIZE (all_prefixes); i++)
12354     all_prefixes[i] = 0;
12355   i = 0;
12356   length = 0;
12357   /* The maximum instruction length is 15bytes.  */
12358   while (length < MAX_CODE_LENGTH - 1)
12359     {
12360       FETCH_DATA (the_info, codep + 1);
12361       newrex = 0;
12362       switch (*codep)
12363         {
12364         /* REX prefixes family.  */
12365         case 0x40:
12366         case 0x41:
12367         case 0x42:
12368         case 0x43:
12369         case 0x44:
12370         case 0x45:
12371         case 0x46:
12372         case 0x47:
12373         case 0x48:
12374         case 0x49:
12375         case 0x4a:
12376         case 0x4b:
12377         case 0x4c:
12378         case 0x4d:
12379         case 0x4e:
12380         case 0x4f:
12381           if (address_mode == mode_64bit)
12382             newrex = *codep;
12383           else
12384             return 1;
12385           last_rex_prefix = i;
12386           break;
12387         case 0xf3:
12388           prefixes |= PREFIX_REPZ;
12389           last_repz_prefix = i;
12390           break;
12391         case 0xf2:
12392           prefixes |= PREFIX_REPNZ;
12393           last_repnz_prefix = i;
12394           break;
12395         case 0xf0:
12396           prefixes |= PREFIX_LOCK;
12397           last_lock_prefix = i;
12398           break;
12399         case 0x2e:
12400           prefixes |= PREFIX_CS;
12401           last_seg_prefix = i;
12402           active_seg_prefix = PREFIX_CS;
12403           break;
12404         case 0x36:
12405           prefixes |= PREFIX_SS;
12406           last_seg_prefix = i;
12407           active_seg_prefix = PREFIX_SS;
12408           break;
12409         case 0x3e:
12410           prefixes |= PREFIX_DS;
12411           last_seg_prefix = i;
12412           active_seg_prefix = PREFIX_DS;
12413           break;
12414         case 0x26:
12415           prefixes |= PREFIX_ES;
12416           last_seg_prefix = i;
12417           active_seg_prefix = PREFIX_ES;
12418           break;
12419         case 0x64:
12420           prefixes |= PREFIX_FS;
12421           last_seg_prefix = i;
12422           active_seg_prefix = PREFIX_FS;
12423           break;
12424         case 0x65:
12425           prefixes |= PREFIX_GS;
12426           last_seg_prefix = i;
12427           active_seg_prefix = PREFIX_GS;
12428           break;
12429         case 0x66:
12430           prefixes |= PREFIX_DATA;
12431           last_data_prefix = i;
12432           break;
12433         case 0x67:
12434           prefixes |= PREFIX_ADDR;
12435           last_addr_prefix = i;
12436           break;
12437         case FWAIT_OPCODE:
12438           /* fwait is really an instruction.  If there are prefixes
12439              before the fwait, they belong to the fwait, *not* to the
12440              following instruction.  */
12441           fwait_prefix = i;
12442           if (prefixes || rex)
12443             {
12444               prefixes |= PREFIX_FWAIT;
12445               codep++;
12446               /* This ensures that the previous REX prefixes are noticed
12447                  as unused prefixes, as in the return case below.  */
12448               rex_used = rex;
12449               return 1;
12450             }
12451           prefixes = PREFIX_FWAIT;
12452           break;
12453         default:
12454           return 1;
12455         }
12456       /* Rex is ignored when followed by another prefix.  */
12457       if (rex)
12458         {
12459           rex_used = rex;
12460           return 1;
12461         }
12462       if (*codep != FWAIT_OPCODE)
12463         all_prefixes[i++] = *codep;
12464       rex = newrex;
12465       codep++;
12466       length++;
12467     }
12468   return 0;
12469 }
12470
12471 /* Return the name of the prefix byte PREF, or NULL if PREF is not a
12472    prefix byte.  */
12473
12474 static const char *
12475 prefix_name (int pref, int sizeflag)
12476 {
12477   static const char *rexes [16] =
12478     {
12479       "rex",            /* 0x40 */
12480       "rex.B",          /* 0x41 */
12481       "rex.X",          /* 0x42 */
12482       "rex.XB",         /* 0x43 */
12483       "rex.R",          /* 0x44 */
12484       "rex.RB",         /* 0x45 */
12485       "rex.RX",         /* 0x46 */
12486       "rex.RXB",        /* 0x47 */
12487       "rex.W",          /* 0x48 */
12488       "rex.WB",         /* 0x49 */
12489       "rex.WX",         /* 0x4a */
12490       "rex.WXB",        /* 0x4b */
12491       "rex.WR",         /* 0x4c */
12492       "rex.WRB",        /* 0x4d */
12493       "rex.WRX",        /* 0x4e */
12494       "rex.WRXB",       /* 0x4f */
12495     };
12496
12497   switch (pref)
12498     {
12499     /* REX prefixes family.  */
12500     case 0x40:
12501     case 0x41:
12502     case 0x42:
12503     case 0x43:
12504     case 0x44:
12505     case 0x45:
12506     case 0x46:
12507     case 0x47:
12508     case 0x48:
12509     case 0x49:
12510     case 0x4a:
12511     case 0x4b:
12512     case 0x4c:
12513     case 0x4d:
12514     case 0x4e:
12515     case 0x4f:
12516       return rexes [pref - 0x40];
12517     case 0xf3:
12518       return "repz";
12519     case 0xf2:
12520       return "repnz";
12521     case 0xf0:
12522       return "lock";
12523     case 0x2e:
12524       return "cs";
12525     case 0x36:
12526       return "ss";
12527     case 0x3e:
12528       return "ds";
12529     case 0x26:
12530       return "es";
12531     case 0x64:
12532       return "fs";
12533     case 0x65:
12534       return "gs";
12535     case 0x66:
12536       return (sizeflag & DFLAG) ? "data16" : "data32";
12537     case 0x67:
12538       if (address_mode == mode_64bit)
12539         return (sizeflag & AFLAG) ? "addr32" : "addr64";
12540       else
12541         return (sizeflag & AFLAG) ? "addr16" : "addr32";
12542     case FWAIT_OPCODE:
12543       return "fwait";
12544     case REP_PREFIX:
12545       return "rep";
12546     case XACQUIRE_PREFIX:
12547       return "xacquire";
12548     case XRELEASE_PREFIX:
12549       return "xrelease";
12550     case BND_PREFIX:
12551       return "bnd";
12552     case NOTRACK_PREFIX:
12553       return "notrack";
12554     default:
12555       return NULL;
12556     }
12557 }
12558
12559 static char op_out[MAX_OPERANDS][100];
12560 static int op_ad, op_index[MAX_OPERANDS];
12561 static int two_source_ops;
12562 static bfd_vma op_address[MAX_OPERANDS];
12563 static bfd_vma op_riprel[MAX_OPERANDS];
12564 static bfd_vma start_pc;
12565
12566 /*
12567  *   On the 386's of 1988, the maximum length of an instruction is 15 bytes.
12568  *   (see topic "Redundant prefixes" in the "Differences from 8086"
12569  *   section of the "Virtual 8086 Mode" chapter.)
12570  * 'pc' should be the address of this instruction, it will
12571  *   be used to print the target address if this is a relative jump or call
12572  * The function returns the length of this instruction in bytes.
12573  */
12574
12575 static char intel_syntax;
12576 static char intel_mnemonic = !SYSV386_COMPAT;
12577 static char open_char;
12578 static char close_char;
12579 static char separator_char;
12580 static char scale_char;
12581
12582 enum x86_64_isa
12583 {
12584   amd64 = 0,
12585   intel64
12586 };
12587
12588 static enum x86_64_isa isa64;
12589
12590 /* Here for backwards compatibility.  When gdb stops using
12591    print_insn_i386_att and print_insn_i386_intel these functions can
12592    disappear, and print_insn_i386 be merged into print_insn.  */
12593 int
12594 print_insn_i386_att (bfd_vma pc, disassemble_info *info)
12595 {
12596   intel_syntax = 0;
12597
12598   return print_insn (pc, info);
12599 }
12600
12601 int
12602 print_insn_i386_intel (bfd_vma pc, disassemble_info *info)
12603 {
12604   intel_syntax = 1;
12605
12606   return print_insn (pc, info);
12607 }
12608
12609 int
12610 print_insn_i386 (bfd_vma pc, disassemble_info *info)
12611 {
12612   intel_syntax = -1;
12613
12614   return print_insn (pc, info);
12615 }
12616
12617 void
12618 print_i386_disassembler_options (FILE *stream)
12619 {
12620   fprintf (stream, _("\n\
12621 The following i386/x86-64 specific disassembler options are supported for use\n\
12622 with the -M switch (multiple options should be separated by commas):\n"));
12623
12624   fprintf (stream, _("  x86-64      Disassemble in 64bit mode\n"));
12625   fprintf (stream, _("  i386        Disassemble in 32bit mode\n"));
12626   fprintf (stream, _("  i8086       Disassemble in 16bit mode\n"));
12627   fprintf (stream, _("  att         Display instruction in AT&T syntax\n"));
12628   fprintf (stream, _("  intel       Display instruction in Intel syntax\n"));
12629   fprintf (stream, _("  att-mnemonic\n"
12630                      "              Display instruction in AT&T mnemonic\n"));
12631   fprintf (stream, _("  intel-mnemonic\n"
12632                      "              Display instruction in Intel mnemonic\n"));
12633   fprintf (stream, _("  addr64      Assume 64bit address size\n"));
12634   fprintf (stream, _("  addr32      Assume 32bit address size\n"));
12635   fprintf (stream, _("  addr16      Assume 16bit address size\n"));
12636   fprintf (stream, _("  data32      Assume 32bit data size\n"));
12637   fprintf (stream, _("  data16      Assume 16bit data size\n"));
12638   fprintf (stream, _("  suffix      Always display instruction suffix in AT&T syntax\n"));
12639   fprintf (stream, _("  amd64       Display instruction in AMD64 ISA\n"));
12640   fprintf (stream, _("  intel64     Display instruction in Intel64 ISA\n"));
12641 }
12642
12643 /* Bad opcode.  */
12644 static const struct dis386 bad_opcode = { "(bad)", { XX }, 0 };
12645
12646 /* Get a pointer to struct dis386 with a valid name.  */
12647
12648 static const struct dis386 *
12649 get_valid_dis386 (const struct dis386 *dp, disassemble_info *info)
12650 {
12651   int vindex, vex_table_index;
12652
12653   if (dp->name != NULL)
12654     return dp;
12655
12656   switch (dp->op[0].bytemode)
12657     {
12658     case USE_REG_TABLE:
12659       dp = &reg_table[dp->op[1].bytemode][modrm.reg];
12660       break;
12661
12662     case USE_MOD_TABLE:
12663       vindex = modrm.mod == 0x3 ? 1 : 0;
12664       dp = &mod_table[dp->op[1].bytemode][vindex];
12665       break;
12666
12667     case USE_RM_TABLE:
12668       dp = &rm_table[dp->op[1].bytemode][modrm.rm];
12669       break;
12670
12671     case USE_PREFIX_TABLE:
12672       if (need_vex)
12673         {
12674           /* The prefix in VEX is implicit.  */
12675           switch (vex.prefix)
12676             {
12677             case 0:
12678               vindex = 0;
12679               break;
12680             case REPE_PREFIX_OPCODE:
12681               vindex = 1;
12682               break;
12683             case DATA_PREFIX_OPCODE:
12684               vindex = 2;
12685               break;
12686             case REPNE_PREFIX_OPCODE:
12687               vindex = 3;
12688               break;
12689             default:
12690               abort ();
12691               break;
12692             }
12693         }
12694       else
12695         {
12696           int last_prefix = -1;
12697           int prefix = 0;
12698           vindex = 0;
12699           /* We check PREFIX_REPNZ and PREFIX_REPZ before PREFIX_DATA.
12700              When there are multiple PREFIX_REPNZ and PREFIX_REPZ, the
12701              last one wins.  */
12702           if ((prefixes & (PREFIX_REPZ | PREFIX_REPNZ)) != 0)
12703             {
12704               if (last_repz_prefix > last_repnz_prefix)
12705                 {
12706                   vindex = 1;
12707                   prefix = PREFIX_REPZ;
12708                   last_prefix = last_repz_prefix;
12709                 }
12710               else
12711                 {
12712                   vindex = 3;
12713                   prefix = PREFIX_REPNZ;
12714                   last_prefix = last_repnz_prefix;
12715                 }
12716
12717               /* Check if prefix should be ignored.  */
12718               if ((((prefix_table[dp->op[1].bytemode][vindex].prefix_requirement
12719                      & PREFIX_IGNORED) >> PREFIX_IGNORED_SHIFT)
12720                    & prefix) != 0)
12721                 vindex = 0;
12722             }
12723
12724           if (vindex == 0 && (prefixes & PREFIX_DATA) != 0)
12725             {
12726               vindex = 2;
12727               prefix = PREFIX_DATA;
12728               last_prefix = last_data_prefix;
12729             }
12730
12731           if (vindex != 0)
12732             {
12733               used_prefixes |= prefix;
12734               all_prefixes[last_prefix] = 0;
12735             }
12736         }
12737       dp = &prefix_table[dp->op[1].bytemode][vindex];
12738       break;
12739
12740     case USE_X86_64_TABLE:
12741       vindex = address_mode == mode_64bit ? 1 : 0;
12742       dp = &x86_64_table[dp->op[1].bytemode][vindex];
12743       break;
12744
12745     case USE_3BYTE_TABLE:
12746       FETCH_DATA (info, codep + 2);
12747       vindex = *codep++;
12748       dp = &three_byte_table[dp->op[1].bytemode][vindex];
12749       end_codep = codep;
12750       modrm.mod = (*codep >> 6) & 3;
12751       modrm.reg = (*codep >> 3) & 7;
12752       modrm.rm = *codep & 7;
12753       break;
12754
12755     case USE_VEX_LEN_TABLE:
12756       if (!need_vex)
12757         abort ();
12758
12759       switch (vex.length)
12760         {
12761         case 128:
12762           vindex = 0;
12763           break;
12764         case 256:
12765           vindex = 1;
12766           break;
12767         default:
12768           abort ();
12769           break;
12770         }
12771
12772       dp = &vex_len_table[dp->op[1].bytemode][vindex];
12773       break;
12774
12775     case USE_XOP_8F_TABLE:
12776       FETCH_DATA (info, codep + 3);
12777       /* All bits in the REX prefix are ignored.  */
12778       rex_ignored = rex;
12779       rex = ~(*codep >> 5) & 0x7;
12780
12781       /* VEX_TABLE_INDEX is the mmmmm part of the XOP byte 1 "RCB.mmmmm".  */
12782       switch ((*codep & 0x1f))
12783         {
12784         default:
12785           dp = &bad_opcode;
12786           return dp;
12787         case 0x8:
12788           vex_table_index = XOP_08;
12789           break;
12790         case 0x9:
12791           vex_table_index = XOP_09;
12792           break;
12793         case 0xa:
12794           vex_table_index = XOP_0A;
12795           break;
12796         }
12797       codep++;
12798       vex.w = *codep & 0x80;
12799       if (vex.w && address_mode == mode_64bit)
12800         rex |= REX_W;
12801
12802       vex.register_specifier = (~(*codep >> 3)) & 0xf;
12803       if (address_mode != mode_64bit)
12804         {
12805           /* In 16/32-bit mode REX_B is silently ignored.  */
12806           rex &= ~REX_B;
12807           if (vex.register_specifier > 0x7)
12808             {
12809               dp = &bad_opcode;
12810               return dp;
12811             }
12812         }
12813
12814       vex.length = (*codep & 0x4) ? 256 : 128;
12815       switch ((*codep & 0x3))
12816         {
12817         case 0:
12818           vex.prefix = 0;
12819           break;
12820         case 1:
12821           vex.prefix = DATA_PREFIX_OPCODE;
12822           break;
12823         case 2:
12824           vex.prefix = REPE_PREFIX_OPCODE;
12825           break;
12826         case 3:
12827           vex.prefix = REPNE_PREFIX_OPCODE;
12828           break;
12829         }
12830       need_vex = 1;
12831       need_vex_reg = 1;
12832       codep++;
12833       vindex = *codep++;
12834       dp = &xop_table[vex_table_index][vindex];
12835
12836       end_codep = codep;
12837       FETCH_DATA (info, codep + 1);
12838       modrm.mod = (*codep >> 6) & 3;
12839       modrm.reg = (*codep >> 3) & 7;
12840       modrm.rm = *codep & 7;
12841       break;
12842
12843     case USE_VEX_C4_TABLE:
12844       /* VEX prefix.  */
12845       FETCH_DATA (info, codep + 3);
12846       /* All bits in the REX prefix are ignored.  */
12847       rex_ignored = rex;
12848       rex = ~(*codep >> 5) & 0x7;
12849       switch ((*codep & 0x1f))
12850         {
12851         default:
12852           dp = &bad_opcode;
12853           return dp;
12854         case 0x1:
12855           vex_table_index = VEX_0F;
12856           break;
12857         case 0x2:
12858           vex_table_index = VEX_0F38;
12859           break;
12860         case 0x3:
12861           vex_table_index = VEX_0F3A;
12862           break;
12863         }
12864       codep++;
12865       vex.w = *codep & 0x80;
12866       if (address_mode == mode_64bit)
12867         {
12868           if (vex.w)
12869             rex |= REX_W;
12870           vex.register_specifier = (~(*codep >> 3)) & 0xf;
12871         }
12872       else
12873         {
12874           /* For the 3-byte VEX prefix in 32-bit mode, the REX_B bit
12875              is ignored, other REX bits are 0 and the highest bit in
12876              VEX.vvvv is also ignored.  */
12877           rex = 0;
12878           vex.register_specifier = (~(*codep >> 3)) & 0x7;
12879         }
12880       vex.length = (*codep & 0x4) ? 256 : 128;
12881       switch ((*codep & 0x3))
12882         {
12883         case 0:
12884           vex.prefix = 0;
12885           break;
12886         case 1:
12887           vex.prefix = DATA_PREFIX_OPCODE;
12888           break;
12889         case 2:
12890           vex.prefix = REPE_PREFIX_OPCODE;
12891           break;
12892         case 3:
12893           vex.prefix = REPNE_PREFIX_OPCODE;
12894           break;
12895         }
12896       need_vex = 1;
12897       need_vex_reg = 1;
12898       codep++;
12899       vindex = *codep++;
12900       dp = &vex_table[vex_table_index][vindex];
12901       end_codep = codep;
12902       /* There is no MODRM byte for VEX0F 77.  */
12903       if (vex_table_index != VEX_0F || vindex != 0x77)
12904         {
12905           FETCH_DATA (info, codep + 1);
12906           modrm.mod = (*codep >> 6) & 3;
12907           modrm.reg = (*codep >> 3) & 7;
12908           modrm.rm = *codep & 7;
12909         }
12910       break;
12911
12912     case USE_VEX_C5_TABLE:
12913       /* VEX prefix.  */
12914       FETCH_DATA (info, codep + 2);
12915       /* All bits in the REX prefix are ignored.  */
12916       rex_ignored = rex;
12917       rex = (*codep & 0x80) ? 0 : REX_R;
12918
12919       /* For the 2-byte VEX prefix in 32-bit mode, the highest bit in
12920          VEX.vvvv is 1.  */
12921       vex.register_specifier = (~(*codep >> 3)) & 0xf;
12922       vex.w = 0;
12923       vex.length = (*codep & 0x4) ? 256 : 128;
12924       switch ((*codep & 0x3))
12925         {
12926         case 0:
12927           vex.prefix = 0;
12928           break;
12929         case 1:
12930           vex.prefix = DATA_PREFIX_OPCODE;
12931           break;
12932         case 2:
12933           vex.prefix = REPE_PREFIX_OPCODE;
12934           break;
12935         case 3:
12936           vex.prefix = REPNE_PREFIX_OPCODE;
12937           break;
12938         }
12939       need_vex = 1;
12940       need_vex_reg = 1;
12941       codep++;
12942       vindex = *codep++;
12943       dp = &vex_table[dp->op[1].bytemode][vindex];
12944       end_codep = codep;
12945       /* There is no MODRM byte for VEX 77.  */
12946       if (vindex != 0x77)
12947         {
12948           FETCH_DATA (info, codep + 1);
12949           modrm.mod = (*codep >> 6) & 3;
12950           modrm.reg = (*codep >> 3) & 7;
12951           modrm.rm = *codep & 7;
12952         }
12953       break;
12954
12955     case USE_VEX_W_TABLE:
12956       if (!need_vex)
12957         abort ();
12958
12959       dp = &vex_w_table[dp->op[1].bytemode][vex.w ? 1 : 0];
12960       break;
12961
12962     case USE_EVEX_TABLE:
12963       two_source_ops = 0;
12964       /* EVEX prefix.  */
12965       vex.evex = 1;
12966       FETCH_DATA (info, codep + 4);
12967       /* All bits in the REX prefix are ignored.  */
12968       rex_ignored = rex;
12969       /* The first byte after 0x62.  */
12970       rex = ~(*codep >> 5) & 0x7;
12971       vex.r = *codep & 0x10;
12972       switch ((*codep & 0xf))
12973         {
12974         default:
12975           return &bad_opcode;
12976         case 0x1:
12977           vex_table_index = EVEX_0F;
12978           break;
12979         case 0x2:
12980           vex_table_index = EVEX_0F38;
12981           break;
12982         case 0x3:
12983           vex_table_index = EVEX_0F3A;
12984           break;
12985         }
12986
12987       /* The second byte after 0x62.  */
12988       codep++;
12989       vex.w = *codep & 0x80;
12990       if (vex.w && address_mode == mode_64bit)
12991         rex |= REX_W;
12992
12993       vex.register_specifier = (~(*codep >> 3)) & 0xf;
12994       if (address_mode != mode_64bit)
12995         {
12996           /* In 16/32-bit mode silently ignore following bits.  */
12997           rex &= ~REX_B;
12998           vex.r = 1;
12999           vex.v = 1;
13000           vex.register_specifier &= 0x7;
13001         }
13002
13003       /* The U bit.  */
13004       if (!(*codep & 0x4))
13005         return &bad_opcode;
13006
13007       switch ((*codep & 0x3))
13008         {
13009         case 0:
13010           vex.prefix = 0;
13011           break;
13012         case 1:
13013           vex.prefix = DATA_PREFIX_OPCODE;
13014           break;
13015         case 2:
13016           vex.prefix = REPE_PREFIX_OPCODE;
13017           break;
13018         case 3:
13019           vex.prefix = REPNE_PREFIX_OPCODE;
13020           break;
13021         }
13022
13023       /* The third byte after 0x62.  */
13024       codep++;
13025
13026       /* Remember the static rounding bits.  */
13027       vex.ll = (*codep >> 5) & 3;
13028       vex.b = (*codep & 0x10) != 0;
13029
13030       vex.v = *codep & 0x8;
13031       vex.mask_register_specifier = *codep & 0x7;
13032       vex.zeroing = *codep & 0x80;
13033
13034       need_vex = 1;
13035       need_vex_reg = 1;
13036       codep++;
13037       vindex = *codep++;
13038       dp = &evex_table[vex_table_index][vindex];
13039       end_codep = codep;
13040       FETCH_DATA (info, codep + 1);
13041       modrm.mod = (*codep >> 6) & 3;
13042       modrm.reg = (*codep >> 3) & 7;
13043       modrm.rm = *codep & 7;
13044
13045       /* Set vector length.  */
13046       if (modrm.mod == 3 && vex.b)
13047         vex.length = 512;
13048       else
13049         {
13050           switch (vex.ll)
13051             {
13052             case 0x0:
13053               vex.length = 128;
13054               break;
13055             case 0x1:
13056               vex.length = 256;
13057               break;
13058             case 0x2:
13059               vex.length = 512;
13060               break;
13061             default:
13062               return &bad_opcode;
13063             }
13064         }
13065       break;
13066
13067     case 0:
13068       dp = &bad_opcode;
13069       break;
13070
13071     default:
13072       abort ();
13073     }
13074
13075   if (dp->name != NULL)
13076     return dp;
13077   else
13078     return get_valid_dis386 (dp, info);
13079 }
13080
13081 static void
13082 get_sib (disassemble_info *info, int sizeflag)
13083 {
13084   /* If modrm.mod == 3, operand must be register.  */
13085   if (need_modrm
13086       && ((sizeflag & AFLAG) || address_mode == mode_64bit)
13087       && modrm.mod != 3
13088       && modrm.rm == 4)
13089     {
13090       FETCH_DATA (info, codep + 2);
13091       sib.index = (codep [1] >> 3) & 7;
13092       sib.scale = (codep [1] >> 6) & 3;
13093       sib.base = codep [1] & 7;
13094     }
13095 }
13096
13097 static int
13098 print_insn (bfd_vma pc, disassemble_info *info)
13099 {
13100   const struct dis386 *dp;
13101   int i;
13102   char *op_txt[MAX_OPERANDS];
13103   int needcomma;
13104   int sizeflag, orig_sizeflag;
13105   const char *p;
13106   struct dis_private priv;
13107   int prefix_length;
13108
13109   priv.orig_sizeflag = AFLAG | DFLAG;
13110   if ((info->mach & bfd_mach_i386_i386) != 0)
13111     address_mode = mode_32bit;
13112   else if (info->mach == bfd_mach_i386_i8086)
13113     {
13114       address_mode = mode_16bit;
13115       priv.orig_sizeflag = 0;
13116     }
13117   else
13118     address_mode = mode_64bit;
13119
13120   if (intel_syntax == (char) -1)
13121     intel_syntax = (info->mach & bfd_mach_i386_intel_syntax) != 0;
13122
13123   for (p = info->disassembler_options; p != NULL; )
13124     {
13125       if (CONST_STRNEQ (p, "amd64"))
13126         isa64 = amd64;
13127       else if (CONST_STRNEQ (p, "intel64"))
13128         isa64 = intel64;
13129       else if (CONST_STRNEQ (p, "x86-64"))
13130         {
13131           address_mode = mode_64bit;
13132           priv.orig_sizeflag = AFLAG | DFLAG;
13133         }
13134       else if (CONST_STRNEQ (p, "i386"))
13135         {
13136           address_mode = mode_32bit;
13137           priv.orig_sizeflag = AFLAG | DFLAG;
13138         }
13139       else if (CONST_STRNEQ (p, "i8086"))
13140         {
13141           address_mode = mode_16bit;
13142           priv.orig_sizeflag = 0;
13143         }
13144       else if (CONST_STRNEQ (p, "intel"))
13145         {
13146           intel_syntax = 1;
13147           if (CONST_STRNEQ (p + 5, "-mnemonic"))
13148             intel_mnemonic = 1;
13149         }
13150       else if (CONST_STRNEQ (p, "att"))
13151         {
13152           intel_syntax = 0;
13153           if (CONST_STRNEQ (p + 3, "-mnemonic"))
13154             intel_mnemonic = 0;
13155         }
13156       else if (CONST_STRNEQ (p, "addr"))
13157         {
13158           if (address_mode == mode_64bit)
13159             {
13160               if (p[4] == '3' && p[5] == '2')
13161                 priv.orig_sizeflag &= ~AFLAG;
13162               else if (p[4] == '6' && p[5] == '4')
13163                 priv.orig_sizeflag |= AFLAG;
13164             }
13165           else
13166             {
13167               if (p[4] == '1' && p[5] == '6')
13168                 priv.orig_sizeflag &= ~AFLAG;
13169               else if (p[4] == '3' && p[5] == '2')
13170                 priv.orig_sizeflag |= AFLAG;
13171             }
13172         }
13173       else if (CONST_STRNEQ (p, "data"))
13174         {
13175           if (p[4] == '1' && p[5] == '6')
13176             priv.orig_sizeflag &= ~DFLAG;
13177           else if (p[4] == '3' && p[5] == '2')
13178             priv.orig_sizeflag |= DFLAG;
13179         }
13180       else if (CONST_STRNEQ (p, "suffix"))
13181         priv.orig_sizeflag |= SUFFIX_ALWAYS;
13182
13183       p = strchr (p, ',');
13184       if (p != NULL)
13185         p++;
13186     }
13187
13188   if (address_mode == mode_64bit && sizeof (bfd_vma) < 8)
13189     {
13190       (*info->fprintf_func) (info->stream,
13191                              _("64-bit address is disabled"));
13192       return -1;
13193     }
13194
13195   if (intel_syntax)
13196     {
13197       names64 = intel_names64;
13198       names32 = intel_names32;
13199       names16 = intel_names16;
13200       names8 = intel_names8;
13201       names8rex = intel_names8rex;
13202       names_seg = intel_names_seg;
13203       names_mm = intel_names_mm;
13204       names_bnd = intel_names_bnd;
13205       names_xmm = intel_names_xmm;
13206       names_ymm = intel_names_ymm;
13207       names_zmm = intel_names_zmm;
13208       index64 = intel_index64;
13209       index32 = intel_index32;
13210       names_mask = intel_names_mask;
13211       index16 = intel_index16;
13212       open_char = '[';
13213       close_char = ']';
13214       separator_char = '+';
13215       scale_char = '*';
13216     }
13217   else
13218     {
13219       names64 = att_names64;
13220       names32 = att_names32;
13221       names16 = att_names16;
13222       names8 = att_names8;
13223       names8rex = att_names8rex;
13224       names_seg = att_names_seg;
13225       names_mm = att_names_mm;
13226       names_bnd = att_names_bnd;
13227       names_xmm = att_names_xmm;
13228       names_ymm = att_names_ymm;
13229       names_zmm = att_names_zmm;
13230       index64 = att_index64;
13231       index32 = att_index32;
13232       names_mask = att_names_mask;
13233       index16 = att_index16;
13234       open_char = '(';
13235       close_char =  ')';
13236       separator_char = ',';
13237       scale_char = ',';
13238     }
13239
13240   /* The output looks better if we put 7 bytes on a line, since that
13241      puts most long word instructions on a single line.  Use 8 bytes
13242      for Intel L1OM.  */
13243   if ((info->mach & bfd_mach_l1om) != 0)
13244     info->bytes_per_line = 8;
13245   else
13246     info->bytes_per_line = 7;
13247
13248   info->private_data = &priv;
13249   priv.max_fetched = priv.the_buffer;
13250   priv.insn_start = pc;
13251
13252   obuf[0] = 0;
13253   for (i = 0; i < MAX_OPERANDS; ++i)
13254     {
13255       op_out[i][0] = 0;
13256       op_index[i] = -1;
13257     }
13258
13259   the_info = info;
13260   start_pc = pc;
13261   start_codep = priv.the_buffer;
13262   codep = priv.the_buffer;
13263
13264   if (OPCODES_SIGSETJMP (priv.bailout) != 0)
13265     {
13266       const char *name;
13267
13268       /* Getting here means we tried for data but didn't get it.  That
13269          means we have an incomplete instruction of some sort.  Just
13270          print the first byte as a prefix or a .byte pseudo-op.  */
13271       if (codep > priv.the_buffer)
13272         {
13273           name = prefix_name (priv.the_buffer[0], priv.orig_sizeflag);
13274           if (name != NULL)
13275             (*info->fprintf_func) (info->stream, "%s", name);
13276           else
13277             {
13278               /* Just print the first byte as a .byte instruction.  */
13279               (*info->fprintf_func) (info->stream, ".byte 0x%x",
13280                                      (unsigned int) priv.the_buffer[0]);
13281             }
13282
13283           return 1;
13284         }
13285
13286       return -1;
13287     }
13288
13289   obufp = obuf;
13290   sizeflag = priv.orig_sizeflag;
13291
13292   if (!ckprefix () || rex_used)
13293     {
13294       /* Too many prefixes or unused REX prefixes.  */
13295       for (i = 0;
13296            i < (int) ARRAY_SIZE (all_prefixes) && all_prefixes[i];
13297            i++)
13298         (*info->fprintf_func) (info->stream, "%s%s",
13299                                i == 0 ? "" : " ",
13300                                prefix_name (all_prefixes[i], sizeflag));
13301       return i;
13302     }
13303
13304   insn_codep = codep;
13305
13306   FETCH_DATA (info, codep + 1);
13307   two_source_ops = (*codep == 0x62) || (*codep == 0xc8);
13308
13309   if (((prefixes & PREFIX_FWAIT)
13310        && ((*codep < 0xd8) || (*codep > 0xdf))))
13311     {
13312       /* Handle prefixes before fwait.  */
13313       for (i = 0; i < fwait_prefix && all_prefixes[i];
13314            i++)
13315         (*info->fprintf_func) (info->stream, "%s ",
13316                                prefix_name (all_prefixes[i], sizeflag));
13317       (*info->fprintf_func) (info->stream, "fwait");
13318       return i + 1;
13319     }
13320
13321   if (*codep == 0x0f)
13322     {
13323       unsigned char threebyte;
13324
13325       codep++;
13326       FETCH_DATA (info, codep + 1);
13327       threebyte = *codep;
13328       dp = &dis386_twobyte[threebyte];
13329       need_modrm = twobyte_has_modrm[*codep];
13330       codep++;
13331     }
13332   else
13333     {
13334       dp = &dis386[*codep];
13335       need_modrm = onebyte_has_modrm[*codep];
13336       codep++;
13337     }
13338
13339   /* Save sizeflag for printing the extra prefixes later before updating
13340      it for mnemonic and operand processing.  The prefix names depend
13341      only on the address mode.  */
13342   orig_sizeflag = sizeflag;
13343   if (prefixes & PREFIX_ADDR)
13344     sizeflag ^= AFLAG;
13345   if ((prefixes & PREFIX_DATA))
13346     sizeflag ^= DFLAG;
13347
13348   end_codep = codep;
13349   if (need_modrm)
13350     {
13351       FETCH_DATA (info, codep + 1);
13352       modrm.mod = (*codep >> 6) & 3;
13353       modrm.reg = (*codep >> 3) & 7;
13354       modrm.rm = *codep & 7;
13355     }
13356
13357   need_vex = 0;
13358   need_vex_reg = 0;
13359   vex_w_done = 0;
13360   vex.evex = 0;
13361
13362   if (dp->name == NULL && dp->op[0].bytemode == FLOATCODE)
13363     {
13364       get_sib (info, sizeflag);
13365       dofloat (sizeflag);
13366     }
13367   else
13368     {
13369       dp = get_valid_dis386 (dp, info);
13370       if (dp != NULL && putop (dp->name, sizeflag) == 0)
13371         {
13372           get_sib (info, sizeflag);
13373           for (i = 0; i < MAX_OPERANDS; ++i)
13374             {
13375               obufp = op_out[i];
13376               op_ad = MAX_OPERANDS - 1 - i;
13377               if (dp->op[i].rtn)
13378                 (*dp->op[i].rtn) (dp->op[i].bytemode, sizeflag);
13379               /* For EVEX instruction after the last operand masking
13380                  should be printed.  */
13381               if (i == 0 && vex.evex)
13382                 {
13383                   /* Don't print {%k0}.  */
13384                   if (vex.mask_register_specifier)
13385                     {
13386                       oappend ("{");
13387                       oappend (names_mask[vex.mask_register_specifier]);
13388                       oappend ("}");
13389                     }
13390                   if (vex.zeroing)
13391                     oappend ("{z}");
13392                 }
13393             }
13394         }
13395     }
13396
13397   /* Check if the REX prefix is used.  */
13398   if (rex_ignored == 0 && (rex ^ rex_used) == 0 && last_rex_prefix >= 0)
13399     all_prefixes[last_rex_prefix] = 0;
13400
13401   /* Check if the SEG prefix is used.  */
13402   if ((prefixes & (PREFIX_CS | PREFIX_SS | PREFIX_DS | PREFIX_ES
13403                    | PREFIX_FS | PREFIX_GS)) != 0
13404       && (used_prefixes & active_seg_prefix) != 0)
13405     all_prefixes[last_seg_prefix] = 0;
13406
13407   /* Check if the ADDR prefix is used.  */
13408   if ((prefixes & PREFIX_ADDR) != 0
13409       && (used_prefixes & PREFIX_ADDR) != 0)
13410     all_prefixes[last_addr_prefix] = 0;
13411
13412   /* Check if the DATA prefix is used.  */
13413   if ((prefixes & PREFIX_DATA) != 0
13414       && (used_prefixes & PREFIX_DATA) != 0)
13415     all_prefixes[last_data_prefix] = 0;
13416
13417   /* Print the extra prefixes.  */
13418   prefix_length = 0;
13419   for (i = 0; i < (int) ARRAY_SIZE (all_prefixes); i++)
13420     if (all_prefixes[i])
13421       {
13422         const char *name;
13423         name = prefix_name (all_prefixes[i], orig_sizeflag);
13424         if (name == NULL)
13425           abort ();
13426         prefix_length += strlen (name) + 1;
13427         (*info->fprintf_func) (info->stream, "%s ", name);
13428       }
13429
13430   /* If the mandatory PREFIX_REPZ/PREFIX_REPNZ/PREFIX_DATA prefix is
13431      unused, opcode is invalid.  Since the PREFIX_DATA prefix may be
13432      used by putop and MMX/SSE operand and may be overriden by the
13433      PREFIX_REPZ/PREFIX_REPNZ fix, we check the PREFIX_DATA prefix
13434      separately.  */
13435   if (dp->prefix_requirement == PREFIX_OPCODE
13436       && dp != &bad_opcode
13437       && (((prefixes
13438             & (PREFIX_REPZ | PREFIX_REPNZ)) != 0
13439            && (used_prefixes
13440                & (PREFIX_REPZ | PREFIX_REPNZ)) == 0)
13441           || ((((prefixes
13442                  & (PREFIX_REPZ | PREFIX_REPNZ | PREFIX_DATA))
13443                 == PREFIX_DATA)
13444                && (used_prefixes & PREFIX_DATA) == 0))))
13445     {
13446       (*info->fprintf_func) (info->stream, "(bad)");
13447       return end_codep - priv.the_buffer;
13448     }
13449
13450   /* Check maximum code length.  */
13451   if ((codep - start_codep) > MAX_CODE_LENGTH)
13452     {
13453       (*info->fprintf_func) (info->stream, "(bad)");
13454       return MAX_CODE_LENGTH;
13455     }
13456
13457   obufp = mnemonicendp;
13458   for (i = strlen (obuf) + prefix_length; i < 6; i++)
13459     oappend (" ");
13460   oappend (" ");
13461   (*info->fprintf_func) (info->stream, "%s", obuf);
13462
13463   /* The enter and bound instructions are printed with operands in the same
13464      order as the intel book; everything else is printed in reverse order.  */
13465   if (intel_syntax || two_source_ops)
13466     {
13467       bfd_vma riprel;
13468
13469       for (i = 0; i < MAX_OPERANDS; ++i)
13470         op_txt[i] = op_out[i];
13471
13472       if (intel_syntax && dp && dp->op[2].rtn == OP_Rounding
13473           && dp->op[3].rtn == OP_E && dp->op[4].rtn == NULL)
13474         {
13475           op_txt[2] = op_out[3];
13476           op_txt[3] = op_out[2];
13477         }
13478
13479       for (i = 0; i < (MAX_OPERANDS >> 1); ++i)
13480         {
13481           op_ad = op_index[i];
13482           op_index[i] = op_index[MAX_OPERANDS - 1 - i];
13483           op_index[MAX_OPERANDS - 1 - i] = op_ad;
13484           riprel = op_riprel[i];
13485           op_riprel[i] = op_riprel [MAX_OPERANDS - 1 - i];
13486           op_riprel[MAX_OPERANDS - 1 - i] = riprel;
13487         }
13488     }
13489   else
13490     {
13491       for (i = 0; i < MAX_OPERANDS; ++i)
13492         op_txt[MAX_OPERANDS - 1 - i] = op_out[i];
13493     }
13494
13495   needcomma = 0;
13496   for (i = 0; i < MAX_OPERANDS; ++i)
13497     if (*op_txt[i])
13498       {
13499         if (needcomma)
13500           (*info->fprintf_func) (info->stream, ",");
13501         if (op_index[i] != -1 && !op_riprel[i])
13502           (*info->print_address_func) ((bfd_vma) op_address[op_index[i]], info);
13503         else
13504           (*info->fprintf_func) (info->stream, "%s", op_txt[i]);
13505         needcomma = 1;
13506       }
13507
13508   for (i = 0; i < MAX_OPERANDS; i++)
13509     if (op_index[i] != -1 && op_riprel[i])
13510       {
13511         (*info->fprintf_func) (info->stream, "        # ");
13512         (*info->print_address_func) ((bfd_vma) (start_pc + (codep - start_codep)
13513                                                 + op_address[op_index[i]]), info);
13514         break;
13515       }
13516   return codep - priv.the_buffer;
13517 }
13518
13519 static const char *float_mem[] = {
13520   /* d8 */
13521   "fadd{s|}",
13522   "fmul{s|}",
13523   "fcom{s|}",
13524   "fcomp{s|}",
13525   "fsub{s|}",
13526   "fsubr{s|}",
13527   "fdiv{s|}",
13528   "fdivr{s|}",
13529   /* d9 */
13530   "fld{s|}",
13531   "(bad)",
13532   "fst{s|}",
13533   "fstp{s|}",
13534   "fldenvIC",
13535   "fldcw",
13536   "fNstenvIC",
13537   "fNstcw",
13538   /* da */
13539   "fiadd{l|}",
13540   "fimul{l|}",
13541   "ficom{l|}",
13542   "ficomp{l|}",
13543   "fisub{l|}",
13544   "fisubr{l|}",
13545   "fidiv{l|}",
13546   "fidivr{l|}",
13547   /* db */
13548   "fild{l|}",
13549   "fisttp{l|}",
13550   "fist{l|}",
13551   "fistp{l|}",
13552   "(bad)",
13553   "fld{t||t|}",
13554   "(bad)",
13555   "fstp{t||t|}",
13556   /* dc */
13557   "fadd{l|}",
13558   "fmul{l|}",
13559   "fcom{l|}",
13560   "fcomp{l|}",
13561   "fsub{l|}",
13562   "fsubr{l|}",
13563   "fdiv{l|}",
13564   "fdivr{l|}",
13565   /* dd */
13566   "fld{l|}",
13567   "fisttp{ll|}",
13568   "fst{l||}",
13569   "fstp{l|}",
13570   "frstorIC",
13571   "(bad)",
13572   "fNsaveIC",
13573   "fNstsw",
13574   /* de */
13575   "fiadd",
13576   "fimul",
13577   "ficom",
13578   "ficomp",
13579   "fisub",
13580   "fisubr",
13581   "fidiv",
13582   "fidivr",
13583   /* df */
13584   "fild",
13585   "fisttp",
13586   "fist",
13587   "fistp",
13588   "fbld",
13589   "fild{ll|}",
13590   "fbstp",
13591   "fistp{ll|}",
13592 };
13593
13594 static const unsigned char float_mem_mode[] = {
13595   /* d8 */
13596   d_mode,
13597   d_mode,
13598   d_mode,
13599   d_mode,
13600   d_mode,
13601   d_mode,
13602   d_mode,
13603   d_mode,
13604   /* d9 */
13605   d_mode,
13606   0,
13607   d_mode,
13608   d_mode,
13609   0,
13610   w_mode,
13611   0,
13612   w_mode,
13613   /* da */
13614   d_mode,
13615   d_mode,
13616   d_mode,
13617   d_mode,
13618   d_mode,
13619   d_mode,
13620   d_mode,
13621   d_mode,
13622   /* db */
13623   d_mode,
13624   d_mode,
13625   d_mode,
13626   d_mode,
13627   0,
13628   t_mode,
13629   0,
13630   t_mode,
13631   /* dc */
13632   q_mode,
13633   q_mode,
13634   q_mode,
13635   q_mode,
13636   q_mode,
13637   q_mode,
13638   q_mode,
13639   q_mode,
13640   /* dd */
13641   q_mode,
13642   q_mode,
13643   q_mode,
13644   q_mode,
13645   0,
13646   0,
13647   0,
13648   w_mode,
13649   /* de */
13650   w_mode,
13651   w_mode,
13652   w_mode,
13653   w_mode,
13654   w_mode,
13655   w_mode,
13656   w_mode,
13657   w_mode,
13658   /* df */
13659   w_mode,
13660   w_mode,
13661   w_mode,
13662   w_mode,
13663   t_mode,
13664   q_mode,
13665   t_mode,
13666   q_mode
13667 };
13668
13669 #define ST { OP_ST, 0 }
13670 #define STi { OP_STi, 0 }
13671
13672 #define FGRPd9_2 NULL, { { NULL, 1 } }, 0
13673 #define FGRPd9_4 NULL, { { NULL, 2 } }, 0
13674 #define FGRPd9_5 NULL, { { NULL, 3 } }, 0
13675 #define FGRPd9_6 NULL, { { NULL, 4 } }, 0
13676 #define FGRPd9_7 NULL, { { NULL, 5 } }, 0
13677 #define FGRPda_5 NULL, { { NULL, 6 } }, 0
13678 #define FGRPdb_4 NULL, { { NULL, 7 } }, 0
13679 #define FGRPde_3 NULL, { { NULL, 8 } }, 0
13680 #define FGRPdf_4 NULL, { { NULL, 9 } }, 0
13681
13682 static const struct dis386 float_reg[][8] = {
13683   /* d8 */
13684   {
13685     { "fadd",   { ST, STi }, 0 },
13686     { "fmul",   { ST, STi }, 0 },
13687     { "fcom",   { STi }, 0 },
13688     { "fcomp",  { STi }, 0 },
13689     { "fsub",   { ST, STi }, 0 },
13690     { "fsubr",  { ST, STi }, 0 },
13691     { "fdiv",   { ST, STi }, 0 },
13692     { "fdivr",  { ST, STi }, 0 },
13693   },
13694   /* d9 */
13695   {
13696     { "fld",    { STi }, 0 },
13697     { "fxch",   { STi }, 0 },
13698     { FGRPd9_2 },
13699     { Bad_Opcode },
13700     { FGRPd9_4 },
13701     { FGRPd9_5 },
13702     { FGRPd9_6 },
13703     { FGRPd9_7 },
13704   },
13705   /* da */
13706   {
13707     { "fcmovb", { ST, STi }, 0 },
13708     { "fcmove", { ST, STi }, 0 },
13709     { "fcmovbe",{ ST, STi }, 0 },
13710     { "fcmovu", { ST, STi }, 0 },
13711     { Bad_Opcode },
13712     { FGRPda_5 },
13713     { Bad_Opcode },
13714     { Bad_Opcode },
13715   },
13716   /* db */
13717   {
13718     { "fcmovnb",{ ST, STi }, 0 },
13719     { "fcmovne",{ ST, STi }, 0 },
13720     { "fcmovnbe",{ ST, STi }, 0 },
13721     { "fcmovnu",{ ST, STi }, 0 },
13722     { FGRPdb_4 },
13723     { "fucomi", { ST, STi }, 0 },
13724     { "fcomi",  { ST, STi }, 0 },
13725     { Bad_Opcode },
13726   },
13727   /* dc */
13728   {
13729     { "fadd",   { STi, ST }, 0 },
13730     { "fmul",   { STi, ST }, 0 },
13731     { Bad_Opcode },
13732     { Bad_Opcode },
13733     { "fsub!M", { STi, ST }, 0 },
13734     { "fsubM",  { STi, ST }, 0 },
13735     { "fdiv!M", { STi, ST }, 0 },
13736     { "fdivM",  { STi, ST }, 0 },
13737   },
13738   /* dd */
13739   {
13740     { "ffree",  { STi }, 0 },
13741     { Bad_Opcode },
13742     { "fst",    { STi }, 0 },
13743     { "fstp",   { STi }, 0 },
13744     { "fucom",  { STi }, 0 },
13745     { "fucomp", { STi }, 0 },
13746     { Bad_Opcode },
13747     { Bad_Opcode },
13748   },
13749   /* de */
13750   {
13751     { "faddp",  { STi, ST }, 0 },
13752     { "fmulp",  { STi, ST }, 0 },
13753     { Bad_Opcode },
13754     { FGRPde_3 },
13755     { "fsub!Mp", { STi, ST }, 0 },
13756     { "fsubMp", { STi, ST }, 0 },
13757     { "fdiv!Mp", { STi, ST }, 0 },
13758     { "fdivMp", { STi, ST }, 0 },
13759   },
13760   /* df */
13761   {
13762     { "ffreep", { STi }, 0 },
13763     { Bad_Opcode },
13764     { Bad_Opcode },
13765     { Bad_Opcode },
13766     { FGRPdf_4 },
13767     { "fucomip", { ST, STi }, 0 },
13768     { "fcomip", { ST, STi }, 0 },
13769     { Bad_Opcode },
13770   },
13771 };
13772
13773 static char *fgrps[][8] = {
13774   /* Bad opcode 0 */
13775   {
13776     "(bad)","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)",
13777   },
13778
13779   /* d9_2  1 */
13780   {
13781     "fnop","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)",
13782   },
13783
13784   /* d9_4  2 */
13785   {
13786     "fchs","fabs","(bad)","(bad)","ftst","fxam","(bad)","(bad)",
13787   },
13788
13789   /* d9_5  3 */
13790   {
13791     "fld1","fldl2t","fldl2e","fldpi","fldlg2","fldln2","fldz","(bad)",
13792   },
13793
13794   /* d9_6  4 */
13795   {
13796     "f2xm1","fyl2x","fptan","fpatan","fxtract","fprem1","fdecstp","fincstp",
13797   },
13798
13799   /* d9_7  5 */
13800   {
13801     "fprem","fyl2xp1","fsqrt","fsincos","frndint","fscale","fsin","fcos",
13802   },
13803
13804   /* da_5  6 */
13805   {
13806     "(bad)","fucompp","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)",
13807   },
13808
13809   /* db_4  7 */
13810   {
13811     "fNeni(8087 only)","fNdisi(8087 only)","fNclex","fNinit",
13812     "fNsetpm(287 only)","frstpm(287 only)","(bad)","(bad)",
13813   },
13814
13815   /* de_3  8 */
13816   {
13817     "(bad)","fcompp","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)",
13818   },
13819
13820   /* df_4  9 */
13821   {
13822     "fNstsw","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)","(bad)",
13823   },
13824 };
13825
13826 static void
13827 swap_operand (void)
13828 {
13829   mnemonicendp[0] = '.';
13830   mnemonicendp[1] = 's';
13831   mnemonicendp += 2;
13832 }
13833
13834 static void
13835 OP_Skip_MODRM (int bytemode ATTRIBUTE_UNUSED,
13836                int sizeflag ATTRIBUTE_UNUSED)
13837 {
13838   /* Skip mod/rm byte.  */
13839   MODRM_CHECK;
13840   codep++;
13841 }
13842
13843 static void
13844 dofloat (int sizeflag)
13845 {
13846   const struct dis386 *dp;
13847   unsigned char floatop;
13848
13849   floatop = codep[-1];
13850
13851   if (modrm.mod != 3)
13852     {
13853       int fp_indx = (floatop - 0xd8) * 8 + modrm.reg;
13854
13855       putop (float_mem[fp_indx], sizeflag);
13856       obufp = op_out[0];
13857       op_ad = 2;
13858       OP_E (float_mem_mode[fp_indx], sizeflag);
13859       return;
13860     }
13861   /* Skip mod/rm byte.  */
13862   MODRM_CHECK;
13863   codep++;
13864
13865   dp = &float_reg[floatop - 0xd8][modrm.reg];
13866   if (dp->name == NULL)
13867     {
13868       putop (fgrps[dp->op[0].bytemode][modrm.rm], sizeflag);
13869
13870       /* Instruction fnstsw is only one with strange arg.  */
13871       if (floatop == 0xdf && codep[-1] == 0xe0)
13872         strcpy (op_out[0], names16[0]);
13873     }
13874   else
13875     {
13876       putop (dp->name, sizeflag);
13877
13878       obufp = op_out[0];
13879       op_ad = 2;
13880       if (dp->op[0].rtn)
13881         (*dp->op[0].rtn) (dp->op[0].bytemode, sizeflag);
13882
13883       obufp = op_out[1];
13884       op_ad = 1;
13885       if (dp->op[1].rtn)
13886         (*dp->op[1].rtn) (dp->op[1].bytemode, sizeflag);
13887     }
13888 }
13889
13890 /* Like oappend (below), but S is a string starting with '%'.
13891    In Intel syntax, the '%' is elided.  */
13892 static void
13893 oappend_maybe_intel (const char *s)
13894 {
13895   oappend (s + intel_syntax);
13896 }
13897
13898 static void
13899 OP_ST (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
13900 {
13901   oappend_maybe_intel ("%st");
13902 }
13903
13904 static void
13905 OP_STi (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
13906 {
13907   sprintf (scratchbuf, "%%st(%d)", modrm.rm);
13908   oappend_maybe_intel (scratchbuf);
13909 }
13910
13911 /* Capital letters in template are macros.  */
13912 static int
13913 putop (const char *in_template, int sizeflag)
13914 {
13915   const char *p;
13916   int alt = 0;
13917   int cond = 1;
13918   unsigned int l = 0, len = 1;
13919   char last[4];
13920
13921 #define SAVE_LAST(c)                    \
13922   if (l < len && l < sizeof (last))     \
13923     last[l++] = c;                      \
13924   else                                  \
13925     abort ();
13926
13927   for (p = in_template; *p; p++)
13928     {
13929       switch (*p)
13930         {
13931         default:
13932           *obufp++ = *p;
13933           break;
13934         case '%':
13935           len++;
13936           break;
13937         case '!':
13938           cond = 0;
13939           break;
13940         case '{':
13941           if (intel_syntax)
13942             {
13943               while (*++p != '|')
13944                 if (*p == '}' || *p == '\0')
13945                   abort ();
13946             }
13947           /* Fall through.  */
13948         case 'I':
13949           alt = 1;
13950           continue;
13951         case '|':
13952           while (*++p != '}')
13953             {
13954               if (*p == '\0')
13955                 abort ();
13956             }
13957           break;
13958         case '}':
13959           break;
13960         case 'A':
13961           if (intel_syntax)
13962             break;
13963           if (modrm.mod != 3 || (sizeflag & SUFFIX_ALWAYS))
13964             *obufp++ = 'b';
13965           break;
13966         case 'B':
13967           if (l == 0 && len == 1)
13968             {
13969 case_B:
13970               if (intel_syntax)
13971                 break;
13972               if (sizeflag & SUFFIX_ALWAYS)
13973                 *obufp++ = 'b';
13974             }
13975           else
13976             {
13977               if (l != 1
13978                   || len != 2
13979                   || last[0] != 'L')
13980                 {
13981                   SAVE_LAST (*p);
13982                   break;
13983                 }
13984
13985               if (address_mode == mode_64bit
13986                   && !(prefixes & PREFIX_ADDR))
13987                 {
13988                   *obufp++ = 'a';
13989                   *obufp++ = 'b';
13990                   *obufp++ = 's';
13991                 }
13992
13993               goto case_B;
13994             }
13995           break;
13996         case 'C':
13997           if (intel_syntax && !alt)
13998             break;
13999           if ((prefixes & PREFIX_DATA) || (sizeflag & SUFFIX_ALWAYS))
14000             {
14001               if (sizeflag & DFLAG)
14002                 *obufp++ = intel_syntax ? 'd' : 'l';
14003               else
14004                 *obufp++ = intel_syntax ? 'w' : 's';
14005               used_prefixes |= (prefixes & PREFIX_DATA);
14006             }
14007           break;
14008         case 'D':
14009           if (intel_syntax || !(sizeflag & SUFFIX_ALWAYS))
14010             break;
14011           USED_REX (REX_W);
14012           if (modrm.mod == 3)
14013             {
14014               if (rex & REX_W)
14015                 *obufp++ = 'q';
14016               else
14017                 {
14018                   if (sizeflag & DFLAG)
14019                     *obufp++ = intel_syntax ? 'd' : 'l';
14020                   else
14021                     *obufp++ = 'w';
14022                   used_prefixes |= (prefixes & PREFIX_DATA);
14023                 }
14024             }
14025           else
14026             *obufp++ = 'w';
14027           break;
14028         case 'E':               /* For jcxz/jecxz */
14029           if (address_mode == mode_64bit)
14030             {
14031               if (sizeflag & AFLAG)
14032                 *obufp++ = 'r';
14033               else
14034                 *obufp++ = 'e';
14035             }
14036           else
14037             if (sizeflag & AFLAG)
14038               *obufp++ = 'e';
14039           used_prefixes |= (prefixes & PREFIX_ADDR);
14040           break;
14041         case 'F':
14042           if (intel_syntax)
14043             break;
14044           if ((prefixes & PREFIX_ADDR) || (sizeflag & SUFFIX_ALWAYS))
14045             {
14046               if (sizeflag & AFLAG)
14047                 *obufp++ = address_mode == mode_64bit ? 'q' : 'l';
14048               else
14049                 *obufp++ = address_mode == mode_64bit ? 'l' : 'w';
14050               used_prefixes |= (prefixes & PREFIX_ADDR);
14051             }
14052           break;
14053         case 'G':
14054           if (intel_syntax || (obufp[-1] != 's' && !(sizeflag & SUFFIX_ALWAYS)))
14055             break;
14056           if ((rex & REX_W) || (sizeflag & DFLAG))
14057             *obufp++ = 'l';
14058           else
14059             *obufp++ = 'w';
14060           if (!(rex & REX_W))
14061             used_prefixes |= (prefixes & PREFIX_DATA);
14062           break;
14063         case 'H':
14064           if (intel_syntax)
14065             break;
14066           if ((prefixes & (PREFIX_CS | PREFIX_DS)) == PREFIX_CS
14067               || (prefixes & (PREFIX_CS | PREFIX_DS)) == PREFIX_DS)
14068             {
14069               used_prefixes |= prefixes & (PREFIX_CS | PREFIX_DS);
14070               *obufp++ = ',';
14071               *obufp++ = 'p';
14072               if (prefixes & PREFIX_DS)
14073                 *obufp++ = 't';
14074               else
14075                 *obufp++ = 'n';
14076             }
14077           break;
14078         case 'J':
14079           if (intel_syntax)
14080             break;
14081           *obufp++ = 'l';
14082           break;
14083         case 'K':
14084           USED_REX (REX_W);
14085           if (rex & REX_W)
14086             *obufp++ = 'q';
14087           else
14088             *obufp++ = 'd';
14089           break;
14090         case 'Z':
14091           if (l != 0 || len != 1)
14092             {
14093               if (l != 1 || len != 2 || last[0] != 'X')
14094                 {
14095                   SAVE_LAST (*p);
14096                   break;
14097                 }
14098               if (!need_vex || !vex.evex)
14099                 abort ();
14100               if (intel_syntax
14101                   || ((modrm.mod == 3 || vex.b) && !(sizeflag & SUFFIX_ALWAYS)))
14102                 break;
14103               switch (vex.length)
14104                 {
14105                 case 128:
14106                   *obufp++ = 'x';
14107                   break;
14108                 case 256:
14109                   *obufp++ = 'y';
14110                   break;
14111                 case 512:
14112                   *obufp++ = 'z';
14113                   break;
14114                 default:
14115                   abort ();
14116                 }
14117               break;
14118             }
14119           if (intel_syntax)
14120             break;
14121           if (address_mode == mode_64bit && (sizeflag & SUFFIX_ALWAYS))
14122             {
14123               *obufp++ = 'q';
14124               break;
14125             }
14126           /* Fall through.  */
14127           goto case_L;
14128         case 'L':
14129           if (l != 0 || len != 1)
14130             {
14131               SAVE_LAST (*p);
14132               break;
14133             }
14134 case_L:
14135           if (intel_syntax)
14136             break;
14137           if (sizeflag & SUFFIX_ALWAYS)
14138             *obufp++ = 'l';
14139           break;
14140         case 'M':
14141           if (intel_mnemonic != cond)
14142             *obufp++ = 'r';
14143           break;
14144         case 'N':
14145           if ((prefixes & PREFIX_FWAIT) == 0)
14146             *obufp++ = 'n';
14147           else
14148             used_prefixes |= PREFIX_FWAIT;
14149           break;
14150         case 'O':
14151           USED_REX (REX_W);
14152           if (rex & REX_W)
14153             *obufp++ = 'o';
14154           else if (intel_syntax && (sizeflag & DFLAG))
14155             *obufp++ = 'q';
14156           else
14157             *obufp++ = 'd';
14158           if (!(rex & REX_W))
14159             used_prefixes |= (prefixes & PREFIX_DATA);
14160           break;
14161         case '&':
14162           if (!intel_syntax
14163               && address_mode == mode_64bit
14164               && isa64 == intel64)
14165             {
14166               *obufp++ = 'q';
14167               break;
14168             }
14169           /* Fall through.  */
14170         case 'T':
14171           if (!intel_syntax
14172               && address_mode == mode_64bit
14173               && ((sizeflag & DFLAG) || (rex & REX_W)))
14174             {
14175               *obufp++ = 'q';
14176               break;
14177             }
14178           /* Fall through.  */
14179           goto case_P;
14180         case 'P':
14181           if (l == 0 && len == 1)
14182             {
14183 case_P:
14184               if (intel_syntax)
14185                 {
14186                   if ((rex & REX_W) == 0
14187                       && (prefixes & PREFIX_DATA))
14188                     {
14189                       if ((sizeflag & DFLAG) == 0)
14190                         *obufp++ = 'w';
14191                       used_prefixes |= (prefixes & PREFIX_DATA);
14192                     }
14193                   break;
14194                 }
14195               if ((prefixes & PREFIX_DATA)
14196                   || (rex & REX_W)
14197                   || (sizeflag & SUFFIX_ALWAYS))
14198                 {
14199                   USED_REX (REX_W);
14200                   if (rex & REX_W)
14201                     *obufp++ = 'q';
14202                   else
14203                     {
14204                       if (sizeflag & DFLAG)
14205                         *obufp++ = 'l';
14206                       else
14207                         *obufp++ = 'w';
14208                       used_prefixes |= (prefixes & PREFIX_DATA);
14209                     }
14210                 }
14211             }
14212           else
14213             {
14214               if (l != 1 || len != 2 || last[0] != 'L')
14215                 {
14216                   SAVE_LAST (*p);
14217                   break;
14218                 }
14219
14220               if ((prefixes & PREFIX_DATA)
14221                   || (rex & REX_W)
14222                   || (sizeflag & SUFFIX_ALWAYS))
14223                 {
14224                   USED_REX (REX_W);
14225                   if (rex & REX_W)
14226                     *obufp++ = 'q';
14227                   else
14228                     {
14229                       if (sizeflag & DFLAG)
14230                         *obufp++ = intel_syntax ? 'd' : 'l';
14231                       else
14232                         *obufp++ = 'w';
14233                       used_prefixes |= (prefixes & PREFIX_DATA);
14234                     }
14235                 }
14236             }
14237           break;
14238         case 'U':
14239           if (intel_syntax)
14240             break;
14241           if (address_mode == mode_64bit
14242               && ((sizeflag & DFLAG) || (rex & REX_W)))
14243             {
14244               if (modrm.mod != 3 || (sizeflag & SUFFIX_ALWAYS))
14245                 *obufp++ = 'q';
14246               break;
14247             }
14248           /* Fall through.  */
14249           goto case_Q;
14250         case 'Q':
14251           if (l == 0 && len == 1)
14252             {
14253 case_Q:
14254               if (intel_syntax && !alt)
14255                 break;
14256               USED_REX (REX_W);
14257               if (modrm.mod != 3 || (sizeflag & SUFFIX_ALWAYS))
14258                 {
14259                   if (rex & REX_W)
14260                     *obufp++ = 'q';
14261                   else
14262                     {
14263                       if (sizeflag & DFLAG)
14264                         *obufp++ = intel_syntax ? 'd' : 'l';
14265                       else
14266                         *obufp++ = 'w';
14267                       used_prefixes |= (prefixes & PREFIX_DATA);
14268                     }
14269                 }
14270             }
14271           else
14272             {
14273               if (l != 1 || len != 2 || last[0] != 'L')
14274                 {
14275                   SAVE_LAST (*p);
14276                   break;
14277                 }
14278               if (intel_syntax
14279                   || (modrm.mod == 3 && !(sizeflag & SUFFIX_ALWAYS)))
14280                 break;
14281               if ((rex & REX_W))
14282                 {
14283                   USED_REX (REX_W);
14284                   *obufp++ = 'q';
14285                 }
14286               else
14287                 *obufp++ = 'l';
14288             }
14289           break;
14290         case 'R':
14291           USED_REX (REX_W);
14292           if (rex & REX_W)
14293             *obufp++ = 'q';
14294           else if (sizeflag & DFLAG)
14295             {
14296               if (intel_syntax)
14297                   *obufp++ = 'd';
14298               else
14299                   *obufp++ = 'l';
14300             }
14301           else
14302             *obufp++ = 'w';
14303           if (intel_syntax && !p[1]
14304               && ((rex & REX_W) || (sizeflag & DFLAG)))
14305             *obufp++ = 'e';
14306           if (!(rex & REX_W))
14307             used_prefixes |= (prefixes & PREFIX_DATA);
14308           break;
14309         case 'V':
14310           if (l == 0 && len == 1)
14311             {
14312               if (intel_syntax)
14313                 break;
14314               if (address_mode == mode_64bit
14315                   && ((sizeflag & DFLAG) || (rex & REX_W)))
14316                 {
14317                   if (sizeflag & SUFFIX_ALWAYS)
14318                     *obufp++ = 'q';
14319                   break;
14320                 }
14321             }
14322           else
14323             {
14324               if (l != 1
14325                   || len != 2
14326                   || last[0] != 'L')
14327                 {
14328                   SAVE_LAST (*p);
14329                   break;
14330                 }
14331
14332               if (rex & REX_W)
14333                 {
14334                   *obufp++ = 'a';
14335                   *obufp++ = 'b';
14336                   *obufp++ = 's';
14337                 }
14338             }
14339           /* Fall through.  */
14340           goto case_S;
14341         case 'S':
14342           if (l == 0 && len == 1)
14343             {
14344 case_S:
14345               if (intel_syntax)
14346                 break;
14347               if (sizeflag & SUFFIX_ALWAYS)
14348                 {
14349                   if (rex & REX_W)
14350                     *obufp++ = 'q';
14351                   else
14352                     {
14353                       if (sizeflag & DFLAG)
14354                         *obufp++ = 'l';
14355                       else
14356                         *obufp++ = 'w';
14357                       used_prefixes |= (prefixes & PREFIX_DATA);
14358                     }
14359                 }
14360             }
14361           else
14362             {
14363               if (l != 1
14364                   || len != 2
14365                   || last[0] != 'L')
14366                 {
14367                   SAVE_LAST (*p);
14368                   break;
14369                 }
14370
14371               if (address_mode == mode_64bit
14372                   && !(prefixes & PREFIX_ADDR))
14373                 {
14374                   *obufp++ = 'a';
14375                   *obufp++ = 'b';
14376                   *obufp++ = 's';
14377                 }
14378
14379               goto case_S;
14380             }
14381           break;
14382         case 'X':
14383           if (l != 0 || len != 1)
14384             {
14385               SAVE_LAST (*p);
14386               break;
14387             }
14388           if (need_vex && vex.prefix)
14389             {
14390               if (vex.prefix == DATA_PREFIX_OPCODE)
14391                 *obufp++ = 'd';
14392               else
14393                 *obufp++ = 's';
14394             }
14395           else
14396             {
14397               if (prefixes & PREFIX_DATA)
14398                 *obufp++ = 'd';
14399               else
14400                 *obufp++ = 's';
14401               used_prefixes |= (prefixes & PREFIX_DATA);
14402             }
14403           break;
14404         case 'Y':
14405           if (l == 0 && len == 1)
14406             {
14407               if (intel_syntax || !(sizeflag & SUFFIX_ALWAYS))
14408                 break;
14409               if (rex & REX_W)
14410                 {
14411                   USED_REX (REX_W);
14412                   *obufp++ = 'q';
14413                 }
14414               break;
14415             }
14416           else
14417             {
14418               if (l != 1 || len != 2 || last[0] != 'X')
14419                 {
14420                   SAVE_LAST (*p);
14421                   break;
14422                 }
14423               if (!need_vex)
14424                 abort ();
14425               if (intel_syntax
14426                   || ((modrm.mod == 3 || vex.b) && !(sizeflag & SUFFIX_ALWAYS)))
14427                 break;
14428               switch (vex.length)
14429                 {
14430                 case 128:
14431                   *obufp++ = 'x';
14432                   break;
14433                 case 256:
14434                   *obufp++ = 'y';
14435                   break;
14436                 case 512:
14437                   if (!vex.evex)
14438                 default:
14439                     abort ();
14440                 }
14441             }
14442           break;
14443         case 'W':
14444           if (l == 0 && len == 1)
14445             {
14446               /* operand size flag for cwtl, cbtw */
14447               USED_REX (REX_W);
14448               if (rex & REX_W)
14449                 {
14450                   if (intel_syntax)
14451                     *obufp++ = 'd';
14452                   else
14453                     *obufp++ = 'l';
14454                 }
14455               else if (sizeflag & DFLAG)
14456                 *obufp++ = 'w';
14457               else
14458                 *obufp++ = 'b';
14459               if (!(rex & REX_W))
14460                 used_prefixes |= (prefixes & PREFIX_DATA);
14461             }
14462           else
14463             {
14464               if (l != 1
14465                   || len != 2
14466                   || (last[0] != 'X'
14467                       && last[0] != 'L'))
14468                 {
14469                   SAVE_LAST (*p);
14470                   break;
14471                 }
14472               if (!need_vex)
14473                 abort ();
14474               if (last[0] == 'X')
14475                 *obufp++ = vex.w ? 'd': 's';
14476               else
14477                 *obufp++ = vex.w ? 'q': 'd';
14478             }
14479           break;
14480         case '^':
14481           if (intel_syntax)
14482             break;
14483           if ((prefixes & PREFIX_DATA) || (sizeflag & SUFFIX_ALWAYS))
14484             {
14485               if (sizeflag & DFLAG)
14486                 *obufp++ = 'l';
14487               else
14488                 *obufp++ = 'w';
14489               used_prefixes |= (prefixes & PREFIX_DATA);
14490             }
14491           break;
14492         case '@':
14493           if (intel_syntax)
14494             break;
14495           if (address_mode == mode_64bit
14496               && (isa64 == intel64
14497                   || ((sizeflag & DFLAG) || (rex & REX_W))))
14498               *obufp++ = 'q';
14499           else if ((prefixes & PREFIX_DATA))
14500             {
14501               if (!(sizeflag & DFLAG))
14502                 *obufp++ = 'w';
14503               used_prefixes |= (prefixes & PREFIX_DATA);
14504             }
14505           break;
14506         }
14507       alt = 0;
14508     }
14509   *obufp = 0;
14510   mnemonicendp = obufp;
14511   return 0;
14512 }
14513
14514 static void
14515 oappend (const char *s)
14516 {
14517   obufp = stpcpy (obufp, s);
14518 }
14519
14520 static void
14521 append_seg (void)
14522 {
14523   /* Only print the active segment register.  */
14524   if (!active_seg_prefix)
14525     return;
14526
14527   used_prefixes |= active_seg_prefix;
14528   switch (active_seg_prefix)
14529     {
14530     case PREFIX_CS:
14531       oappend_maybe_intel ("%cs:");
14532       break;
14533     case PREFIX_DS:
14534       oappend_maybe_intel ("%ds:");
14535       break;
14536     case PREFIX_SS:
14537       oappend_maybe_intel ("%ss:");
14538       break;
14539     case PREFIX_ES:
14540       oappend_maybe_intel ("%es:");
14541       break;
14542     case PREFIX_FS:
14543       oappend_maybe_intel ("%fs:");
14544       break;
14545     case PREFIX_GS:
14546       oappend_maybe_intel ("%gs:");
14547       break;
14548     default:
14549       break;
14550     }
14551 }
14552
14553 static void
14554 OP_indirE (int bytemode, int sizeflag)
14555 {
14556   if (!intel_syntax)
14557     oappend ("*");
14558   OP_E (bytemode, sizeflag);
14559 }
14560
14561 static void
14562 print_operand_value (char *buf, int hex, bfd_vma disp)
14563 {
14564   if (address_mode == mode_64bit)
14565     {
14566       if (hex)
14567         {
14568           char tmp[30];
14569           int i;
14570           buf[0] = '0';
14571           buf[1] = 'x';
14572           sprintf_vma (tmp, disp);
14573           for (i = 0; tmp[i] == '0' && tmp[i + 1]; i++);
14574           strcpy (buf + 2, tmp + i);
14575         }
14576       else
14577         {
14578           bfd_signed_vma v = disp;
14579           char tmp[30];
14580           int i;
14581           if (v < 0)
14582             {
14583               *(buf++) = '-';
14584               v = -disp;
14585               /* Check for possible overflow on 0x8000000000000000.  */
14586               if (v < 0)
14587                 {
14588                   strcpy (buf, "9223372036854775808");
14589                   return;
14590                 }
14591             }
14592           if (!v)
14593             {
14594               strcpy (buf, "0");
14595               return;
14596             }
14597
14598           i = 0;
14599           tmp[29] = 0;
14600           while (v)
14601             {
14602               tmp[28 - i] = (v % 10) + '0';
14603               v /= 10;
14604               i++;
14605             }
14606           strcpy (buf, tmp + 29 - i);
14607         }
14608     }
14609   else
14610     {
14611       if (hex)
14612         sprintf (buf, "0x%x", (unsigned int) disp);
14613       else
14614         sprintf (buf, "%d", (int) disp);
14615     }
14616 }
14617
14618 /* Put DISP in BUF as signed hex number.  */
14619
14620 static void
14621 print_displacement (char *buf, bfd_vma disp)
14622 {
14623   bfd_signed_vma val = disp;
14624   char tmp[30];
14625   int i, j = 0;
14626
14627   if (val < 0)
14628     {
14629       buf[j++] = '-';
14630       val = -disp;
14631
14632       /* Check for possible overflow.  */
14633       if (val < 0)
14634         {
14635           switch (address_mode)
14636             {
14637             case mode_64bit:
14638               strcpy (buf + j, "0x8000000000000000");
14639               break;
14640             case mode_32bit:
14641               strcpy (buf + j, "0x80000000");
14642               break;
14643             case mode_16bit:
14644               strcpy (buf + j, "0x8000");
14645               break;
14646             }
14647           return;
14648         }
14649     }
14650
14651   buf[j++] = '0';
14652   buf[j++] = 'x';
14653
14654   sprintf_vma (tmp, (bfd_vma) val);
14655   for (i = 0; tmp[i] == '0'; i++)
14656     continue;
14657   if (tmp[i] == '\0')
14658     i--;
14659   strcpy (buf + j, tmp + i);
14660 }
14661
14662 static void
14663 intel_operand_size (int bytemode, int sizeflag)
14664 {
14665   if (vex.evex
14666       && vex.b
14667       && (bytemode == x_mode
14668           || bytemode == evex_half_bcst_xmmq_mode))
14669     {
14670       if (vex.w)
14671         oappend ("QWORD PTR ");
14672       else
14673         oappend ("DWORD PTR ");
14674       return;
14675     }
14676   switch (bytemode)
14677     {
14678     case b_mode:
14679     case b_swap_mode:
14680     case dqb_mode:
14681     case db_mode:
14682       oappend ("BYTE PTR ");
14683       break;
14684     case w_mode:
14685     case dw_mode:
14686     case dqw_mode:
14687       oappend ("WORD PTR ");
14688       break;
14689     case indir_v_mode:
14690       if (address_mode == mode_64bit && isa64 == intel64)
14691         {
14692           oappend ("QWORD PTR ");
14693           break;
14694         }
14695       /* Fall through.  */
14696     case stack_v_mode:
14697       if (address_mode == mode_64bit && ((sizeflag & DFLAG) || (rex & REX_W)))
14698         {
14699           oappend ("QWORD PTR ");
14700           break;
14701         }
14702       /* Fall through.  */
14703     case v_mode:
14704     case v_swap_mode:
14705     case dq_mode:
14706       USED_REX (REX_W);
14707       if (rex & REX_W)
14708         oappend ("QWORD PTR ");
14709       else
14710         {
14711           if ((sizeflag & DFLAG) || bytemode == dq_mode)
14712             oappend ("DWORD PTR ");
14713           else
14714             oappend ("WORD PTR ");
14715           used_prefixes |= (prefixes & PREFIX_DATA);
14716         }
14717       break;
14718     case z_mode:
14719       if ((rex & REX_W) || (sizeflag & DFLAG))
14720         *obufp++ = 'D';
14721       oappend ("WORD PTR ");
14722       if (!(rex & REX_W))
14723         used_prefixes |= (prefixes & PREFIX_DATA);
14724       break;
14725     case a_mode:
14726       if (sizeflag & DFLAG)
14727         oappend ("QWORD PTR ");
14728       else
14729         oappend ("DWORD PTR ");
14730       used_prefixes |= (prefixes & PREFIX_DATA);
14731       break;
14732     case d_mode:
14733     case d_scalar_mode:
14734     case d_scalar_swap_mode:
14735     case d_swap_mode:
14736     case dqd_mode:
14737       oappend ("DWORD PTR ");
14738       break;
14739     case q_mode:
14740     case q_scalar_mode:
14741     case q_scalar_swap_mode:
14742     case q_swap_mode:
14743       oappend ("QWORD PTR ");
14744       break;
14745     case m_mode:
14746       if (address_mode == mode_64bit)
14747         oappend ("QWORD PTR ");
14748       else
14749         oappend ("DWORD PTR ");
14750       break;
14751     case f_mode:
14752       if (sizeflag & DFLAG)
14753         oappend ("FWORD PTR ");
14754       else
14755         oappend ("DWORD PTR ");
14756       used_prefixes |= (prefixes & PREFIX_DATA);
14757       break;
14758     case t_mode:
14759       oappend ("TBYTE PTR ");
14760       break;
14761     case x_mode:
14762     case x_swap_mode:
14763     case evex_x_gscat_mode:
14764     case evex_x_nobcst_mode:
14765     case b_scalar_mode:
14766     case w_scalar_mode:
14767       if (need_vex)
14768         {
14769           switch (vex.length)
14770             {
14771             case 128:
14772               oappend ("XMMWORD PTR ");
14773               break;
14774             case 256:
14775               oappend ("YMMWORD PTR ");
14776               break;
14777             case 512:
14778               oappend ("ZMMWORD PTR ");
14779               break;
14780             default:
14781               abort ();
14782             }
14783         }
14784       else
14785         oappend ("XMMWORD PTR ");
14786       break;
14787     case xmm_mode:
14788       oappend ("XMMWORD PTR ");
14789       break;
14790     case ymm_mode:
14791       oappend ("YMMWORD PTR ");
14792       break;
14793     case xmmq_mode:
14794     case evex_half_bcst_xmmq_mode:
14795       if (!need_vex)
14796         abort ();
14797
14798       switch (vex.length)
14799         {
14800         case 128:
14801           oappend ("QWORD PTR ");
14802           break;
14803         case 256:
14804           oappend ("XMMWORD PTR ");
14805           break;
14806         case 512:
14807           oappend ("YMMWORD PTR ");
14808           break;
14809         default:
14810           abort ();
14811         }
14812       break;
14813     case xmm_mb_mode:
14814       if (!need_vex)
14815         abort ();
14816
14817       switch (vex.length)
14818         {
14819         case 128:
14820         case 256:
14821         case 512:
14822           oappend ("BYTE PTR ");
14823           break;
14824         default:
14825           abort ();
14826         }
14827       break;
14828     case xmm_mw_mode:
14829       if (!need_vex)
14830         abort ();
14831
14832       switch (vex.length)
14833         {
14834         case 128:
14835         case 256:
14836         case 512:
14837           oappend ("WORD PTR ");
14838           break;
14839         default:
14840           abort ();
14841         }
14842       break;
14843     case xmm_md_mode:
14844       if (!need_vex)
14845         abort ();
14846
14847       switch (vex.length)
14848         {
14849         case 128:
14850         case 256:
14851         case 512:
14852           oappend ("DWORD PTR ");
14853           break;
14854         default:
14855           abort ();
14856         }
14857       break;
14858     case xmm_mq_mode:
14859       if (!need_vex)
14860         abort ();
14861
14862       switch (vex.length)
14863         {
14864         case 128:
14865         case 256:
14866         case 512:
14867           oappend ("QWORD PTR ");
14868           break;
14869         default:
14870           abort ();
14871         }
14872       break;
14873     case xmmdw_mode:
14874       if (!need_vex)
14875         abort ();
14876
14877       switch (vex.length)
14878         {
14879         case 128:
14880           oappend ("WORD PTR ");
14881           break;
14882         case 256:
14883           oappend ("DWORD PTR ");
14884           break;
14885         case 512:
14886           oappend ("QWORD PTR ");
14887           break;
14888         default:
14889           abort ();
14890         }
14891       break;
14892     case xmmqd_mode:
14893       if (!need_vex)
14894         abort ();
14895
14896       switch (vex.length)
14897         {
14898         case 128:
14899           oappend ("DWORD PTR ");
14900           break;
14901         case 256:
14902           oappend ("QWORD PTR ");
14903           break;
14904         case 512:
14905           oappend ("XMMWORD PTR ");
14906           break;
14907         default:
14908           abort ();
14909         }
14910       break;
14911     case ymmq_mode:
14912       if (!need_vex)
14913         abort ();
14914
14915       switch (vex.length)
14916         {
14917         case 128:
14918           oappend ("QWORD PTR ");
14919           break;
14920         case 256:
14921           oappend ("YMMWORD PTR ");
14922           break;
14923         case 512:
14924           oappend ("ZMMWORD PTR ");
14925           break;
14926         default:
14927           abort ();
14928         }
14929       break;
14930     case ymmxmm_mode:
14931       if (!need_vex)
14932         abort ();
14933
14934       switch (vex.length)
14935         {
14936         case 128:
14937         case 256:
14938           oappend ("XMMWORD PTR ");
14939           break;
14940         default:
14941           abort ();
14942         }
14943       break;
14944     case o_mode:
14945       oappend ("OWORD PTR ");
14946       break;
14947     case xmm_mdq_mode:
14948     case vex_w_dq_mode:
14949     case vex_scalar_w_dq_mode:
14950       if (!need_vex)
14951         abort ();
14952
14953       if (vex.w)
14954         oappend ("QWORD PTR ");
14955       else
14956         oappend ("DWORD PTR ");
14957       break;
14958     case vex_vsib_d_w_dq_mode:
14959     case vex_vsib_q_w_dq_mode:
14960       if (!need_vex)
14961         abort ();
14962
14963       if (!vex.evex)
14964         {
14965           if (vex.w)
14966             oappend ("QWORD PTR ");
14967           else
14968             oappend ("DWORD PTR ");
14969         }
14970       else
14971         {
14972           switch (vex.length)
14973             {
14974             case 128:
14975               oappend ("XMMWORD PTR ");
14976               break;
14977             case 256:
14978               oappend ("YMMWORD PTR ");
14979               break;
14980             case 512:
14981               oappend ("ZMMWORD PTR ");
14982               break;
14983             default:
14984               abort ();
14985             }
14986         }
14987       break;
14988     case vex_vsib_q_w_d_mode:
14989     case vex_vsib_d_w_d_mode:
14990       if (!need_vex || !vex.evex)
14991         abort ();
14992
14993       switch (vex.length)
14994         {
14995         case 128:
14996           oappend ("QWORD PTR ");
14997           break;
14998         case 256:
14999           oappend ("XMMWORD PTR ");
15000           break;
15001         case 512:
15002           oappend ("YMMWORD PTR ");
15003           break;
15004         default:
15005           abort ();
15006         }
15007
15008       break;
15009     case mask_bd_mode:
15010       if (!need_vex || vex.length != 128)
15011         abort ();
15012       if (vex.w)
15013         oappend ("DWORD PTR ");
15014       else
15015         oappend ("BYTE PTR ");
15016       break;
15017     case mask_mode:
15018       if (!need_vex)
15019         abort ();
15020       if (vex.w)
15021         oappend ("QWORD PTR ");
15022       else
15023         oappend ("WORD PTR ");
15024       break;
15025     case v_bnd_mode:
15026     default:
15027       break;
15028     }
15029 }
15030
15031 static void
15032 OP_E_register (int bytemode, int sizeflag)
15033 {
15034   int reg = modrm.rm;
15035   const char **names;
15036
15037   USED_REX (REX_B);
15038   if ((rex & REX_B))
15039     reg += 8;
15040
15041   if ((sizeflag & SUFFIX_ALWAYS)
15042       && (bytemode == b_swap_mode
15043           || bytemode == v_swap_mode))
15044     swap_operand ();
15045
15046   switch (bytemode)
15047     {
15048     case b_mode:
15049     case b_swap_mode:
15050       USED_REX (0);
15051       if (rex)
15052         names = names8rex;
15053       else
15054         names = names8;
15055       break;
15056     case w_mode:
15057       names = names16;
15058       break;
15059     case d_mode:
15060     case dw_mode:
15061     case db_mode:
15062       names = names32;
15063       break;
15064     case q_mode:
15065       names = names64;
15066       break;
15067     case m_mode:
15068     case v_bnd_mode:
15069       names = address_mode == mode_64bit ? names64 : names32;
15070       break;
15071     case bnd_mode:
15072       if (reg > 0x3)
15073         {
15074           oappend ("(bad)");
15075           return;
15076         }
15077       names = names_bnd;
15078       break;
15079     case indir_v_mode:
15080       if (address_mode == mode_64bit && isa64 == intel64)
15081         {
15082           names = names64;
15083           break;
15084         }
15085       /* Fall through.  */
15086     case stack_v_mode:
15087       if (address_mode == mode_64bit && ((sizeflag & DFLAG) || (rex & REX_W)))
15088         {
15089           names = names64;
15090           break;
15091         }
15092       bytemode = v_mode;
15093       /* Fall through.  */
15094     case v_mode:
15095     case v_swap_mode:
15096     case dq_mode:
15097     case dqb_mode:
15098     case dqd_mode:
15099     case dqw_mode:
15100       USED_REX (REX_W);
15101       if (rex & REX_W)
15102         names = names64;
15103       else
15104         {
15105           if ((sizeflag & DFLAG)
15106               || (bytemode != v_mode
15107                   && bytemode != v_swap_mode))
15108             names = names32;
15109           else
15110             names = names16;
15111           used_prefixes |= (prefixes & PREFIX_DATA);
15112         }
15113       break;
15114     case mask_bd_mode:
15115     case mask_mode:
15116       if (reg > 0x7)
15117         {
15118           oappend ("(bad)");
15119           return;
15120         }
15121       names = names_mask;
15122       break;
15123     case 0:
15124       return;
15125     default:
15126       oappend (INTERNAL_DISASSEMBLER_ERROR);
15127       return;
15128     }
15129   oappend (names[reg]);
15130 }
15131
15132 static void
15133 OP_E_memory (int bytemode, int sizeflag)
15134 {
15135   bfd_vma disp = 0;
15136   int add = (rex & REX_B) ? 8 : 0;
15137   int riprel = 0;
15138   int shift;
15139
15140   if (vex.evex)
15141     {
15142       /* In EVEX, if operand doesn't allow broadcast, vex.b should be 0.  */
15143       if (vex.b
15144           && bytemode != x_mode
15145           && bytemode != xmmq_mode
15146           && bytemode != evex_half_bcst_xmmq_mode)
15147         {
15148           BadOp ();
15149           return;
15150         }
15151       switch (bytemode)
15152         {
15153         case dqw_mode:
15154         case dw_mode:
15155           shift = 1;
15156           break;
15157         case dqb_mode:
15158         case db_mode:
15159           shift = 0;
15160           break;
15161         case vex_vsib_d_w_dq_mode:
15162         case vex_vsib_d_w_d_mode:
15163         case vex_vsib_q_w_dq_mode:
15164         case vex_vsib_q_w_d_mode:
15165         case evex_x_gscat_mode:
15166         case xmm_mdq_mode:
15167           shift = vex.w ? 3 : 2;
15168           break;
15169         case x_mode:
15170         case evex_half_bcst_xmmq_mode:
15171         case xmmq_mode:
15172           if (vex.b)
15173             {
15174               shift = vex.w ? 3 : 2;
15175               break;
15176             }
15177           /* Fall through.  */
15178         case xmmqd_mode:
15179         case xmmdw_mode:
15180         case ymmq_mode:
15181         case evex_x_nobcst_mode:
15182         case x_swap_mode:
15183           switch (vex.length)
15184             {
15185             case 128:
15186               shift = 4;
15187               break;
15188             case 256:
15189               shift = 5;
15190               break;
15191             case 512:
15192               shift = 6;
15193               break;
15194             default:
15195               abort ();
15196             }
15197           break;
15198         case ymm_mode:
15199           shift = 5;
15200           break;
15201         case xmm_mode:
15202           shift = 4;
15203           break;
15204         case xmm_mq_mode:
15205         case q_mode:
15206         case q_scalar_mode:
15207         case q_swap_mode:
15208         case q_scalar_swap_mode:
15209           shift = 3;
15210           break;
15211         case dqd_mode:
15212         case xmm_md_mode:
15213         case d_mode:
15214         case d_scalar_mode:
15215         case d_swap_mode:
15216         case d_scalar_swap_mode:
15217           shift = 2;
15218           break;
15219     case w_scalar_mode:
15220         case xmm_mw_mode:
15221           shift = 1;
15222           break;
15223     case b_scalar_mode:
15224         case xmm_mb_mode:
15225           shift = 0;
15226           break;
15227         default:
15228           abort ();
15229         }
15230       /* Make necessary corrections to shift for modes that need it.
15231          For these modes we currently have shift 4, 5 or 6 depending on
15232          vex.length (it corresponds to xmmword, ymmword or zmmword
15233          operand).  We might want to make it 3, 4 or 5 (e.g. for
15234          xmmq_mode).  In case of broadcast enabled the corrections
15235          aren't needed, as element size is always 32 or 64 bits.  */
15236       if (!vex.b
15237           && (bytemode == xmmq_mode
15238               || bytemode == evex_half_bcst_xmmq_mode))
15239         shift -= 1;
15240       else if (bytemode == xmmqd_mode)
15241         shift -= 2;
15242       else if (bytemode == xmmdw_mode)
15243         shift -= 3;
15244       else if (bytemode == ymmq_mode && vex.length == 128)
15245         shift -= 1;
15246     }
15247   else
15248     shift = 0;
15249
15250   USED_REX (REX_B);
15251   if (intel_syntax)
15252     intel_operand_size (bytemode, sizeflag);
15253   append_seg ();
15254
15255   if ((sizeflag & AFLAG) || address_mode == mode_64bit)
15256     {
15257       /* 32/64 bit address mode */
15258       int havedisp;
15259       int havesib;
15260       int havebase;
15261       int haveindex;
15262       int needindex;
15263       int base, rbase;
15264       int vindex = 0;
15265       int scale = 0;
15266       int addr32flag = !((sizeflag & AFLAG)
15267                          || bytemode == v_bnd_mode
15268                          || bytemode == bnd_mode);
15269       const char **indexes64 = names64;
15270       const char **indexes32 = names32;
15271
15272       havesib = 0;
15273       havebase = 1;
15274       haveindex = 0;
15275       base = modrm.rm;
15276
15277       if (base == 4)
15278         {
15279           havesib = 1;
15280           vindex = sib.index;
15281           USED_REX (REX_X);
15282           if (rex & REX_X)
15283             vindex += 8;
15284           switch (bytemode)
15285             {
15286             case vex_vsib_d_w_dq_mode:
15287             case vex_vsib_d_w_d_mode:
15288             case vex_vsib_q_w_dq_mode:
15289             case vex_vsib_q_w_d_mode:
15290               if (!need_vex)
15291                 abort ();
15292               if (vex.evex)
15293                 {
15294                   if (!vex.v)
15295                     vindex += 16;
15296                 }
15297
15298               haveindex = 1;
15299               switch (vex.length)
15300                 {
15301                 case 128:
15302                   indexes64 = indexes32 = names_xmm;
15303                   break;
15304                 case 256:
15305                   if (!vex.w
15306                       || bytemode == vex_vsib_q_w_dq_mode
15307                       || bytemode == vex_vsib_q_w_d_mode)
15308                     indexes64 = indexes32 = names_ymm;
15309                   else
15310                     indexes64 = indexes32 = names_xmm;
15311                   break;
15312                 case 512:
15313                   if (!vex.w
15314                       || bytemode == vex_vsib_q_w_dq_mode
15315                       || bytemode == vex_vsib_q_w_d_mode)
15316                     indexes64 = indexes32 = names_zmm;
15317                   else
15318                     indexes64 = indexes32 = names_ymm;
15319                   break;
15320                 default:
15321                   abort ();
15322                 }
15323               break;
15324             default:
15325               haveindex = vindex != 4;
15326               break;
15327             }
15328           scale = sib.scale;
15329           base = sib.base;
15330           codep++;
15331         }
15332       rbase = base + add;
15333
15334       switch (modrm.mod)
15335         {
15336         case 0:
15337           if (base == 5)
15338             {
15339               havebase = 0;
15340               if (address_mode == mode_64bit && !havesib)
15341                 riprel = 1;
15342               disp = get32s ();
15343             }
15344           break;
15345         case 1:
15346           FETCH_DATA (the_info, codep + 1);
15347           disp = *codep++;
15348           if ((disp & 0x80) != 0)
15349             disp -= 0x100;
15350           if (vex.evex && shift > 0)
15351             disp <<= shift;
15352           break;
15353         case 2:
15354           disp = get32s ();
15355           break;
15356         }
15357
15358       /* In 32bit mode, we need index register to tell [offset] from
15359          [eiz*1 + offset].  */
15360       needindex = (havesib
15361                    && !havebase
15362                    && !haveindex
15363                    && address_mode == mode_32bit);
15364       havedisp = (havebase
15365                   || needindex
15366                   || (havesib && (haveindex || scale != 0)));
15367
15368       if (!intel_syntax)
15369         if (modrm.mod != 0 || base == 5)
15370           {
15371             if (havedisp || riprel)
15372               print_displacement (scratchbuf, disp);
15373             else
15374               print_operand_value (scratchbuf, 1, disp);
15375             oappend (scratchbuf);
15376             if (riprel)
15377               {
15378                 set_op (disp, 1);
15379                 oappend (!addr32flag ? "(%rip)" : "(%eip)");
15380               }
15381           }
15382
15383       if ((havebase || haveindex || riprel)
15384           && (bytemode != v_bnd_mode)
15385           && (bytemode != bnd_mode))
15386         used_prefixes |= PREFIX_ADDR;
15387
15388       if (havedisp || (intel_syntax && riprel))
15389         {
15390           *obufp++ = open_char;
15391           if (intel_syntax && riprel)
15392             {
15393               set_op (disp, 1);
15394               oappend (!addr32flag ? "rip" : "eip");
15395             }
15396           *obufp = '\0';
15397           if (havebase)
15398             oappend (address_mode == mode_64bit && !addr32flag
15399                      ? names64[rbase] : names32[rbase]);
15400           if (havesib)
15401             {
15402               /* ESP/RSP won't allow index.  If base isn't ESP/RSP,
15403                  print index to tell base + index from base.  */
15404               if (scale != 0
15405                   || needindex
15406                   || haveindex
15407                   || (havebase && base != ESP_REG_NUM))
15408                 {
15409                   if (!intel_syntax || havebase)
15410                     {
15411                       *obufp++ = separator_char;
15412                       *obufp = '\0';
15413                     }
15414                   if (haveindex)
15415                     oappend (address_mode == mode_64bit && !addr32flag
15416                              ? indexes64[vindex] : indexes32[vindex]);
15417                   else
15418                     oappend (address_mode == mode_64bit && !addr32flag
15419                              ? index64 : index32);
15420
15421                   *obufp++ = scale_char;
15422                   *obufp = '\0';
15423                   sprintf (scratchbuf, "%d", 1 << scale);
15424                   oappend (scratchbuf);
15425                 }
15426             }
15427           if (intel_syntax
15428               && (disp || modrm.mod != 0 || base == 5))
15429             {
15430               if (!havedisp || (bfd_signed_vma) disp >= 0)
15431                 {
15432                   *obufp++ = '+';
15433                   *obufp = '\0';
15434                 }
15435               else if (modrm.mod != 1 && disp != -disp)
15436                 {
15437                   *obufp++ = '-';
15438                   *obufp = '\0';
15439                   disp = - (bfd_signed_vma) disp;
15440                 }
15441
15442               if (havedisp)
15443                 print_displacement (scratchbuf, disp);
15444               else
15445                 print_operand_value (scratchbuf, 1, disp);
15446               oappend (scratchbuf);
15447             }
15448
15449           *obufp++ = close_char;
15450           *obufp = '\0';
15451         }
15452       else if (intel_syntax)
15453         {
15454           if (modrm.mod != 0 || base == 5)
15455             {
15456               if (!active_seg_prefix)
15457                 {
15458                   oappend (names_seg[ds_reg - es_reg]);
15459                   oappend (":");
15460                 }
15461               print_operand_value (scratchbuf, 1, disp);
15462               oappend (scratchbuf);
15463             }
15464         }
15465     }
15466   else
15467     {
15468       /* 16 bit address mode */
15469       used_prefixes |= prefixes & PREFIX_ADDR;
15470       switch (modrm.mod)
15471         {
15472         case 0:
15473           if (modrm.rm == 6)
15474             {
15475               disp = get16 ();
15476               if ((disp & 0x8000) != 0)
15477                 disp -= 0x10000;
15478             }
15479           break;
15480         case 1:
15481           FETCH_DATA (the_info, codep + 1);
15482           disp = *codep++;
15483           if ((disp & 0x80) != 0)
15484             disp -= 0x100;
15485           break;
15486         case 2:
15487           disp = get16 ();
15488           if ((disp & 0x8000) != 0)
15489             disp -= 0x10000;
15490           break;
15491         }
15492
15493       if (!intel_syntax)
15494         if (modrm.mod != 0 || modrm.rm == 6)
15495           {
15496             print_displacement (scratchbuf, disp);
15497             oappend (scratchbuf);
15498           }
15499
15500       if (modrm.mod != 0 || modrm.rm != 6)
15501         {
15502           *obufp++ = open_char;
15503           *obufp = '\0';
15504           oappend (index16[modrm.rm]);
15505           if (intel_syntax
15506               && (disp || modrm.mod != 0 || modrm.rm == 6))
15507             {
15508               if ((bfd_signed_vma) disp >= 0)
15509                 {
15510                   *obufp++ = '+';
15511                   *obufp = '\0';
15512                 }
15513               else if (modrm.mod != 1)
15514                 {
15515                   *obufp++ = '-';
15516                   *obufp = '\0';
15517                   disp = - (bfd_signed_vma) disp;
15518                 }
15519
15520               print_displacement (scratchbuf, disp);
15521               oappend (scratchbuf);
15522             }
15523
15524           *obufp++ = close_char;
15525           *obufp = '\0';
15526         }
15527       else if (intel_syntax)
15528         {
15529           if (!active_seg_prefix)
15530             {
15531               oappend (names_seg[ds_reg - es_reg]);
15532               oappend (":");
15533             }
15534           print_operand_value (scratchbuf, 1, disp & 0xffff);
15535           oappend (scratchbuf);
15536         }
15537     }
15538   if (vex.evex && vex.b
15539       && (bytemode == x_mode
15540           || bytemode == xmmq_mode
15541           || bytemode == evex_half_bcst_xmmq_mode))
15542     {
15543       if (vex.w
15544           || bytemode == xmmq_mode
15545           || bytemode == evex_half_bcst_xmmq_mode)
15546         {
15547           switch (vex.length)
15548             {
15549             case 128:
15550               oappend ("{1to2}");
15551               break;
15552             case 256:
15553               oappend ("{1to4}");
15554               break;
15555             case 512:
15556               oappend ("{1to8}");
15557               break;
15558             default:
15559               abort ();
15560             }
15561         }
15562       else
15563         {
15564           switch (vex.length)
15565             {
15566             case 128:
15567               oappend ("{1to4}");
15568               break;
15569             case 256:
15570               oappend ("{1to8}");
15571               break;
15572             case 512:
15573               oappend ("{1to16}");
15574               break;
15575             default:
15576               abort ();
15577             }
15578         }
15579     }
15580 }
15581
15582 static void
15583 OP_E (int bytemode, int sizeflag)
15584 {
15585   /* Skip mod/rm byte.  */
15586   MODRM_CHECK;
15587   codep++;
15588
15589   if (modrm.mod == 3)
15590     OP_E_register (bytemode, sizeflag);
15591   else
15592     OP_E_memory (bytemode, sizeflag);
15593 }
15594
15595 static void
15596 OP_G (int bytemode, int sizeflag)
15597 {
15598   int add = 0;
15599   USED_REX (REX_R);
15600   if (rex & REX_R)
15601     add += 8;
15602   switch (bytemode)
15603     {
15604     case b_mode:
15605       USED_REX (0);
15606       if (rex)
15607         oappend (names8rex[modrm.reg + add]);
15608       else
15609         oappend (names8[modrm.reg + add]);
15610       break;
15611     case w_mode:
15612       oappend (names16[modrm.reg + add]);
15613       break;
15614     case d_mode:
15615     case db_mode:
15616     case dw_mode:
15617       oappend (names32[modrm.reg + add]);
15618       break;
15619     case q_mode:
15620       oappend (names64[modrm.reg + add]);
15621       break;
15622     case bnd_mode:
15623       if (modrm.reg > 0x3)
15624         {
15625           oappend ("(bad)");
15626           return;
15627         }
15628       oappend (names_bnd[modrm.reg]);
15629       break;
15630     case v_mode:
15631     case dq_mode:
15632     case dqb_mode:
15633     case dqd_mode:
15634     case dqw_mode:
15635       USED_REX (REX_W);
15636       if (rex & REX_W)
15637         oappend (names64[modrm.reg + add]);
15638       else
15639         {
15640           if ((sizeflag & DFLAG) || bytemode != v_mode)
15641             oappend (names32[modrm.reg + add]);
15642           else
15643             oappend (names16[modrm.reg + add]);
15644           used_prefixes |= (prefixes & PREFIX_DATA);
15645         }
15646       break;
15647     case m_mode:
15648       if (address_mode == mode_64bit)
15649         oappend (names64[modrm.reg + add]);
15650       else
15651         oappend (names32[modrm.reg + add]);
15652       break;
15653     case mask_bd_mode:
15654     case mask_mode:
15655       if ((modrm.reg + add) > 0x7)
15656         {
15657           oappend ("(bad)");
15658           return;
15659         }
15660       oappend (names_mask[modrm.reg + add]);
15661       break;
15662     default:
15663       oappend (INTERNAL_DISASSEMBLER_ERROR);
15664       break;
15665     }
15666 }
15667
15668 static bfd_vma
15669 get64 (void)
15670 {
15671   bfd_vma x;
15672 #ifdef BFD64
15673   unsigned int a;
15674   unsigned int b;
15675
15676   FETCH_DATA (the_info, codep + 8);
15677   a = *codep++ & 0xff;
15678   a |= (*codep++ & 0xff) << 8;
15679   a |= (*codep++ & 0xff) << 16;
15680   a |= (*codep++ & 0xffu) << 24;
15681   b = *codep++ & 0xff;
15682   b |= (*codep++ & 0xff) << 8;
15683   b |= (*codep++ & 0xff) << 16;
15684   b |= (*codep++ & 0xffu) << 24;
15685   x = a + ((bfd_vma) b << 32);
15686 #else
15687   abort ();
15688   x = 0;
15689 #endif
15690   return x;
15691 }
15692
15693 static bfd_signed_vma
15694 get32 (void)
15695 {
15696   bfd_signed_vma x = 0;
15697
15698   FETCH_DATA (the_info, codep + 4);
15699   x = *codep++ & (bfd_signed_vma) 0xff;
15700   x |= (*codep++ & (bfd_signed_vma) 0xff) << 8;
15701   x |= (*codep++ & (bfd_signed_vma) 0xff) << 16;
15702   x |= (*codep++ & (bfd_signed_vma) 0xff) << 24;
15703   return x;
15704 }
15705
15706 static bfd_signed_vma
15707 get32s (void)
15708 {
15709   bfd_signed_vma x = 0;
15710
15711   FETCH_DATA (the_info, codep + 4);
15712   x = *codep++ & (bfd_signed_vma) 0xff;
15713   x |= (*codep++ & (bfd_signed_vma) 0xff) << 8;
15714   x |= (*codep++ & (bfd_signed_vma) 0xff) << 16;
15715   x |= (*codep++ & (bfd_signed_vma) 0xff) << 24;
15716
15717   x = (x ^ ((bfd_signed_vma) 1 << 31)) - ((bfd_signed_vma) 1 << 31);
15718
15719   return x;
15720 }
15721
15722 static int
15723 get16 (void)
15724 {
15725   int x = 0;
15726
15727   FETCH_DATA (the_info, codep + 2);
15728   x = *codep++ & 0xff;
15729   x |= (*codep++ & 0xff) << 8;
15730   return x;
15731 }
15732
15733 static void
15734 set_op (bfd_vma op, int riprel)
15735 {
15736   op_index[op_ad] = op_ad;
15737   if (address_mode == mode_64bit)
15738     {
15739       op_address[op_ad] = op;
15740       op_riprel[op_ad] = riprel;
15741     }
15742   else
15743     {
15744       /* Mask to get a 32-bit address.  */
15745       op_address[op_ad] = op & 0xffffffff;
15746       op_riprel[op_ad] = riprel & 0xffffffff;
15747     }
15748 }
15749
15750 static void
15751 OP_REG (int code, int sizeflag)
15752 {
15753   const char *s;
15754   int add;
15755
15756   switch (code)
15757     {
15758     case es_reg: case ss_reg: case cs_reg:
15759     case ds_reg: case fs_reg: case gs_reg:
15760       oappend (names_seg[code - es_reg]);
15761       return;
15762     }
15763
15764   USED_REX (REX_B);
15765   if (rex & REX_B)
15766     add = 8;
15767   else
15768     add = 0;
15769
15770   switch (code)
15771     {
15772     case ax_reg: case cx_reg: case dx_reg: case bx_reg:
15773     case sp_reg: case bp_reg: case si_reg: case di_reg:
15774       s = names16[code - ax_reg + add];
15775       break;
15776     case al_reg: case ah_reg: case cl_reg: case ch_reg:
15777     case dl_reg: case dh_reg: case bl_reg: case bh_reg:
15778       USED_REX (0);
15779       if (rex)
15780         s = names8rex[code - al_reg + add];
15781       else
15782         s = names8[code - al_reg];
15783       break;
15784     case rAX_reg: case rCX_reg: case rDX_reg: case rBX_reg:
15785     case rSP_reg: case rBP_reg: case rSI_reg: case rDI_reg:
15786       if (address_mode == mode_64bit
15787           && ((sizeflag & DFLAG) || (rex & REX_W)))
15788         {
15789           s = names64[code - rAX_reg + add];
15790           break;
15791         }
15792       code += eAX_reg - rAX_reg;
15793       /* Fall through.  */
15794     case eAX_reg: case eCX_reg: case eDX_reg: case eBX_reg:
15795     case eSP_reg: case eBP_reg: case eSI_reg: case eDI_reg:
15796       USED_REX (REX_W);
15797       if (rex & REX_W)
15798         s = names64[code - eAX_reg + add];
15799       else
15800         {
15801           if (sizeflag & DFLAG)
15802             s = names32[code - eAX_reg + add];
15803           else
15804             s = names16[code - eAX_reg + add];
15805           used_prefixes |= (prefixes & PREFIX_DATA);
15806         }
15807       break;
15808     default:
15809       s = INTERNAL_DISASSEMBLER_ERROR;
15810       break;
15811     }
15812   oappend (s);
15813 }
15814
15815 static void
15816 OP_IMREG (int code, int sizeflag)
15817 {
15818   const char *s;
15819
15820   switch (code)
15821     {
15822     case indir_dx_reg:
15823       if (intel_syntax)
15824         s = "dx";
15825       else
15826         s = "(%dx)";
15827       break;
15828     case ax_reg: case cx_reg: case dx_reg: case bx_reg:
15829     case sp_reg: case bp_reg: case si_reg: case di_reg:
15830       s = names16[code - ax_reg];
15831       break;
15832     case es_reg: case ss_reg: case cs_reg:
15833     case ds_reg: case fs_reg: case gs_reg:
15834       s = names_seg[code - es_reg];
15835       break;
15836     case al_reg: case ah_reg: case cl_reg: case ch_reg:
15837     case dl_reg: case dh_reg: case bl_reg: case bh_reg:
15838       USED_REX (0);
15839       if (rex)
15840         s = names8rex[code - al_reg];
15841       else
15842         s = names8[code - al_reg];
15843       break;
15844     case eAX_reg: case eCX_reg: case eDX_reg: case eBX_reg:
15845     case eSP_reg: case eBP_reg: case eSI_reg: case eDI_reg:
15846       USED_REX (REX_W);
15847       if (rex & REX_W)
15848         s = names64[code - eAX_reg];
15849       else
15850         {
15851           if (sizeflag & DFLAG)
15852             s = names32[code - eAX_reg];
15853           else
15854             s = names16[code - eAX_reg];
15855           used_prefixes |= (prefixes & PREFIX_DATA);
15856         }
15857       break;
15858     case z_mode_ax_reg:
15859       if ((rex & REX_W) || (sizeflag & DFLAG))
15860         s = *names32;
15861       else
15862         s = *names16;
15863       if (!(rex & REX_W))
15864         used_prefixes |= (prefixes & PREFIX_DATA);
15865       break;
15866     default:
15867       s = INTERNAL_DISASSEMBLER_ERROR;
15868       break;
15869     }
15870   oappend (s);
15871 }
15872
15873 static void
15874 OP_I (int bytemode, int sizeflag)
15875 {
15876   bfd_signed_vma op;
15877   bfd_signed_vma mask = -1;
15878
15879   switch (bytemode)
15880     {
15881     case b_mode:
15882       FETCH_DATA (the_info, codep + 1);
15883       op = *codep++;
15884       mask = 0xff;
15885       break;
15886     case q_mode:
15887       if (address_mode == mode_64bit)
15888         {
15889           op = get32s ();
15890           break;
15891         }
15892       /* Fall through.  */
15893     case v_mode:
15894       USED_REX (REX_W);
15895       if (rex & REX_W)
15896         op = get32s ();
15897       else
15898         {
15899           if (sizeflag & DFLAG)
15900             {
15901               op = get32 ();
15902               mask = 0xffffffff;
15903             }
15904           else
15905             {
15906               op = get16 ();
15907               mask = 0xfffff;
15908             }
15909           used_prefixes |= (prefixes & PREFIX_DATA);
15910         }
15911       break;
15912     case w_mode:
15913       mask = 0xfffff;
15914       op = get16 ();
15915       break;
15916     case const_1_mode:
15917       if (intel_syntax)
15918         oappend ("1");
15919       return;
15920     default:
15921       oappend (INTERNAL_DISASSEMBLER_ERROR);
15922       return;
15923     }
15924
15925   op &= mask;
15926   scratchbuf[0] = '$';
15927   print_operand_value (scratchbuf + 1, 1, op);
15928   oappend_maybe_intel (scratchbuf);
15929   scratchbuf[0] = '\0';
15930 }
15931
15932 static void
15933 OP_I64 (int bytemode, int sizeflag)
15934 {
15935   bfd_signed_vma op;
15936   bfd_signed_vma mask = -1;
15937
15938   if (address_mode != mode_64bit)
15939     {
15940       OP_I (bytemode, sizeflag);
15941       return;
15942     }
15943
15944   switch (bytemode)
15945     {
15946     case b_mode:
15947       FETCH_DATA (the_info, codep + 1);
15948       op = *codep++;
15949       mask = 0xff;
15950       break;
15951     case v_mode:
15952       USED_REX (REX_W);
15953       if (rex & REX_W)
15954         op = get64 ();
15955       else
15956         {
15957           if (sizeflag & DFLAG)
15958             {
15959               op = get32 ();
15960               mask = 0xffffffff;
15961             }
15962           else
15963             {
15964               op = get16 ();
15965               mask = 0xfffff;
15966             }
15967           used_prefixes |= (prefixes & PREFIX_DATA);
15968         }
15969       break;
15970     case w_mode:
15971       mask = 0xfffff;
15972       op = get16 ();
15973       break;
15974     default:
15975       oappend (INTERNAL_DISASSEMBLER_ERROR);
15976       return;
15977     }
15978
15979   op &= mask;
15980   scratchbuf[0] = '$';
15981   print_operand_value (scratchbuf + 1, 1, op);
15982   oappend_maybe_intel (scratchbuf);
15983   scratchbuf[0] = '\0';
15984 }
15985
15986 static void
15987 OP_sI (int bytemode, int sizeflag)
15988 {
15989   bfd_signed_vma op;
15990
15991   switch (bytemode)
15992     {
15993     case b_mode:
15994     case b_T_mode:
15995       FETCH_DATA (the_info, codep + 1);
15996       op = *codep++;
15997       if ((op & 0x80) != 0)
15998         op -= 0x100;
15999       if (bytemode == b_T_mode)
16000         {
16001           if (address_mode != mode_64bit
16002               || !((sizeflag & DFLAG) || (rex & REX_W)))
16003             {
16004               /* The operand-size prefix is overridden by a REX prefix.  */
16005               if ((sizeflag & DFLAG) || (rex & REX_W))
16006                 op &= 0xffffffff;
16007               else
16008                 op &= 0xffff;
16009           }
16010         }
16011       else
16012         {
16013           if (!(rex & REX_W))
16014             {
16015               if (sizeflag & DFLAG)
16016                 op &= 0xffffffff;
16017               else
16018                 op &= 0xffff;
16019             }
16020         }
16021       break;
16022     case v_mode:
16023       /* The operand-size prefix is overridden by a REX prefix.  */
16024       if ((sizeflag & DFLAG) || (rex & REX_W))
16025         op = get32s ();
16026       else
16027         op = get16 ();
16028       break;
16029     default:
16030       oappend (INTERNAL_DISASSEMBLER_ERROR);
16031       return;
16032     }
16033
16034   scratchbuf[0] = '$';
16035   print_operand_value (scratchbuf + 1, 1, op);
16036   oappend_maybe_intel (scratchbuf);
16037 }
16038
16039 static void
16040 OP_J (int bytemode, int sizeflag)
16041 {
16042   bfd_vma disp;
16043   bfd_vma mask = -1;
16044   bfd_vma segment = 0;
16045
16046   switch (bytemode)
16047     {
16048     case b_mode:
16049       FETCH_DATA (the_info, codep + 1);
16050       disp = *codep++;
16051       if ((disp & 0x80) != 0)
16052         disp -= 0x100;
16053       break;
16054     case v_mode:
16055       if (isa64 == amd64)
16056         USED_REX (REX_W);
16057       if ((sizeflag & DFLAG)
16058           || (address_mode == mode_64bit
16059               && (isa64 != amd64 || (rex & REX_W))))
16060         disp = get32s ();
16061       else
16062         {
16063           disp = get16 ();
16064           if ((disp & 0x8000) != 0)
16065             disp -= 0x10000;
16066           /* In 16bit mode, address is wrapped around at 64k within
16067              the same segment.  Otherwise, a data16 prefix on a jump
16068              instruction means that the pc is masked to 16 bits after
16069              the displacement is added!  */
16070           mask = 0xffff;
16071           if ((prefixes & PREFIX_DATA) == 0)
16072             segment = ((start_pc + (codep - start_codep))
16073                        & ~((bfd_vma) 0xffff));
16074         }
16075       if (address_mode != mode_64bit
16076           || (isa64 == amd64 && !(rex & REX_W)))
16077         used_prefixes |= (prefixes & PREFIX_DATA);
16078       break;
16079     default:
16080       oappend (INTERNAL_DISASSEMBLER_ERROR);
16081       return;
16082     }
16083   disp = ((start_pc + (codep - start_codep) + disp) & mask) | segment;
16084   set_op (disp, 0);
16085   print_operand_value (scratchbuf, 1, disp);
16086   oappend (scratchbuf);
16087 }
16088
16089 static void
16090 OP_SEG (int bytemode, int sizeflag)
16091 {
16092   if (bytemode == w_mode)
16093     oappend (names_seg[modrm.reg]);
16094   else
16095     OP_E (modrm.mod == 3 ? bytemode : w_mode, sizeflag);
16096 }
16097
16098 static void
16099 OP_DIR (int dummy ATTRIBUTE_UNUSED, int sizeflag)
16100 {
16101   int seg, offset;
16102
16103   if (sizeflag & DFLAG)
16104     {
16105       offset = get32 ();
16106       seg = get16 ();
16107     }
16108   else
16109     {
16110       offset = get16 ();
16111       seg = get16 ();
16112     }
16113   used_prefixes |= (prefixes & PREFIX_DATA);
16114   if (intel_syntax)
16115     sprintf (scratchbuf, "0x%x:0x%x", seg, offset);
16116   else
16117     sprintf (scratchbuf, "$0x%x,$0x%x", seg, offset);
16118   oappend (scratchbuf);
16119 }
16120
16121 static void
16122 OP_OFF (int bytemode, int sizeflag)
16123 {
16124   bfd_vma off;
16125
16126   if (intel_syntax && (sizeflag & SUFFIX_ALWAYS))
16127     intel_operand_size (bytemode, sizeflag);
16128   append_seg ();
16129
16130   if ((sizeflag & AFLAG) || address_mode == mode_64bit)
16131     off = get32 ();
16132   else
16133     off = get16 ();
16134
16135   if (intel_syntax)
16136     {
16137       if (!active_seg_prefix)
16138         {
16139           oappend (names_seg[ds_reg - es_reg]);
16140           oappend (":");
16141         }
16142     }
16143   print_operand_value (scratchbuf, 1, off);
16144   oappend (scratchbuf);
16145 }
16146
16147 static void
16148 OP_OFF64 (int bytemode, int sizeflag)
16149 {
16150   bfd_vma off;
16151
16152   if (address_mode != mode_64bit
16153       || (prefixes & PREFIX_ADDR))
16154     {
16155       OP_OFF (bytemode, sizeflag);
16156       return;
16157     }
16158
16159   if (intel_syntax && (sizeflag & SUFFIX_ALWAYS))
16160     intel_operand_size (bytemode, sizeflag);
16161   append_seg ();
16162
16163   off = get64 ();
16164
16165   if (intel_syntax)
16166     {
16167       if (!active_seg_prefix)
16168         {
16169           oappend (names_seg[ds_reg - es_reg]);
16170           oappend (":");
16171         }
16172     }
16173   print_operand_value (scratchbuf, 1, off);
16174   oappend (scratchbuf);
16175 }
16176
16177 static void
16178 ptr_reg (int code, int sizeflag)
16179 {
16180   const char *s;
16181
16182   *obufp++ = open_char;
16183   used_prefixes |= (prefixes & PREFIX_ADDR);
16184   if (address_mode == mode_64bit)
16185     {
16186       if (!(sizeflag & AFLAG))
16187         s = names32[code - eAX_reg];
16188       else
16189         s = names64[code - eAX_reg];
16190     }
16191   else if (sizeflag & AFLAG)
16192     s = names32[code - eAX_reg];
16193   else
16194     s = names16[code - eAX_reg];
16195   oappend (s);
16196   *obufp++ = close_char;
16197   *obufp = 0;
16198 }
16199
16200 static void
16201 OP_ESreg (int code, int sizeflag)
16202 {
16203   if (intel_syntax)
16204     {
16205       switch (codep[-1])
16206         {
16207         case 0x6d:      /* insw/insl */
16208           intel_operand_size (z_mode, sizeflag);
16209           break;
16210         case 0xa5:      /* movsw/movsl/movsq */
16211         case 0xa7:      /* cmpsw/cmpsl/cmpsq */
16212         case 0xab:      /* stosw/stosl */
16213         case 0xaf:      /* scasw/scasl */
16214           intel_operand_size (v_mode, sizeflag);
16215           break;
16216         default:
16217           intel_operand_size (b_mode, sizeflag);
16218         }
16219     }
16220   oappend_maybe_intel ("%es:");
16221   ptr_reg (code, sizeflag);
16222 }
16223
16224 static void
16225 OP_DSreg (int code, int sizeflag)
16226 {
16227   if (intel_syntax)
16228     {
16229       switch (codep[-1])
16230         {
16231         case 0x6f:      /* outsw/outsl */
16232           intel_operand_size (z_mode, sizeflag);
16233           break;
16234         case 0xa5:      /* movsw/movsl/movsq */
16235         case 0xa7:      /* cmpsw/cmpsl/cmpsq */
16236         case 0xad:      /* lodsw/lodsl/lodsq */
16237           intel_operand_size (v_mode, sizeflag);
16238           break;
16239         default:
16240           intel_operand_size (b_mode, sizeflag);
16241         }
16242     }
16243   /* Set active_seg_prefix to PREFIX_DS if it is unset so that the
16244      default segment register DS is printed.  */
16245   if (!active_seg_prefix)
16246     active_seg_prefix = PREFIX_DS;
16247   append_seg ();
16248   ptr_reg (code, sizeflag);
16249 }
16250
16251 static void
16252 OP_C (int dummy ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16253 {
16254   int add;
16255   if (rex & REX_R)
16256     {
16257       USED_REX (REX_R);
16258       add = 8;
16259     }
16260   else if (address_mode != mode_64bit && (prefixes & PREFIX_LOCK))
16261     {
16262       all_prefixes[last_lock_prefix] = 0;
16263       used_prefixes |= PREFIX_LOCK;
16264       add = 8;
16265     }
16266   else
16267     add = 0;
16268   sprintf (scratchbuf, "%%cr%d", modrm.reg + add);
16269   oappend_maybe_intel (scratchbuf);
16270 }
16271
16272 static void
16273 OP_D (int dummy ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16274 {
16275   int add;
16276   USED_REX (REX_R);
16277   if (rex & REX_R)
16278     add = 8;
16279   else
16280     add = 0;
16281   if (intel_syntax)
16282     sprintf (scratchbuf, "db%d", modrm.reg + add);
16283   else
16284     sprintf (scratchbuf, "%%db%d", modrm.reg + add);
16285   oappend (scratchbuf);
16286 }
16287
16288 static void
16289 OP_T (int dummy ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16290 {
16291   sprintf (scratchbuf, "%%tr%d", modrm.reg);
16292   oappend_maybe_intel (scratchbuf);
16293 }
16294
16295 static void
16296 OP_R (int bytemode, int sizeflag)
16297 {
16298   /* Skip mod/rm byte.  */
16299   MODRM_CHECK;
16300   codep++;
16301   OP_E_register (bytemode, sizeflag);
16302 }
16303
16304 static void
16305 OP_MMX (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16306 {
16307   int reg = modrm.reg;
16308   const char **names;
16309
16310   used_prefixes |= (prefixes & PREFIX_DATA);
16311   if (prefixes & PREFIX_DATA)
16312     {
16313       names = names_xmm;
16314       USED_REX (REX_R);
16315       if (rex & REX_R)
16316         reg += 8;
16317     }
16318   else
16319     names = names_mm;
16320   oappend (names[reg]);
16321 }
16322
16323 static void
16324 OP_XMM (int bytemode, int sizeflag ATTRIBUTE_UNUSED)
16325 {
16326   int reg = modrm.reg;
16327   const char **names;
16328
16329   USED_REX (REX_R);
16330   if (rex & REX_R)
16331     reg += 8;
16332   if (vex.evex)
16333     {
16334       if (!vex.r)
16335         reg += 16;
16336     }
16337
16338   if (need_vex
16339       && bytemode != xmm_mode
16340       && bytemode != xmmq_mode
16341       && bytemode != evex_half_bcst_xmmq_mode
16342       && bytemode != ymm_mode
16343       && bytemode != scalar_mode)
16344     {
16345       switch (vex.length)
16346         {
16347         case 128:
16348           names = names_xmm;
16349           break;
16350         case 256:
16351           if (vex.w
16352               || (bytemode != vex_vsib_q_w_dq_mode
16353                   && bytemode != vex_vsib_q_w_d_mode))
16354             names = names_ymm;
16355           else
16356             names = names_xmm;
16357           break;
16358         case 512:
16359           names = names_zmm;
16360           break;
16361         default:
16362           abort ();
16363         }
16364     }
16365   else if (bytemode == xmmq_mode
16366            || bytemode == evex_half_bcst_xmmq_mode)
16367     {
16368       switch (vex.length)
16369         {
16370         case 128:
16371         case 256:
16372           names = names_xmm;
16373           break;
16374         case 512:
16375           names = names_ymm;
16376           break;
16377         default:
16378           abort ();
16379         }
16380     }
16381   else if (bytemode == ymm_mode)
16382     names = names_ymm;
16383   else
16384     names = names_xmm;
16385   oappend (names[reg]);
16386 }
16387
16388 static void
16389 OP_EM (int bytemode, int sizeflag)
16390 {
16391   int reg;
16392   const char **names;
16393
16394   if (modrm.mod != 3)
16395     {
16396       if (intel_syntax
16397           && (bytemode == v_mode || bytemode == v_swap_mode))
16398         {
16399           bytemode = (prefixes & PREFIX_DATA) ? x_mode : q_mode;
16400           used_prefixes |= (prefixes & PREFIX_DATA);
16401         }
16402       OP_E (bytemode, sizeflag);
16403       return;
16404     }
16405
16406   if ((sizeflag & SUFFIX_ALWAYS) && bytemode == v_swap_mode)
16407     swap_operand ();
16408
16409   /* Skip mod/rm byte.  */
16410   MODRM_CHECK;
16411   codep++;
16412   used_prefixes |= (prefixes & PREFIX_DATA);
16413   reg = modrm.rm;
16414   if (prefixes & PREFIX_DATA)
16415     {
16416       names = names_xmm;
16417       USED_REX (REX_B);
16418       if (rex & REX_B)
16419         reg += 8;
16420     }
16421   else
16422     names = names_mm;
16423   oappend (names[reg]);
16424 }
16425
16426 /* cvt* are the only instructions in sse2 which have
16427    both SSE and MMX operands and also have 0x66 prefix
16428    in their opcode. 0x66 was originally used to differentiate
16429    between SSE and MMX instruction(operands). So we have to handle the
16430    cvt* separately using OP_EMC and OP_MXC */
16431 static void
16432 OP_EMC (int bytemode, int sizeflag)
16433 {
16434   if (modrm.mod != 3)
16435     {
16436       if (intel_syntax && bytemode == v_mode)
16437         {
16438           bytemode = (prefixes & PREFIX_DATA) ? x_mode : q_mode;
16439           used_prefixes |= (prefixes & PREFIX_DATA);
16440         }
16441       OP_E (bytemode, sizeflag);
16442       return;
16443     }
16444
16445   /* Skip mod/rm byte.  */
16446   MODRM_CHECK;
16447   codep++;
16448   used_prefixes |= (prefixes & PREFIX_DATA);
16449   oappend (names_mm[modrm.rm]);
16450 }
16451
16452 static void
16453 OP_MXC (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16454 {
16455   used_prefixes |= (prefixes & PREFIX_DATA);
16456   oappend (names_mm[modrm.reg]);
16457 }
16458
16459 static void
16460 OP_EX (int bytemode, int sizeflag)
16461 {
16462   int reg;
16463   const char **names;
16464
16465   /* Skip mod/rm byte.  */
16466   MODRM_CHECK;
16467   codep++;
16468
16469   if (modrm.mod != 3)
16470     {
16471       OP_E_memory (bytemode, sizeflag);
16472       return;
16473     }
16474
16475   reg = modrm.rm;
16476   USED_REX (REX_B);
16477   if (rex & REX_B)
16478     reg += 8;
16479   if (vex.evex)
16480     {
16481       USED_REX (REX_X);
16482       if ((rex & REX_X))
16483         reg += 16;
16484     }
16485
16486   if ((sizeflag & SUFFIX_ALWAYS)
16487       && (bytemode == x_swap_mode
16488           || bytemode == d_swap_mode
16489           || bytemode == d_scalar_swap_mode
16490           || bytemode == q_swap_mode
16491           || bytemode == q_scalar_swap_mode))
16492     swap_operand ();
16493
16494   if (need_vex
16495       && bytemode != xmm_mode
16496       && bytemode != xmmdw_mode
16497       && bytemode != xmmqd_mode
16498       && bytemode != xmm_mb_mode
16499       && bytemode != xmm_mw_mode
16500       && bytemode != xmm_md_mode
16501       && bytemode != xmm_mq_mode
16502       && bytemode != xmm_mdq_mode
16503       && bytemode != xmmq_mode
16504       && bytemode != evex_half_bcst_xmmq_mode
16505       && bytemode != ymm_mode
16506       && bytemode != d_scalar_mode
16507       && bytemode != d_scalar_swap_mode
16508       && bytemode != q_scalar_mode
16509       && bytemode != q_scalar_swap_mode
16510       && bytemode != vex_scalar_w_dq_mode)
16511     {
16512       switch (vex.length)
16513         {
16514         case 128:
16515           names = names_xmm;
16516           break;
16517         case 256:
16518           names = names_ymm;
16519           break;
16520         case 512:
16521           names = names_zmm;
16522           break;
16523         default:
16524           abort ();
16525         }
16526     }
16527   else if (bytemode == xmmq_mode
16528            || bytemode == evex_half_bcst_xmmq_mode)
16529     {
16530       switch (vex.length)
16531         {
16532         case 128:
16533         case 256:
16534           names = names_xmm;
16535           break;
16536         case 512:
16537           names = names_ymm;
16538           break;
16539         default:
16540           abort ();
16541         }
16542     }
16543   else if (bytemode == ymm_mode)
16544     names = names_ymm;
16545   else
16546     names = names_xmm;
16547   oappend (names[reg]);
16548 }
16549
16550 static void
16551 OP_MS (int bytemode, int sizeflag)
16552 {
16553   if (modrm.mod == 3)
16554     OP_EM (bytemode, sizeflag);
16555   else
16556     BadOp ();
16557 }
16558
16559 static void
16560 OP_XS (int bytemode, int sizeflag)
16561 {
16562   if (modrm.mod == 3)
16563     OP_EX (bytemode, sizeflag);
16564   else
16565     BadOp ();
16566 }
16567
16568 static void
16569 OP_M (int bytemode, int sizeflag)
16570 {
16571   if (modrm.mod == 3)
16572     /* bad bound,lea,lds,les,lfs,lgs,lss,cmpxchg8b,vmptrst modrm */
16573     BadOp ();
16574   else
16575     OP_E (bytemode, sizeflag);
16576 }
16577
16578 static void
16579 OP_0f07 (int bytemode, int sizeflag)
16580 {
16581   if (modrm.mod != 3 || modrm.rm != 0)
16582     BadOp ();
16583   else
16584     OP_E (bytemode, sizeflag);
16585 }
16586
16587 /* NOP is an alias of "xchg %ax,%ax" in 16bit mode, "xchg %eax,%eax" in
16588    32bit mode and "xchg %rax,%rax" in 64bit mode.  */
16589
16590 static void
16591 NOP_Fixup1 (int bytemode, int sizeflag)
16592 {
16593   if ((prefixes & PREFIX_DATA) != 0
16594       || (rex != 0
16595           && rex != 0x48
16596           && address_mode == mode_64bit))
16597     OP_REG (bytemode, sizeflag);
16598   else
16599     strcpy (obuf, "nop");
16600 }
16601
16602 static void
16603 NOP_Fixup2 (int bytemode, int sizeflag)
16604 {
16605   if ((prefixes & PREFIX_DATA) != 0
16606       || (rex != 0
16607           && rex != 0x48
16608           && address_mode == mode_64bit))
16609     OP_IMREG (bytemode, sizeflag);
16610 }
16611
16612 static const char *const Suffix3DNow[] = {
16613 /* 00 */        NULL,           NULL,           NULL,           NULL,
16614 /* 04 */        NULL,           NULL,           NULL,           NULL,
16615 /* 08 */        NULL,           NULL,           NULL,           NULL,
16616 /* 0C */        "pi2fw",        "pi2fd",        NULL,           NULL,
16617 /* 10 */        NULL,           NULL,           NULL,           NULL,
16618 /* 14 */        NULL,           NULL,           NULL,           NULL,
16619 /* 18 */        NULL,           NULL,           NULL,           NULL,
16620 /* 1C */        "pf2iw",        "pf2id",        NULL,           NULL,
16621 /* 20 */        NULL,           NULL,           NULL,           NULL,
16622 /* 24 */        NULL,           NULL,           NULL,           NULL,
16623 /* 28 */        NULL,           NULL,           NULL,           NULL,
16624 /* 2C */        NULL,           NULL,           NULL,           NULL,
16625 /* 30 */        NULL,           NULL,           NULL,           NULL,
16626 /* 34 */        NULL,           NULL,           NULL,           NULL,
16627 /* 38 */        NULL,           NULL,           NULL,           NULL,
16628 /* 3C */        NULL,           NULL,           NULL,           NULL,
16629 /* 40 */        NULL,           NULL,           NULL,           NULL,
16630 /* 44 */        NULL,           NULL,           NULL,           NULL,
16631 /* 48 */        NULL,           NULL,           NULL,           NULL,
16632 /* 4C */        NULL,           NULL,           NULL,           NULL,
16633 /* 50 */        NULL,           NULL,           NULL,           NULL,
16634 /* 54 */        NULL,           NULL,           NULL,           NULL,
16635 /* 58 */        NULL,           NULL,           NULL,           NULL,
16636 /* 5C */        NULL,           NULL,           NULL,           NULL,
16637 /* 60 */        NULL,           NULL,           NULL,           NULL,
16638 /* 64 */        NULL,           NULL,           NULL,           NULL,
16639 /* 68 */        NULL,           NULL,           NULL,           NULL,
16640 /* 6C */        NULL,           NULL,           NULL,           NULL,
16641 /* 70 */        NULL,           NULL,           NULL,           NULL,
16642 /* 74 */        NULL,           NULL,           NULL,           NULL,
16643 /* 78 */        NULL,           NULL,           NULL,           NULL,
16644 /* 7C */        NULL,           NULL,           NULL,           NULL,
16645 /* 80 */        NULL,           NULL,           NULL,           NULL,
16646 /* 84 */        NULL,           NULL,           NULL,           NULL,
16647 /* 88 */        NULL,           NULL,           "pfnacc",       NULL,
16648 /* 8C */        NULL,           NULL,           "pfpnacc",      NULL,
16649 /* 90 */        "pfcmpge",      NULL,           NULL,           NULL,
16650 /* 94 */        "pfmin",        NULL,           "pfrcp",        "pfrsqrt",
16651 /* 98 */        NULL,           NULL,           "pfsub",        NULL,
16652 /* 9C */        NULL,           NULL,           "pfadd",        NULL,
16653 /* A0 */        "pfcmpgt",      NULL,           NULL,           NULL,
16654 /* A4 */        "pfmax",        NULL,           "pfrcpit1",     "pfrsqit1",
16655 /* A8 */        NULL,           NULL,           "pfsubr",       NULL,
16656 /* AC */        NULL,           NULL,           "pfacc",        NULL,
16657 /* B0 */        "pfcmpeq",      NULL,           NULL,           NULL,
16658 /* B4 */        "pfmul",        NULL,           "pfrcpit2",     "pmulhrw",
16659 /* B8 */        NULL,           NULL,           NULL,           "pswapd",
16660 /* BC */        NULL,           NULL,           NULL,           "pavgusb",
16661 /* C0 */        NULL,           NULL,           NULL,           NULL,
16662 /* C4 */        NULL,           NULL,           NULL,           NULL,
16663 /* C8 */        NULL,           NULL,           NULL,           NULL,
16664 /* CC */        NULL,           NULL,           NULL,           NULL,
16665 /* D0 */        NULL,           NULL,           NULL,           NULL,
16666 /* D4 */        NULL,           NULL,           NULL,           NULL,
16667 /* D8 */        NULL,           NULL,           NULL,           NULL,
16668 /* DC */        NULL,           NULL,           NULL,           NULL,
16669 /* E0 */        NULL,           NULL,           NULL,           NULL,
16670 /* E4 */        NULL,           NULL,           NULL,           NULL,
16671 /* E8 */        NULL,           NULL,           NULL,           NULL,
16672 /* EC */        NULL,           NULL,           NULL,           NULL,
16673 /* F0 */        NULL,           NULL,           NULL,           NULL,
16674 /* F4 */        NULL,           NULL,           NULL,           NULL,
16675 /* F8 */        NULL,           NULL,           NULL,           NULL,
16676 /* FC */        NULL,           NULL,           NULL,           NULL,
16677 };
16678
16679 static void
16680 OP_3DNowSuffix (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16681 {
16682   const char *mnemonic;
16683
16684   FETCH_DATA (the_info, codep + 1);
16685   /* AMD 3DNow! instructions are specified by an opcode suffix in the
16686      place where an 8-bit immediate would normally go.  ie. the last
16687      byte of the instruction.  */
16688   obufp = mnemonicendp;
16689   mnemonic = Suffix3DNow[*codep++ & 0xff];
16690   if (mnemonic)
16691     oappend (mnemonic);
16692   else
16693     {
16694       /* Since a variable sized modrm/sib chunk is between the start
16695          of the opcode (0x0f0f) and the opcode suffix, we need to do
16696          all the modrm processing first, and don't know until now that
16697          we have a bad opcode.  This necessitates some cleaning up.  */
16698       op_out[0][0] = '\0';
16699       op_out[1][0] = '\0';
16700       BadOp ();
16701     }
16702   mnemonicendp = obufp;
16703 }
16704
16705 static struct op simd_cmp_op[] =
16706 {
16707   { STRING_COMMA_LEN ("eq") },
16708   { STRING_COMMA_LEN ("lt") },
16709   { STRING_COMMA_LEN ("le") },
16710   { STRING_COMMA_LEN ("unord") },
16711   { STRING_COMMA_LEN ("neq") },
16712   { STRING_COMMA_LEN ("nlt") },
16713   { STRING_COMMA_LEN ("nle") },
16714   { STRING_COMMA_LEN ("ord") }
16715 };
16716
16717 static void
16718 CMP_Fixup (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16719 {
16720   unsigned int cmp_type;
16721
16722   FETCH_DATA (the_info, codep + 1);
16723   cmp_type = *codep++ & 0xff;
16724   if (cmp_type < ARRAY_SIZE (simd_cmp_op))
16725     {
16726       char suffix [3];
16727       char *p = mnemonicendp - 2;
16728       suffix[0] = p[0];
16729       suffix[1] = p[1];
16730       suffix[2] = '\0';
16731       sprintf (p, "%s%s", simd_cmp_op[cmp_type].name, suffix);
16732       mnemonicendp += simd_cmp_op[cmp_type].len;
16733     }
16734   else
16735     {
16736       /* We have a reserved extension byte.  Output it directly.  */
16737       scratchbuf[0] = '$';
16738       print_operand_value (scratchbuf + 1, 1, cmp_type);
16739       oappend_maybe_intel (scratchbuf);
16740       scratchbuf[0] = '\0';
16741     }
16742 }
16743
16744 static void
16745 OP_Mwaitx (int bytemode ATTRIBUTE_UNUSED,
16746           int sizeflag ATTRIBUTE_UNUSED)
16747 {
16748   /* mwaitx %eax,%ecx,%ebx */
16749   if (!intel_syntax)
16750     {
16751       const char **names = (address_mode == mode_64bit
16752                             ? names64 : names32);
16753       strcpy (op_out[0], names[0]);
16754       strcpy (op_out[1], names[1]);
16755       strcpy (op_out[2], names[3]);
16756       two_source_ops = 1;
16757     }
16758   /* Skip mod/rm byte.  */
16759   MODRM_CHECK;
16760   codep++;
16761 }
16762
16763 static void
16764 OP_Mwait (int bytemode ATTRIBUTE_UNUSED,
16765           int sizeflag ATTRIBUTE_UNUSED)
16766 {
16767   /* mwait %eax,%ecx  */
16768   if (!intel_syntax)
16769     {
16770       const char **names = (address_mode == mode_64bit
16771                             ? names64 : names32);
16772       strcpy (op_out[0], names[0]);
16773       strcpy (op_out[1], names[1]);
16774       two_source_ops = 1;
16775     }
16776   /* Skip mod/rm byte.  */
16777   MODRM_CHECK;
16778   codep++;
16779 }
16780
16781 static void
16782 OP_Monitor (int bytemode ATTRIBUTE_UNUSED,
16783             int sizeflag ATTRIBUTE_UNUSED)
16784 {
16785   /* monitor %eax,%ecx,%edx"  */
16786   if (!intel_syntax)
16787     {
16788       const char **op1_names;
16789       const char **names = (address_mode == mode_64bit
16790                             ? names64 : names32);
16791
16792       if (!(prefixes & PREFIX_ADDR))
16793         op1_names = (address_mode == mode_16bit
16794                      ? names16 : names);
16795       else
16796         {
16797           /* Remove "addr16/addr32".  */
16798           all_prefixes[last_addr_prefix] = 0;
16799           op1_names = (address_mode != mode_32bit
16800                        ? names32 : names16);
16801           used_prefixes |= PREFIX_ADDR;
16802         }
16803       strcpy (op_out[0], op1_names[0]);
16804       strcpy (op_out[1], names[1]);
16805       strcpy (op_out[2], names[2]);
16806       two_source_ops = 1;
16807     }
16808   /* Skip mod/rm byte.  */
16809   MODRM_CHECK;
16810   codep++;
16811 }
16812
16813 static void
16814 BadOp (void)
16815 {
16816   /* Throw away prefixes and 1st. opcode byte.  */
16817   codep = insn_codep + 1;
16818   oappend ("(bad)");
16819 }
16820
16821 static void
16822 REP_Fixup (int bytemode, int sizeflag)
16823 {
16824   /* The 0xf3 prefix should be displayed as "rep" for ins, outs, movs,
16825      lods and stos.  */
16826   if (prefixes & PREFIX_REPZ)
16827     all_prefixes[last_repz_prefix] = REP_PREFIX;
16828
16829   switch (bytemode)
16830     {
16831     case al_reg:
16832     case eAX_reg:
16833     case indir_dx_reg:
16834       OP_IMREG (bytemode, sizeflag);
16835       break;
16836     case eDI_reg:
16837       OP_ESreg (bytemode, sizeflag);
16838       break;
16839     case eSI_reg:
16840       OP_DSreg (bytemode, sizeflag);
16841       break;
16842     default:
16843       abort ();
16844       break;
16845     }
16846 }
16847
16848 /* For BND-prefixed instructions 0xF2 prefix should be displayed as
16849    "bnd".  */
16850
16851 static void
16852 BND_Fixup (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
16853 {
16854   if (prefixes & PREFIX_REPNZ)
16855     all_prefixes[last_repnz_prefix] = BND_PREFIX;
16856 }
16857
16858 /* For NOTRACK-prefixed instructions, 0x3E prefix should be displayed as
16859    "notrack".  */
16860
16861 static void
16862 NOTRACK_Fixup (int bytemode ATTRIBUTE_UNUSED,
16863                int sizeflag ATTRIBUTE_UNUSED)
16864 {
16865   if (active_seg_prefix == PREFIX_DS
16866       && (address_mode != mode_64bit || last_data_prefix < 0))
16867     {
16868       /* NOTRACK prefix is only valid on indirect branch instructions.
16869          NB: DATA prefix is unsupported for Intel64.  */
16870       active_seg_prefix = 0;
16871       all_prefixes[last_seg_prefix] = NOTRACK_PREFIX;
16872     }
16873 }
16874
16875 /* Similar to OP_E.  But the 0xf2/0xf3 prefixes should be displayed as
16876    "xacquire"/"xrelease" for memory operand if there is a LOCK prefix.
16877  */
16878
16879 static void
16880 HLE_Fixup1 (int bytemode, int sizeflag)
16881 {
16882   if (modrm.mod != 3
16883       && (prefixes & PREFIX_LOCK) != 0)
16884     {
16885       if (prefixes & PREFIX_REPZ)
16886         all_prefixes[last_repz_prefix] = XRELEASE_PREFIX;
16887       if (prefixes & PREFIX_REPNZ)
16888         all_prefixes[last_repnz_prefix] = XACQUIRE_PREFIX;
16889     }
16890
16891   OP_E (bytemode, sizeflag);
16892 }
16893
16894 /* Similar to OP_E.  But the 0xf2/0xf3 prefixes should be displayed as
16895    "xacquire"/"xrelease" for memory operand.  No check for LOCK prefix.
16896  */
16897
16898 static void
16899 HLE_Fixup2 (int bytemode, int sizeflag)
16900 {
16901   if (modrm.mod != 3)
16902     {
16903       if (prefixes & PREFIX_REPZ)
16904         all_prefixes[last_repz_prefix] = XRELEASE_PREFIX;
16905       if (prefixes & PREFIX_REPNZ)
16906         all_prefixes[last_repnz_prefix] = XACQUIRE_PREFIX;
16907     }
16908
16909   OP_E (bytemode, sizeflag);
16910 }
16911
16912 /* Similar to OP_E.  But the 0xf3 prefixes should be displayed as
16913    "xrelease" for memory operand.  No check for LOCK prefix.   */
16914
16915 static void
16916 HLE_Fixup3 (int bytemode, int sizeflag)
16917 {
16918   if (modrm.mod != 3
16919       && last_repz_prefix > last_repnz_prefix
16920       && (prefixes & PREFIX_REPZ) != 0)
16921     all_prefixes[last_repz_prefix] = XRELEASE_PREFIX;
16922
16923   OP_E (bytemode, sizeflag);
16924 }
16925
16926 static void
16927 CMPXCHG8B_Fixup (int bytemode, int sizeflag)
16928 {
16929   USED_REX (REX_W);
16930   if (rex & REX_W)
16931     {
16932       /* Change cmpxchg8b to cmpxchg16b.  */
16933       char *p = mnemonicendp - 2;
16934       mnemonicendp = stpcpy (p, "16b");
16935       bytemode = o_mode;
16936     }
16937   else if ((prefixes & PREFIX_LOCK) != 0)
16938     {
16939       if (prefixes & PREFIX_REPZ)
16940         all_prefixes[last_repz_prefix] = XRELEASE_PREFIX;
16941       if (prefixes & PREFIX_REPNZ)
16942         all_prefixes[last_repnz_prefix] = XACQUIRE_PREFIX;
16943     }
16944
16945   OP_M (bytemode, sizeflag);
16946 }
16947
16948 static void
16949 XMM_Fixup (int reg, int sizeflag ATTRIBUTE_UNUSED)
16950 {
16951   const char **names;
16952
16953   if (need_vex)
16954     {
16955       switch (vex.length)
16956         {
16957         case 128:
16958           names = names_xmm;
16959           break;
16960         case 256:
16961           names = names_ymm;
16962           break;
16963         default:
16964           abort ();
16965         }
16966     }
16967   else
16968     names = names_xmm;
16969   oappend (names[reg]);
16970 }
16971
16972 static void
16973 CRC32_Fixup (int bytemode, int sizeflag)
16974 {
16975   /* Add proper suffix to "crc32".  */
16976   char *p = mnemonicendp;
16977
16978   switch (bytemode)
16979     {
16980     case b_mode:
16981       if (intel_syntax)
16982         goto skip;
16983
16984       *p++ = 'b';
16985       break;
16986     case v_mode:
16987       if (intel_syntax)
16988         goto skip;
16989
16990       USED_REX (REX_W);
16991       if (rex & REX_W)
16992         *p++ = 'q';
16993       else
16994         {
16995           if (sizeflag & DFLAG)
16996             *p++ = 'l';
16997           else
16998             *p++ = 'w';
16999           used_prefixes |= (prefixes & PREFIX_DATA);
17000         }
17001       break;
17002     default:
17003       oappend (INTERNAL_DISASSEMBLER_ERROR);
17004       break;
17005     }
17006   mnemonicendp = p;
17007   *p = '\0';
17008
17009 skip:
17010   if (modrm.mod == 3)
17011     {
17012       int add;
17013
17014       /* Skip mod/rm byte.  */
17015       MODRM_CHECK;
17016       codep++;
17017
17018       USED_REX (REX_B);
17019       add = (rex & REX_B) ? 8 : 0;
17020       if (bytemode == b_mode)
17021         {
17022           USED_REX (0);
17023           if (rex)
17024             oappend (names8rex[modrm.rm + add]);
17025           else
17026             oappend (names8[modrm.rm + add]);
17027         }
17028       else
17029         {
17030           USED_REX (REX_W);
17031           if (rex & REX_W)
17032             oappend (names64[modrm.rm + add]);
17033           else if ((prefixes & PREFIX_DATA))
17034             oappend (names16[modrm.rm + add]);
17035           else
17036             oappend (names32[modrm.rm + add]);
17037         }
17038     }
17039   else
17040     OP_E (bytemode, sizeflag);
17041 }
17042
17043 static void
17044 FXSAVE_Fixup (int bytemode, int sizeflag)
17045 {
17046   /* Add proper suffix to "fxsave" and "fxrstor".  */
17047   USED_REX (REX_W);
17048   if (rex & REX_W)
17049     {
17050       char *p = mnemonicendp;
17051       *p++ = '6';
17052       *p++ = '4';
17053       *p = '\0';
17054       mnemonicendp = p;
17055     }
17056   OP_M (bytemode, sizeflag);
17057 }
17058
17059 static void
17060 PCMPESTR_Fixup (int bytemode, int sizeflag)
17061 {
17062   /* Add proper suffix to "{,v}pcmpestr{i,m}".  */
17063   if (!intel_syntax)
17064     {
17065       char *p = mnemonicendp;
17066
17067       USED_REX (REX_W);
17068       if (rex & REX_W)
17069         *p++ = 'q';
17070       else if (sizeflag & SUFFIX_ALWAYS)
17071         *p++ = 'l';
17072
17073       *p = '\0';
17074       mnemonicendp = p;
17075     }
17076
17077   OP_EX (bytemode, sizeflag);
17078 }
17079
17080 /* Display the destination register operand for instructions with
17081    VEX. */
17082
17083 static void
17084 OP_VEX (int bytemode, int sizeflag ATTRIBUTE_UNUSED)
17085 {
17086   int reg;
17087   const char **names;
17088
17089   if (!need_vex)
17090     abort ();
17091
17092   if (!need_vex_reg)
17093     return;
17094
17095   reg = vex.register_specifier;
17096   if (vex.evex)
17097     {
17098       if (!vex.v)
17099         reg += 16;
17100     }
17101
17102   if (bytemode == vex_scalar_mode)
17103     {
17104       oappend (names_xmm[reg]);
17105       return;
17106     }
17107
17108   switch (vex.length)
17109     {
17110     case 128:
17111       switch (bytemode)
17112         {
17113         case vex_mode:
17114         case vex128_mode:
17115         case vex_vsib_q_w_dq_mode:
17116         case vex_vsib_q_w_d_mode:
17117           names = names_xmm;
17118           break;
17119         case dq_mode:
17120           if (vex.w)
17121             names = names64;
17122           else
17123             names = names32;
17124           break;
17125         case mask_bd_mode:
17126         case mask_mode:
17127           if (reg > 0x7)
17128             {
17129               oappend ("(bad)");
17130               return;
17131             }
17132           names = names_mask;
17133           break;
17134         default:
17135           abort ();
17136           return;
17137         }
17138       break;
17139     case 256:
17140       switch (bytemode)
17141         {
17142         case vex_mode:
17143         case vex256_mode:
17144           names = names_ymm;
17145           break;
17146         case vex_vsib_q_w_dq_mode:
17147         case vex_vsib_q_w_d_mode:
17148           names = vex.w ? names_ymm : names_xmm;
17149           break;
17150         case mask_bd_mode:
17151         case mask_mode:
17152           if (reg > 0x7)
17153             {
17154               oappend ("(bad)");
17155               return;
17156             }
17157           names = names_mask;
17158           break;
17159         default:
17160           /* See PR binutils/20893 for a reproducer.  */
17161           oappend ("(bad)");
17162           return;
17163         }
17164       break;
17165     case 512:
17166       names = names_zmm;
17167       break;
17168     default:
17169       abort ();
17170       break;
17171     }
17172   oappend (names[reg]);
17173 }
17174
17175 /* Get the VEX immediate byte without moving codep.  */
17176
17177 static unsigned char
17178 get_vex_imm8 (int sizeflag, int opnum)
17179 {
17180   int bytes_before_imm = 0;
17181
17182   if (modrm.mod != 3)
17183     {
17184       /* There are SIB/displacement bytes.  */
17185       if ((sizeflag & AFLAG) || address_mode == mode_64bit)
17186         {
17187           /* 32/64 bit address mode */
17188           int base = modrm.rm;
17189
17190           /* Check SIB byte.  */
17191           if (base == 4)
17192             {
17193               FETCH_DATA (the_info, codep + 1);
17194               base = *codep & 7;
17195               /* When decoding the third source, don't increase
17196                  bytes_before_imm as this has already been incremented
17197                  by one in OP_E_memory while decoding the second
17198                  source operand.  */
17199               if (opnum == 0)
17200                 bytes_before_imm++;
17201             }
17202
17203           /* Don't increase bytes_before_imm when decoding the third source,
17204              it has already been incremented by OP_E_memory while decoding
17205              the second source operand.  */
17206           if (opnum == 0)
17207             {
17208               switch (modrm.mod)
17209                 {
17210                   case 0:
17211                     /* When modrm.rm == 5 or modrm.rm == 4 and base in
17212                        SIB == 5, there is a 4 byte displacement.  */
17213                     if (base != 5)
17214                       /* No displacement. */
17215                       break;
17216                     /* Fall through.  */
17217                   case 2:
17218                     /* 4 byte displacement.  */
17219                     bytes_before_imm += 4;
17220                     break;
17221                   case 1:
17222                     /* 1 byte displacement.  */
17223                     bytes_before_imm++;
17224                     break;
17225                 }
17226             }
17227         }
17228       else
17229         {
17230           /* 16 bit address mode */
17231           /* Don't increase bytes_before_imm when decoding the third source,
17232              it has already been incremented by OP_E_memory while decoding
17233              the second source operand.  */
17234           if (opnum == 0)
17235             {
17236               switch (modrm.mod)
17237                 {
17238                 case 0:
17239                   /* When modrm.rm == 6, there is a 2 byte displacement.  */
17240                   if (modrm.rm != 6)
17241                     /* No displacement. */
17242                     break;
17243                   /* Fall through.  */
17244                 case 2:
17245                   /* 2 byte displacement.  */
17246                   bytes_before_imm += 2;
17247                   break;
17248                 case 1:
17249                   /* 1 byte displacement: when decoding the third source,
17250                      don't increase bytes_before_imm as this has already
17251                      been incremented by one in OP_E_memory while decoding
17252                      the second source operand.  */
17253                   if (opnum == 0)
17254                     bytes_before_imm++;
17255
17256                   break;
17257                 }
17258             }
17259         }
17260     }
17261
17262   FETCH_DATA (the_info, codep + bytes_before_imm + 1);
17263   return codep [bytes_before_imm];
17264 }
17265
17266 static void
17267 OP_EX_VexReg (int bytemode, int sizeflag, int reg)
17268 {
17269   const char **names;
17270
17271   if (reg == -1 && modrm.mod != 3)
17272     {
17273       OP_E_memory (bytemode, sizeflag);
17274       return;
17275     }
17276   else
17277     {
17278       if (reg == -1)
17279         {
17280           reg = modrm.rm;
17281           USED_REX (REX_B);
17282           if (rex & REX_B)
17283             reg += 8;
17284         }
17285       else if (reg > 7 && address_mode != mode_64bit)
17286         BadOp ();
17287     }
17288
17289   switch (vex.length)
17290     {
17291     case 128:
17292       names = names_xmm;
17293       break;
17294     case 256:
17295       names = names_ymm;
17296       break;
17297     default:
17298       abort ();
17299     }
17300   oappend (names[reg]);
17301 }
17302
17303 static void
17304 OP_EX_VexImmW (int bytemode, int sizeflag)
17305 {
17306   int reg = -1;
17307   static unsigned char vex_imm8;
17308
17309   if (vex_w_done == 0)
17310     {
17311       vex_w_done = 1;
17312
17313       /* Skip mod/rm byte.  */
17314       MODRM_CHECK;
17315       codep++;
17316
17317       vex_imm8 = get_vex_imm8 (sizeflag, 0);
17318
17319       if (vex.w)
17320           reg = vex_imm8 >> 4;
17321
17322       OP_EX_VexReg (bytemode, sizeflag, reg);
17323     }
17324   else if (vex_w_done == 1)
17325     {
17326       vex_w_done = 2;
17327
17328       if (!vex.w)
17329           reg = vex_imm8 >> 4;
17330
17331       OP_EX_VexReg (bytemode, sizeflag, reg);
17332     }
17333   else
17334     {
17335       /* Output the imm8 directly.  */
17336       scratchbuf[0] = '$';
17337       print_operand_value (scratchbuf + 1, 1, vex_imm8 & 0xf);
17338       oappend_maybe_intel (scratchbuf);
17339       scratchbuf[0] = '\0';
17340       codep++;
17341     }
17342 }
17343
17344 static void
17345 OP_Vex_2src (int bytemode, int sizeflag)
17346 {
17347   if (modrm.mod == 3)
17348     {
17349       int reg = modrm.rm;
17350       USED_REX (REX_B);
17351       if (rex & REX_B)
17352         reg += 8;
17353       oappend (names_xmm[reg]);
17354     }
17355   else
17356     {
17357       if (intel_syntax
17358           && (bytemode == v_mode || bytemode == v_swap_mode))
17359         {
17360           bytemode = (prefixes & PREFIX_DATA) ? x_mode : q_mode;
17361           used_prefixes |= (prefixes & PREFIX_DATA);
17362         }
17363       OP_E (bytemode, sizeflag);
17364     }
17365 }
17366
17367 static void
17368 OP_Vex_2src_1 (int bytemode, int sizeflag)
17369 {
17370   if (modrm.mod == 3)
17371     {
17372       /* Skip mod/rm byte.   */
17373       MODRM_CHECK;
17374       codep++;
17375     }
17376
17377   if (vex.w)
17378     oappend (names_xmm[vex.register_specifier]);
17379   else
17380     OP_Vex_2src (bytemode, sizeflag);
17381 }
17382
17383 static void
17384 OP_Vex_2src_2 (int bytemode, int sizeflag)
17385 {
17386   if (vex.w)
17387     OP_Vex_2src (bytemode, sizeflag);
17388   else
17389     oappend (names_xmm[vex.register_specifier]);
17390 }
17391
17392 static void
17393 OP_EX_VexW (int bytemode, int sizeflag)
17394 {
17395   int reg = -1;
17396
17397   if (!vex_w_done)
17398     {
17399       vex_w_done = 1;
17400
17401       /* Skip mod/rm byte.  */
17402       MODRM_CHECK;
17403       codep++;
17404
17405       if (vex.w)
17406         reg = get_vex_imm8 (sizeflag, 0) >> 4;
17407     }
17408   else
17409     {
17410       if (!vex.w)
17411         reg = get_vex_imm8 (sizeflag, 1) >> 4;
17412     }
17413
17414   OP_EX_VexReg (bytemode, sizeflag, reg);
17415 }
17416
17417 static void
17418 VEXI4_Fixup (int bytemode ATTRIBUTE_UNUSED,
17419              int sizeflag ATTRIBUTE_UNUSED)
17420 {
17421   /* Skip the immediate byte and check for invalid bits.  */
17422   FETCH_DATA (the_info, codep + 1);
17423   if (*codep++ & 0xf)
17424     BadOp ();
17425 }
17426
17427 static void
17428 OP_REG_VexI4 (int bytemode, int sizeflag ATTRIBUTE_UNUSED)
17429 {
17430   int reg;
17431   const char **names;
17432
17433   FETCH_DATA (the_info, codep + 1);
17434   reg = *codep++;
17435
17436   if (bytemode != x_mode)
17437     abort ();
17438
17439   if (reg & 0xf)
17440       BadOp ();
17441
17442   reg >>= 4;
17443   if (reg > 7 && address_mode != mode_64bit)
17444     BadOp ();
17445
17446   switch (vex.length)
17447     {
17448     case 128:
17449       names = names_xmm;
17450       break;
17451     case 256:
17452       names = names_ymm;
17453       break;
17454     default:
17455       abort ();
17456     }
17457   oappend (names[reg]);
17458 }
17459
17460 static void
17461 OP_XMM_VexW (int bytemode, int sizeflag)
17462 {
17463   /* Turn off the REX.W bit since it is used for swapping operands
17464      now.  */
17465   rex &= ~REX_W;
17466   OP_XMM (bytemode, sizeflag);
17467 }
17468
17469 static void
17470 OP_EX_Vex (int bytemode, int sizeflag)
17471 {
17472   if (modrm.mod != 3)
17473     {
17474       if (vex.register_specifier != 0)
17475         BadOp ();
17476       need_vex_reg = 0;
17477     }
17478   OP_EX (bytemode, sizeflag);
17479 }
17480
17481 static void
17482 OP_XMM_Vex (int bytemode, int sizeflag)
17483 {
17484   if (modrm.mod != 3)
17485     {
17486       if (vex.register_specifier != 0)
17487         BadOp ();
17488       need_vex_reg = 0;
17489     }
17490   OP_XMM (bytemode, sizeflag);
17491 }
17492
17493 static void
17494 VZERO_Fixup (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
17495 {
17496   switch (vex.length)
17497     {
17498     case 128:
17499       mnemonicendp = stpcpy (obuf, "vzeroupper");
17500       break;
17501     case 256:
17502       mnemonicendp = stpcpy (obuf, "vzeroall");
17503       break;
17504     default:
17505       abort ();
17506     }
17507 }
17508
17509 static struct op vex_cmp_op[] =
17510 {
17511   { STRING_COMMA_LEN ("eq") },
17512   { STRING_COMMA_LEN ("lt") },
17513   { STRING_COMMA_LEN ("le") },
17514   { STRING_COMMA_LEN ("unord") },
17515   { STRING_COMMA_LEN ("neq") },
17516   { STRING_COMMA_LEN ("nlt") },
17517   { STRING_COMMA_LEN ("nle") },
17518   { STRING_COMMA_LEN ("ord") },
17519   { STRING_COMMA_LEN ("eq_uq") },
17520   { STRING_COMMA_LEN ("nge") },
17521   { STRING_COMMA_LEN ("ngt") },
17522   { STRING_COMMA_LEN ("false") },
17523   { STRING_COMMA_LEN ("neq_oq") },
17524   { STRING_COMMA_LEN ("ge") },
17525   { STRING_COMMA_LEN ("gt") },
17526   { STRING_COMMA_LEN ("true") },
17527   { STRING_COMMA_LEN ("eq_os") },
17528   { STRING_COMMA_LEN ("lt_oq") },
17529   { STRING_COMMA_LEN ("le_oq") },
17530   { STRING_COMMA_LEN ("unord_s") },
17531   { STRING_COMMA_LEN ("neq_us") },
17532   { STRING_COMMA_LEN ("nlt_uq") },
17533   { STRING_COMMA_LEN ("nle_uq") },
17534   { STRING_COMMA_LEN ("ord_s") },
17535   { STRING_COMMA_LEN ("eq_us") },
17536   { STRING_COMMA_LEN ("nge_uq") },
17537   { STRING_COMMA_LEN ("ngt_uq") },
17538   { STRING_COMMA_LEN ("false_os") },
17539   { STRING_COMMA_LEN ("neq_os") },
17540   { STRING_COMMA_LEN ("ge_oq") },
17541   { STRING_COMMA_LEN ("gt_oq") },
17542   { STRING_COMMA_LEN ("true_us") },
17543 };
17544
17545 static void
17546 VCMP_Fixup (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
17547 {
17548   unsigned int cmp_type;
17549
17550   FETCH_DATA (the_info, codep + 1);
17551   cmp_type = *codep++ & 0xff;
17552   if (cmp_type < ARRAY_SIZE (vex_cmp_op))
17553     {
17554       char suffix [3];
17555       char *p = mnemonicendp - 2;
17556       suffix[0] = p[0];
17557       suffix[1] = p[1];
17558       suffix[2] = '\0';
17559       sprintf (p, "%s%s", vex_cmp_op[cmp_type].name, suffix);
17560       mnemonicendp += vex_cmp_op[cmp_type].len;
17561     }
17562   else
17563     {
17564       /* We have a reserved extension byte.  Output it directly.  */
17565       scratchbuf[0] = '$';
17566       print_operand_value (scratchbuf + 1, 1, cmp_type);
17567       oappend_maybe_intel (scratchbuf);
17568       scratchbuf[0] = '\0';
17569     }
17570 }
17571
17572 static void
17573 VPCMP_Fixup (int bytemode ATTRIBUTE_UNUSED,
17574              int sizeflag ATTRIBUTE_UNUSED)
17575 {
17576   unsigned int cmp_type;
17577
17578   if (!vex.evex)
17579     abort ();
17580
17581   FETCH_DATA (the_info, codep + 1);
17582   cmp_type = *codep++ & 0xff;
17583   /* There are aliases for immediates 0, 1, 2, 4, 5, 6.
17584      If it's the case, print suffix, otherwise - print the immediate.  */
17585   if (cmp_type < ARRAY_SIZE (simd_cmp_op)
17586       && cmp_type != 3
17587       && cmp_type != 7)
17588     {
17589       char suffix [3];
17590       char *p = mnemonicendp - 2;
17591
17592       /* vpcmp* can have both one- and two-lettered suffix.  */
17593       if (p[0] == 'p')
17594         {
17595           p++;
17596           suffix[0] = p[0];
17597           suffix[1] = '\0';
17598         }
17599       else
17600         {
17601           suffix[0] = p[0];
17602           suffix[1] = p[1];
17603           suffix[2] = '\0';
17604         }
17605
17606       sprintf (p, "%s%s", simd_cmp_op[cmp_type].name, suffix);
17607       mnemonicendp += simd_cmp_op[cmp_type].len;
17608     }
17609   else
17610     {
17611       /* We have a reserved extension byte.  Output it directly.  */
17612       scratchbuf[0] = '$';
17613       print_operand_value (scratchbuf + 1, 1, cmp_type);
17614       oappend_maybe_intel (scratchbuf);
17615       scratchbuf[0] = '\0';
17616     }
17617 }
17618
17619 static const struct op pclmul_op[] =
17620 {
17621   { STRING_COMMA_LEN ("lql") },
17622   { STRING_COMMA_LEN ("hql") },
17623   { STRING_COMMA_LEN ("lqh") },
17624   { STRING_COMMA_LEN ("hqh") }
17625 };
17626
17627 static void
17628 PCLMUL_Fixup (int bytemode ATTRIBUTE_UNUSED,
17629               int sizeflag ATTRIBUTE_UNUSED)
17630 {
17631   unsigned int pclmul_type;
17632
17633   FETCH_DATA (the_info, codep + 1);
17634   pclmul_type = *codep++ & 0xff;
17635   switch (pclmul_type)
17636     {
17637     case 0x10:
17638       pclmul_type = 2;
17639       break;
17640     case 0x11:
17641       pclmul_type = 3;
17642       break;
17643     default:
17644       break;
17645     }
17646   if (pclmul_type < ARRAY_SIZE (pclmul_op))
17647     {
17648       char suffix [4];
17649       char *p = mnemonicendp - 3;
17650       suffix[0] = p[0];
17651       suffix[1] = p[1];
17652       suffix[2] = p[2];
17653       suffix[3] = '\0';
17654       sprintf (p, "%s%s", pclmul_op[pclmul_type].name, suffix);
17655       mnemonicendp += pclmul_op[pclmul_type].len;
17656     }
17657   else
17658     {
17659       /* We have a reserved extension byte.  Output it directly.  */
17660       scratchbuf[0] = '$';
17661       print_operand_value (scratchbuf + 1, 1, pclmul_type);
17662       oappend_maybe_intel (scratchbuf);
17663       scratchbuf[0] = '\0';
17664     }
17665 }
17666
17667 static void
17668 MOVBE_Fixup (int bytemode, int sizeflag)
17669 {
17670   /* Add proper suffix to "movbe".  */
17671   char *p = mnemonicendp;
17672
17673   switch (bytemode)
17674     {
17675     case v_mode:
17676       if (intel_syntax)
17677         goto skip;
17678
17679       USED_REX (REX_W);
17680       if (sizeflag & SUFFIX_ALWAYS)
17681         {
17682           if (rex & REX_W)
17683             *p++ = 'q';
17684           else
17685             {
17686               if (sizeflag & DFLAG)
17687                 *p++ = 'l';
17688               else
17689                 *p++ = 'w';
17690               used_prefixes |= (prefixes & PREFIX_DATA);
17691             }
17692         }
17693       break;
17694     default:
17695       oappend (INTERNAL_DISASSEMBLER_ERROR);
17696       break;
17697     }
17698   mnemonicendp = p;
17699   *p = '\0';
17700
17701 skip:
17702   OP_M (bytemode, sizeflag);
17703 }
17704
17705 static void
17706 OP_LWPCB_E (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
17707 {
17708   int reg;
17709   const char **names;
17710
17711   /* Skip mod/rm byte.  */
17712   MODRM_CHECK;
17713   codep++;
17714
17715   if (vex.w)
17716     names = names64;
17717   else
17718     names = names32;
17719
17720   reg = modrm.rm;
17721   USED_REX (REX_B);
17722   if (rex & REX_B)
17723     reg += 8;
17724
17725   oappend (names[reg]);
17726 }
17727
17728 static void
17729 OP_LWP_E (int bytemode ATTRIBUTE_UNUSED, int sizeflag ATTRIBUTE_UNUSED)
17730 {
17731   const char **names;
17732
17733   if (vex.w)
17734     names = names64;
17735   else
17736     names = names32;
17737
17738   oappend (names[vex.register_specifier]);
17739 }
17740
17741 static void
17742 OP_Mask (int bytemode, int sizeflag ATTRIBUTE_UNUSED)
17743 {
17744   if (!vex.evex
17745       || (bytemode != mask_mode && bytemode != mask_bd_mode))
17746     abort ();
17747
17748   USED_REX (REX_R);
17749   if ((rex & REX_R) != 0 || !vex.r)
17750     {
17751       BadOp ();
17752       return;
17753     }
17754
17755   oappend (names_mask [modrm.reg]);
17756 }
17757
17758 static void
17759 OP_Rounding (int bytemode, int sizeflag ATTRIBUTE_UNUSED)
17760 {
17761   if (!vex.evex
17762       || (bytemode != evex_rounding_mode
17763           && bytemode != evex_sae_mode))
17764     abort ();
17765   if (modrm.mod == 3 && vex.b)
17766     switch (bytemode)
17767       {
17768       case evex_rounding_mode:
17769         oappend (names_rounding[vex.ll]);
17770         break;
17771       case evex_sae_mode:
17772         oappend ("{sae}");
17773         break;
17774       default:
17775         break;
17776       }
17777 }