opcodes/arc-opc.c

   1 /* Opcode table for the ARC.
   2    Copyright (C) 1994-2016 Free Software Foundation, Inc.
   3
   4    Contributed by Claudiu Zissulescu (claziss@synopsys.com)
   5
   6    This file is part of libopcodes.
   7
   8    This library is free software; you can redistribute it and/or modify
   9    it under the terms of the GNU General Public License as published by
  10    the Free Software Foundation; either version 3, or (at your option)
  11    any later version.
  12
  13    It is distributed in the hope that it will be useful, but WITHOUT
  14    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16    License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with this program; if not, write to the Free Software Foundation,
  20    Inc., 51 Franklin Street - Fifth Floor, Boston, MA 02110-1301, USA.  */
  21
  22 #include "sysdep.h"
  23 #include <stdio.h>
  24 #include "bfd.h"
  25 #include "opcode/arc.h"
  26 #include "opintl.h"
  27 #include "libiberty.h"
  28
  29 /* ARC NPS400 Support: The ARC NPS400 core is an ARC700 with some custom
  30    instructions.  Support for this target is available when binutils is
  31    configured and built for the 'arc*-mellanox-*-*' target.  As far as
  32    possible all ARC NPS400 features are built into all ARC target builds as
  33    this reduces the chances that regressions might creep in.  */
  34
  35 /* Insert RB register into a 32-bit opcode.  */
  36 static unsigned
  37 insert_rb (unsigned insn,
  38            int value,
  39            const char **errmsg ATTRIBUTE_UNUSED)
  40 {
  41   return insn | ((value & 0x07) << 24) | (((value >> 3) & 0x07) << 12);
  42 }
  43
  44 static int
  45 extract_rb (unsigned insn ATTRIBUTE_UNUSED,
  46             bfd_boolean * invalid ATTRIBUTE_UNUSED)
  47 {
  48   int value = (((insn >> 12) & 0x07) << 3) | ((insn >> 24) & 0x07);
  49
  50   if (value == 0x3e && invalid)
  51     *invalid = TRUE; /* A limm operand, it should be extracted in a
  52                         different way.  */
  53
  54   return value;
  55 }
  56
  57 static unsigned
  58 insert_rad (unsigned insn,
  59             int value,
  60             const char **errmsg ATTRIBUTE_UNUSED)
  61 {
  62   if (value & 0x01)
  63     *errmsg = _("Improper register value.");
  64
  65   return insn | (value & 0x3F);
  66 }
  67
  68 static unsigned
  69 insert_rcd (unsigned insn,
  70             int value,
  71             const char **errmsg ATTRIBUTE_UNUSED)
  72 {
  73   if (value & 0x01)
  74     *errmsg = _("Improper register value.");
  75
  76   return insn | ((value & 0x3F) << 6);
  77 }
  78
  79 /* Dummy insert ZERO operand function.  */
  80
  81 static unsigned
  82 insert_za (unsigned insn,
  83            int value,
  84            const char **errmsg)
  85 {
  86   if (value)
  87     *errmsg = _("operand is not zero");
  88   return insn;
  89 }
  90
  91 /* Insert Y-bit in bbit/br instructions.  This function is called only
  92    when solving fixups.  */
  93
  94 static unsigned
  95 insert_Ybit (unsigned insn,
  96              int value,
  97              const char **errmsg ATTRIBUTE_UNUSED)
  98 {
  99   if (value > 0)
 100     insn |= 0x08;
 101
 102   return insn;
 103 }
 104
 105 /* Insert Y-bit in bbit/br instructions.  This function is called only
 106    when solving fixups.  */
 107
 108 static unsigned
 109 insert_NYbit (unsigned insn,
 110               int value,
 111               const char **errmsg ATTRIBUTE_UNUSED)
 112 {
 113   if (value < 0)
 114     insn |= 0x08;
 115
 116   return insn;
 117 }
 118
 119 /* Insert H register into a 16-bit opcode.  */
 120
 121 static unsigned
 122 insert_rhv1 (unsigned insn,
 123              int value,
 124              const char **errmsg ATTRIBUTE_UNUSED)
 125 {
 126   return insn |= ((value & 0x07) << 5) | ((value >> 3) & 0x07);
 127 }
 128
 129 static int
 130 extract_rhv1 (unsigned insn ATTRIBUTE_UNUSED,
 131               bfd_boolean * invalid ATTRIBUTE_UNUSED)
 132 {
 133   int value = 0;
 134
 135   return value;
 136 }
 137
 138 /* Insert H register into a 16-bit opcode.  */
 139
 140 static unsigned
 141 insert_rhv2 (unsigned insn,
 142              int value,
 143              const char **errmsg)
 144 {
 145   if (value == 0x1E)
 146     *errmsg =
 147       _("Register R30 is a limm indicator for this type of instruction.");
 148   return insn |= ((value & 0x07) << 5) | ((value >> 3) & 0x03);
 149 }
 150
 151 static int
 152 extract_rhv2 (unsigned insn ATTRIBUTE_UNUSED,
 153               bfd_boolean * invalid ATTRIBUTE_UNUSED)
 154 {
 155   int value = ((insn >> 5) & 0x07) | ((insn & 0x03) << 3);
 156
 157   return value;
 158 }
 159
 160 static unsigned
 161 insert_r0 (unsigned insn,
 162            int value,
 163            const char **errmsg ATTRIBUTE_UNUSED)
 164 {
 165   if (value != 0)
 166     *errmsg = _("Register must be R0.");
 167   return insn;
 168 }
 169
 170 static int
 171 extract_r0 (unsigned insn ATTRIBUTE_UNUSED,
 172             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 173 {
 174   return 0;
 175 }
 176
 177
 178 static unsigned
 179 insert_r1 (unsigned insn,
 180            int value,
 181            const char **errmsg ATTRIBUTE_UNUSED)
 182 {
 183   if (value != 1)
 184     *errmsg = _("Register must be R1.");
 185   return insn;
 186 }
 187
 188 static int
 189 extract_r1 (unsigned insn ATTRIBUTE_UNUSED,
 190             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 191 {
 192   return 1;
 193 }
 194
 195 static unsigned
 196 insert_r2 (unsigned insn,
 197            int value,
 198            const char **errmsg ATTRIBUTE_UNUSED)
 199 {
 200   if (value != 2)
 201     *errmsg = _("Register must be R2.");
 202   return insn;
 203 }
 204
 205 static int
 206 extract_r2 (unsigned insn ATTRIBUTE_UNUSED,
 207             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 208 {
 209   return 2;
 210 }
 211
 212 static unsigned
 213 insert_r3 (unsigned insn,
 214            int value,
 215            const char **errmsg ATTRIBUTE_UNUSED)
 216 {
 217   if (value != 3)
 218     *errmsg = _("Register must be R3.");
 219   return insn;
 220 }
 221
 222 static int
 223 extract_r3 (unsigned insn ATTRIBUTE_UNUSED,
 224             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 225 {
 226   return 3;
 227 }
 228
 229 static unsigned
 230 insert_sp (unsigned insn,
 231            int value,
 232            const char **errmsg ATTRIBUTE_UNUSED)
 233 {
 234   if (value != 28)
 235     *errmsg = _("Register must be SP.");
 236   return insn;
 237 }
 238
 239 static int
 240 extract_sp (unsigned insn ATTRIBUTE_UNUSED,
 241             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 242 {
 243   return 28;
 244 }
 245
 246 static unsigned
 247 insert_gp (unsigned insn,
 248            int value,
 249            const char **errmsg ATTRIBUTE_UNUSED)
 250 {
 251   if (value != 26)
 252     *errmsg = _("Register must be GP.");
 253   return insn;
 254 }
 255
 256 static int
 257 extract_gp (unsigned insn ATTRIBUTE_UNUSED,
 258             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 259 {
 260   return 26;
 261 }
 262
 263 static unsigned
 264 insert_pcl (unsigned insn,
 265             int value,
 266             const char **errmsg ATTRIBUTE_UNUSED)
 267 {
 268   if (value != 63)
 269     *errmsg = _("Register must be PCL.");
 270   return insn;
 271 }
 272
 273 static int
 274 extract_pcl (unsigned insn ATTRIBUTE_UNUSED,
 275              bfd_boolean * invalid ATTRIBUTE_UNUSED)
 276 {
 277   return 63;
 278 }
 279
 280 static unsigned
 281 insert_blink (unsigned insn,
 282               int value,
 283               const char **errmsg ATTRIBUTE_UNUSED)
 284 {
 285   if (value != 31)
 286     *errmsg = _("Register must be BLINK.");
 287   return insn;
 288 }
 289
 290 static int
 291 extract_blink (unsigned insn ATTRIBUTE_UNUSED,
 292                bfd_boolean * invalid ATTRIBUTE_UNUSED)
 293 {
 294   return 31;
 295 }
 296
 297 static unsigned
 298 insert_ilink1 (unsigned insn,
 299                int value,
 300                const char **errmsg ATTRIBUTE_UNUSED)
 301 {
 302   if (value != 29)
 303     *errmsg = _("Register must be ILINK1.");
 304   return insn;
 305 }
 306
 307 static int
 308 extract_ilink1 (unsigned insn ATTRIBUTE_UNUSED,
 309                 bfd_boolean * invalid ATTRIBUTE_UNUSED)
 310 {
 311   return 29;
 312 }
 313
 314 static unsigned
 315 insert_ilink2 (unsigned insn,
 316                int value,
 317                const char **errmsg ATTRIBUTE_UNUSED)
 318 {
 319   if (value != 30)
 320     *errmsg = _("Register must be ILINK2.");
 321   return insn;
 322 }
 323
 324 static int
 325 extract_ilink2 (unsigned insn ATTRIBUTE_UNUSED,
 326                 bfd_boolean * invalid ATTRIBUTE_UNUSED)
 327 {
 328   return 30;
 329 }
 330
 331 static unsigned
 332 insert_ras (unsigned insn,
 333             int value,
 334             const char **errmsg ATTRIBUTE_UNUSED)
 335 {
 336   switch (value)
 337     {
 338     case 0:
 339     case 1:
 340     case 2:
 341     case 3:
 342       insn |= value;
 343       break;
 344     case 12:
 345     case 13:
 346     case 14:
 347     case 15:
 348       insn |= (value - 8);
 349       break;
 350     default:
 351       *errmsg = _("Register must be either r0-r3 or r12-r15.");
 352       break;
 353     }
 354   return insn;
 355 }
 356
 357 static int
 358 extract_ras (unsigned insn ATTRIBUTE_UNUSED,
 359              bfd_boolean * invalid ATTRIBUTE_UNUSED)
 360 {
 361   int value = insn & 0x07;
 362   if (value > 3)
 363     return (value + 8);
 364   else
 365     return value;
 366 }
 367
 368 static unsigned
 369 insert_rbs (unsigned insn,
 370             int value,
 371             const char **errmsg ATTRIBUTE_UNUSED)
 372 {
 373   switch (value)
 374     {
 375     case 0:
 376     case 1:
 377     case 2:
 378     case 3:
 379       insn |= value << 8;
 380       break;
 381     case 12:
 382     case 13:
 383     case 14:
 384     case 15:
 385       insn |= ((value - 8)) << 8;
 386       break;
 387     default:
 388       *errmsg = _("Register must be either r0-r3 or r12-r15.");
 389       break;
 390     }
 391   return insn;
 392 }
 393
 394 static int
 395 extract_rbs (unsigned insn ATTRIBUTE_UNUSED,
 396              bfd_boolean * invalid ATTRIBUTE_UNUSED)
 397 {
 398   int value = (insn >> 8) & 0x07;
 399   if (value > 3)
 400     return (value + 8);
 401   else
 402     return value;
 403 }
 404
 405 static unsigned
 406 insert_rcs (unsigned insn,
 407             int value,
 408             const char **errmsg ATTRIBUTE_UNUSED)
 409 {
 410   switch (value)
 411     {
 412     case 0:
 413     case 1:
 414     case 2:
 415     case 3:
 416       insn |= value << 5;
 417       break;
 418     case 12:
 419     case 13:
 420     case 14:
 421     case 15:
 422       insn |= ((value - 8)) << 5;
 423       break;
 424     default:
 425       *errmsg = _("Register must be either r0-r3 or r12-r15.");
 426       break;
 427     }
 428   return insn;
 429 }
 430
 431 static int
 432 extract_rcs (unsigned insn ATTRIBUTE_UNUSED,
 433              bfd_boolean * invalid ATTRIBUTE_UNUSED)
 434 {
 435   int value = (insn >> 5) & 0x07;
 436   if (value > 3)
 437     return (value + 8);
 438   else
 439     return value;
 440 }
 441
 442 static unsigned
 443 insert_simm3s (unsigned insn,
 444                int value,
 445                const char **errmsg ATTRIBUTE_UNUSED)
 446 {
 447   int tmp = 0;
 448   switch (value)
 449     {
 450     case -1:
 451       tmp = 0x07;
 452       break;
 453     case 0:
 454       tmp = 0x00;
 455       break;
 456     case 1:
 457       tmp = 0x01;
 458       break;
 459     case 2:
 460       tmp = 0x02;
 461       break;
 462     case 3:
 463       tmp = 0x03;
 464       break;
 465     case 4:
 466       tmp = 0x04;
 467       break;
 468     case 5:
 469       tmp = 0x05;
 470       break;
 471     case 6:
 472       tmp = 0x06;
 473       break;
 474     default:
 475       *errmsg = _("Accepted values are from -1 to 6.");
 476       break;
 477     }
 478
 479   insn |= tmp << 8;
 480   return insn;
 481 }
 482
 483 static int
 484 extract_simm3s (unsigned insn ATTRIBUTE_UNUSED,
 485                 bfd_boolean * invalid ATTRIBUTE_UNUSED)
 486 {
 487   int value = (insn >> 8) & 0x07;
 488   if (value == 7)
 489     return -1;
 490   else
 491     return value;
 492 }
 493
 494 static unsigned
 495 insert_rrange (unsigned insn,
 496                int value,
 497                const char **errmsg ATTRIBUTE_UNUSED)
 498 {
 499   int reg1 = (value >> 16) & 0xFFFF;
 500   int reg2 = value & 0xFFFF;
 501   if (reg1 != 13)
 502     {
 503       *errmsg = _("First register of the range should be r13.");
 504       return insn;
 505     }
 506   if (reg2 < 13 || reg2 > 26)
 507     {
 508       *errmsg = _("Last register of the range doesn't fit.");
 509       return insn;
 510     }
 511   insn |= ((reg2 - 12) & 0x0F) << 1;
 512   return insn;
 513 }
 514
 515 static int
 516 extract_rrange (unsigned insn  ATTRIBUTE_UNUSED,
 517                 bfd_boolean * invalid  ATTRIBUTE_UNUSED)
 518 {
 519   return (insn >> 1) & 0x0F;
 520 }
 521
 522 static unsigned
 523 insert_fpel (unsigned insn,
 524              int value,
 525              const char **errmsg ATTRIBUTE_UNUSED)
 526 {
 527   if (value != 27)
 528     {
 529       *errmsg = _("Invalid register number, should be fp.");
 530       return insn;
 531     }
 532
 533   insn |= 0x0100;
 534   return insn;
 535 }
 536
 537 static int
 538 extract_fpel (unsigned insn  ATTRIBUTE_UNUSED,
 539               bfd_boolean * invalid  ATTRIBUTE_UNUSED)
 540 {
 541   return (insn & 0x0100) ? 27 : -1;
 542 }
 543
 544 static unsigned
 545 insert_blinkel (unsigned insn,
 546                 int value,
 547                 const char **errmsg ATTRIBUTE_UNUSED)
 548 {
 549   if (value != 31)
 550     {
 551       *errmsg = _("Invalid register number, should be blink.");
 552       return insn;
 553     }
 554
 555   insn |= 0x0200;
 556   return insn;
 557 }
 558
 559 static int
 560 extract_blinkel (unsigned insn  ATTRIBUTE_UNUSED,
 561                  bfd_boolean * invalid  ATTRIBUTE_UNUSED)
 562 {
 563   return (insn & 0x0200) ? 31 : -1;
 564 }
 565
 566 static unsigned
 567 insert_pclel (unsigned insn,
 568               int value,
 569               const char **errmsg ATTRIBUTE_UNUSED)
 570 {
 571   if (value != 63)
 572     {
 573       *errmsg = _("Invalid register number, should be pcl.");
 574       return insn;
 575     }
 576
 577   insn |= 0x0400;
 578   return insn;
 579 }
 580
 581 static int
 582 extract_pclel (unsigned insn  ATTRIBUTE_UNUSED,
 583                bfd_boolean * invalid  ATTRIBUTE_UNUSED)
 584 {
 585   return (insn & 0x0400) ? 63 : -1;
 586 }
 587
 588 #define INSERT_W6
 589 /* mask = 00000000000000000000111111000000
 590    insn = 00011bbb000000000BBBwwwwwwDaaZZ1.  */
 591 static unsigned
 592 insert_w6 (unsigned insn ATTRIBUTE_UNUSED,
 593            int value ATTRIBUTE_UNUSED,
 594            const char **errmsg ATTRIBUTE_UNUSED)
 595 {
 596   insn |= ((value >> 0) & 0x003f) << 6;
 597
 598   return insn;
 599 }
 600
 601 #define EXTRACT_W6
 602 /* mask = 00000000000000000000111111000000.  */
 603 static int
 604 extract_w6 (unsigned insn ATTRIBUTE_UNUSED,
 605             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 606 {
 607   unsigned value = 0;
 608
 609   value |= ((insn >> 6) & 0x003f) << 0;
 610
 611   return value;
 612 }
 613
 614 #define INSERT_G_S
 615 /* mask = 0000011100022000
 616    insn = 01000ggghhhGG0HH.  */
 617 static unsigned
 618 insert_g_s (unsigned insn ATTRIBUTE_UNUSED,
 619             int value ATTRIBUTE_UNUSED,
 620             const char **errmsg ATTRIBUTE_UNUSED)
 621 {
 622   insn |= ((value >> 0) & 0x0007) << 8;
 623   insn |= ((value >> 3) & 0x0003) << 3;
 624
 625   return insn;
 626 }
 627
 628 #define EXTRACT_G_S
 629 /* mask = 0000011100022000.  */
 630 static int
 631 extract_g_s (unsigned insn ATTRIBUTE_UNUSED,
 632              bfd_boolean * invalid ATTRIBUTE_UNUSED)
 633 {
 634   int value = 0;
 635
 636   value |= ((insn >> 8) & 0x0007) << 0;
 637   value |= ((insn >> 3) & 0x0003) << 3;
 638
 639   /* Extend the sign.  */
 640   int signbit = 1 << (6 - 1);
 641   value = (value ^ signbit) - signbit;
 642
 643   return value;
 644 }
 645
 646 /* ARC NPS400 Support: See comment near head of file.  */
 647 static unsigned
 648 insert_nps_3bit_dst (unsigned insn ATTRIBUTE_UNUSED,
 649                      int value ATTRIBUTE_UNUSED,
 650                      const char **errmsg ATTRIBUTE_UNUSED)
 651 {
 652   switch (value)
 653     {
 654     case 0:
 655     case 1:
 656     case 2:
 657     case 3:
 658       insn |= value << 24;
 659       break;
 660     case 12:
 661     case 13:
 662     case 14:
 663     case 15:
 664       insn |= (value - 8) << 24;
 665       break;
 666     default:
 667       *errmsg = _("Register must be either r0-r3 or r12-r15.");
 668       break;
 669     }
 670   return insn;
 671 }
 672
 673 static int
 674 extract_nps_3bit_dst (unsigned insn ATTRIBUTE_UNUSED,
 675                       bfd_boolean * invalid ATTRIBUTE_UNUSED)
 676 {
 677   int value = (insn >> 24) & 0x07;
 678   if (value > 3)
 679     return (value + 8);
 680   else
 681     return value;
 682 }
 683
 684 static unsigned
 685 insert_nps_3bit_dst_short (unsigned insn ATTRIBUTE_UNUSED,
 686                            int value ATTRIBUTE_UNUSED,
 687                            const char **errmsg ATTRIBUTE_UNUSED)
 688 {
 689   switch (value)
 690     {
 691     case 0:
 692     case 1:
 693     case 2:
 694     case 3:
 695       insn |= value << 8;
 696       break;
 697     case 12:
 698     case 13:
 699     case 14:
 700     case 15:
 701       insn |= (value - 8) << 8;
 702       break;
 703     default:
 704       *errmsg = _("Register must be either r0-r3 or r12-r15.");
 705       break;
 706     }
 707   return insn;
 708 }
 709
 710 static int
 711 extract_nps_3bit_dst_short (unsigned insn ATTRIBUTE_UNUSED,
 712                             bfd_boolean * invalid ATTRIBUTE_UNUSED)
 713 {
 714   int value = (insn >> 8) & 0x07;
 715   if (value > 3)
 716     return (value + 8);
 717   else
 718     return value;
 719 }
 720
 721 static unsigned
 722 insert_nps_3bit_src2 (unsigned insn ATTRIBUTE_UNUSED,
 723                       int value ATTRIBUTE_UNUSED,
 724                       const char **errmsg ATTRIBUTE_UNUSED)
 725 {
 726   switch (value)
 727     {
 728     case 0:
 729     case 1:
 730     case 2:
 731     case 3:
 732       insn |= value << 21;
 733       break;
 734     case 12:
 735     case 13:
 736     case 14:
 737     case 15:
 738       insn |= (value - 8) << 21;
 739       break;
 740     default:
 741       *errmsg = _("Register must be either r0-r3 or r12-r15.");
 742       break;
 743     }
 744   return insn;
 745 }
 746
 747 static int
 748 extract_nps_3bit_src2 (unsigned insn ATTRIBUTE_UNUSED,
 749                        bfd_boolean * invalid ATTRIBUTE_UNUSED)
 750 {
 751   int value = (insn >> 21) & 0x07;
 752   if (value > 3)
 753     return (value + 8);
 754   else
 755     return value;
 756 }
 757
 758 static unsigned
 759 insert_nps_3bit_src2_short (unsigned insn ATTRIBUTE_UNUSED,
 760                             int value ATTRIBUTE_UNUSED,
 761                             const char **errmsg ATTRIBUTE_UNUSED)
 762 {
 763   switch (value)
 764     {
 765     case 0:
 766     case 1:
 767     case 2:
 768     case 3:
 769       insn |= value << 5;
 770       break;
 771     case 12:
 772     case 13:
 773     case 14:
 774     case 15:
 775       insn |= (value - 8) << 5;
 776       break;
 777     default:
 778       *errmsg = _("Register must be either r0-r3 or r12-r15.");
 779       break;
 780     }
 781   return insn;
 782 }
 783
 784 static int
 785 extract_nps_3bit_src2_short (unsigned insn ATTRIBUTE_UNUSED,
 786                              bfd_boolean * invalid ATTRIBUTE_UNUSED)
 787 {
 788   int value = (insn >> 5) & 0x07;
 789   if (value > 3)
 790     return (value + 8);
 791   else
 792     return value;
 793 }
 794
 795 static unsigned
 796 insert_nps_bitop_size_2b (unsigned insn ATTRIBUTE_UNUSED,
 797                           int value ATTRIBUTE_UNUSED,
 798                           const char **errmsg ATTRIBUTE_UNUSED)
 799 {
 800   switch (value)
 801     {
 802     case 1:
 803       value = 0;
 804       break;
 805     case 2:
 806       value = 1;
 807       break;
 808     case 4:
 809       value = 2;
 810       break;
 811     case 8:
 812       value = 3;
 813       break;
 814     default:
 815       value = 0;
 816       *errmsg = _("Invalid size, should be 1, 2, 4, or 8.");
 817       break;
 818     }
 819
 820   insn |= value << 10;
 821   return insn;
 822 }
 823
 824 static int
 825 extract_nps_bitop_size_2b (unsigned insn ATTRIBUTE_UNUSED,
 826                            bfd_boolean * invalid ATTRIBUTE_UNUSED)
 827 {
 828   return  1 << ((insn >> 10) & 0x3);
 829 }
 830
 831 static unsigned
 832 insert_nps_bitop_uimm8 (unsigned insn ATTRIBUTE_UNUSED,
 833                         int value ATTRIBUTE_UNUSED,
 834                         const char **errmsg ATTRIBUTE_UNUSED)
 835 {
 836   insn |= ((value >> 5) & 7) << 12;
 837   insn |= (value & 0x1f);
 838   return insn;
 839 }
 840
 841 static int
 842 extract_nps_bitop_uimm8 (unsigned insn ATTRIBUTE_UNUSED,
 843                          bfd_boolean * invalid ATTRIBUTE_UNUSED)
 844 {
 845   return (((insn >> 12) & 0x7) << 5) | (insn & 0x1f);
 846 }
 847
 848 static unsigned
 849 insert_nps_rflt_uimm6 (unsigned insn ATTRIBUTE_UNUSED,
 850                        int value ATTRIBUTE_UNUSED,
 851                        const char **errmsg ATTRIBUTE_UNUSED)
 852 {
 853   switch (value)
 854     {
 855     case 1:
 856     case 2:
 857     case 4:
 858       break;
 859
 860     default:
 861       *errmsg = _("invalid immediate, must be 1, 2, or 4");
 862       value = 0;
 863     }
 864
 865   insn |= (value << 6);
 866   return insn;
 867 }
 868
 869 static int
 870 extract_nps_rflt_uimm6 (unsigned insn ATTRIBUTE_UNUSED,
 871                          bfd_boolean * invalid ATTRIBUTE_UNUSED)
 872 {
 873   return (insn >> 6) & 0x3f;
 874 }
 875
 876 static unsigned
 877 insert_nps_dst_pos_and_size (unsigned insn ATTRIBUTE_UNUSED,
 878                              int value ATTRIBUTE_UNUSED,
 879                              const char **errmsg ATTRIBUTE_UNUSED)
 880 {
 881   insn |= ((value & 0x1f) | (((32 - value - 1) & 0x1f) << 10));
 882   return insn;
 883 }
 884
 885 static int
 886 extract_nps_dst_pos_and_size (unsigned insn ATTRIBUTE_UNUSED,
 887                               bfd_boolean * invalid ATTRIBUTE_UNUSED)
 888 {
 889   return (insn & 0x1f);
 890 }
 891
 892 static unsigned
 893 insert_nps_cmem_uimm16 (unsigned insn ATTRIBUTE_UNUSED,
 894                         int value ATTRIBUTE_UNUSED,
 895                         const char **errmsg ATTRIBUTE_UNUSED)
 896 {
 897   int top = (value >> 16) & 0xffff;
 898   if (top != 0x0 && top != NPS_CMEM_HIGH_VALUE)
 899     *errmsg = _("invalid value for CMEM ld/st immediate");
 900   insn |= (value & 0xffff);
 901   return insn;
 902 }
 903
 904 static int
 905 extract_nps_cmem_uimm16 (unsigned insn ATTRIBUTE_UNUSED,
 906                          bfd_boolean * invalid ATTRIBUTE_UNUSED)
 907 {
 908   return (NPS_CMEM_HIGH_VALUE << 16) | (insn & 0xffff);
 909 }
 910
 911 #define MAKE_SRC_POS_INSERT_EXTRACT_FUNCS(NAME,SHIFT)         \
 912 static unsigned                                               \
 913 insert_nps_##NAME##_pos (unsigned insn ATTRIBUTE_UNUSED,      \
 914                         int value ATTRIBUTE_UNUSED,           \
 915                         const char **errmsg ATTRIBUTE_UNUSED) \
 916 {                                                             \
 917  switch (value)                                               \
 918    {                                                          \
 919    case 0:                                                    \
 920    case 8:                                                    \
 921    case 16:                                                   \
 922    case 24:                                                   \
 923      value = value / 8;                                       \
 924      break;                                                   \
 925    default:                                                   \
 926      *errmsg = _("Invalid position, should be 0, 8, 16, or 24.");       \
 927      value = 0;                                               \
 928   }                                                           \
 929   insn |= (value << SHIFT);                                    \
 930   return insn;                                                \
 931 }                                                             \
 932                                                               \
 933 static int                                                    \
 934 extract_nps_##NAME##_pos (unsigned insn ATTRIBUTE_UNUSED,     \
 935                           bfd_boolean * invalid ATTRIBUTE_UNUSED)     \
 936 {                                                                     \
 937   return ((insn >> SHIFT) & 0x3) * 8;                                 \
 938 }
 939
 940 MAKE_SRC_POS_INSERT_EXTRACT_FUNCS (src2, 12)
 941 MAKE_SRC_POS_INSERT_EXTRACT_FUNCS (src1, 10)
 942
 943 #define MAKE_SIZE_INSERT_EXTRACT_FUNCS(NAME,LOWER,UPPER,BITS,BIAS,SHIFT)\
 944 static unsigned                                                         \
 945 insert_nps_##NAME##_size (unsigned insn ATTRIBUTE_UNUSED,               \
 946                           int value ATTRIBUTE_UNUSED,                   \
 947                           const char **errmsg ATTRIBUTE_UNUSED)         \
 948   {                                                                     \
 949     if (value < LOWER || value > 32)                                    \
 950       {                                                                 \
 951         *errmsg = _("Invalid size, value must be "                      \
 952                     #LOWER " to " #UPPER ".");                          \
 953         return insn;                                                    \
 954       }                                                                 \
 955     value -= BIAS;                                                      \
 956     insn |= (value << SHIFT);                                           \
 957     return insn;                                                        \
 958   }                                                                     \
 959                                                                         \
 960 static int                                                              \
 961 extract_nps_##NAME##_size (unsigned insn ATTRIBUTE_UNUSED,              \
 962                            bfd_boolean * invalid ATTRIBUTE_UNUSED)      \
 963 {                                                                       \
 964   return ((insn >> SHIFT) & ((1 << BITS) - 1)) + BIAS;                  \
 965 }
 966
 967 MAKE_SIZE_INSERT_EXTRACT_FUNCS(addb,2,32,5,1,5)
 968 MAKE_SIZE_INSERT_EXTRACT_FUNCS(andb,1,32,5,1,5)
 969 MAKE_SIZE_INSERT_EXTRACT_FUNCS(fxorb,8,32,5,8,5)
 970 MAKE_SIZE_INSERT_EXTRACT_FUNCS(wxorb,16,32,5,16,5)
 971 MAKE_SIZE_INSERT_EXTRACT_FUNCS(bitop,1,32,5,1,10)
 972 MAKE_SIZE_INSERT_EXTRACT_FUNCS(qcmp,1,8,3,1,9)
 973 MAKE_SIZE_INSERT_EXTRACT_FUNCS(bitop1,1,32,5,1,20)
 974 MAKE_SIZE_INSERT_EXTRACT_FUNCS(bitop2,1,32,5,1,25)
 975
 976 static int
 977 extract_nps_qcmp_m3 (unsigned insn ATTRIBUTE_UNUSED,
 978                      bfd_boolean * invalid ATTRIBUTE_UNUSED)
 979 {
 980   int m3 = (insn >> 5) & 0xf;
 981   if (m3 == 0xf)
 982     *invalid = TRUE;
 983   return m3;
 984 }
 985
 986 static int
 987 extract_nps_qcmp_m2 (unsigned insn ATTRIBUTE_UNUSED,
 988                      bfd_boolean * invalid ATTRIBUTE_UNUSED)
 989 {
 990   bfd_boolean tmp_invalid = FALSE;
 991   int m2 = (insn >> 15) & 0x1;
 992   int m3 = extract_nps_qcmp_m3 (insn, &tmp_invalid);
 993
 994   if (m2 == 0 && m3 == 0xf)
 995     *invalid = TRUE;
 996   return m2;
 997 }
 998
 999 static int
1000 extract_nps_qcmp_m1 (unsigned insn ATTRIBUTE_UNUSED,
1001                      bfd_boolean * invalid ATTRIBUTE_UNUSED)
1002 {
1003   bfd_boolean tmp_invalid = FALSE;
1004   int m1 = (insn >> 14) & 0x1;
1005   int m2 = extract_nps_qcmp_m2 (insn, &tmp_invalid);
1006   int m3 = extract_nps_qcmp_m3 (insn, &tmp_invalid);
1007
1008   if (m1 == 0 && m2 == 0 && m3 == 0xf)
1009     *invalid = TRUE;
1010   return m1;
1011 }
1012
1013 static unsigned
1014 insert_nps_calc_entry_size (unsigned insn ATTRIBUTE_UNUSED,
1015                             int value ATTRIBUTE_UNUSED,
1016                             const char **errmsg ATTRIBUTE_UNUSED)
1017 {
1018   unsigned pwr;
1019
1020   if (value < 1 || value > 256)
1021     {
1022       *errmsg = _("value out of range 1 - 256");
1023       return 0;
1024     }
1025
1026   for (pwr = 0; (value & 1) == 0; value >>= 1)
1027     ++pwr;
1028
1029   if (value != 1)
1030     {
1031       *errmsg = _("value must be power of 2");
1032       return 0;
1033     }
1034
1035   return insn | (pwr << 8);
1036 }
1037
1038 static int
1039 extract_nps_calc_entry_size (unsigned insn ATTRIBUTE_UNUSED,
1040                              bfd_boolean * invalid ATTRIBUTE_UNUSED)
1041 {
1042   unsigned entry_size = (insn >> 8) & 0xf;
1043   return 1 << entry_size;
1044 }
1045
1046 static unsigned
1047 insert_nps_bitop_mod4_msb (unsigned insn ATTRIBUTE_UNUSED,
1048                            int value ATTRIBUTE_UNUSED,
1049                            const char **errmsg ATTRIBUTE_UNUSED)
1050 {
1051   return insn | ((value & 0x2) << 30);
1052 }
1053
1054 static int
1055 extract_nps_bitop_mod4_msb (unsigned insn ATTRIBUTE_UNUSED,
1056                             bfd_boolean * invalid ATTRIBUTE_UNUSED)
1057 {
1058   return (insn >> 30) & 0x2;
1059 }
1060
1061 static unsigned
1062 insert_nps_bitop_mod4_lsb (unsigned insn ATTRIBUTE_UNUSED,
1063                            int value ATTRIBUTE_UNUSED,
1064                            const char **errmsg ATTRIBUTE_UNUSED)
1065 {
1066   return insn | ((value & 0x1) << 15);
1067 }
1068
1069 static int
1070 extract_nps_bitop_mod4_lsb (unsigned insn ATTRIBUTE_UNUSED,
1071                             bfd_boolean * invalid ATTRIBUTE_UNUSED)
1072 {
1073   return (insn >> 15) & 0x1;
1074 }
1075
1076 static unsigned
1077 insert_nps_bitop_dst_pos3_pos4 (unsigned insn ATTRIBUTE_UNUSED,
1078                                 int value ATTRIBUTE_UNUSED,
1079                                 const char **errmsg ATTRIBUTE_UNUSED)
1080 {
1081   return insn | (value << 10) | (value << 5);
1082 }
1083
1084 static int
1085 extract_nps_bitop_dst_pos3_pos4 (unsigned insn ATTRIBUTE_UNUSED,
1086                                  bfd_boolean * invalid ATTRIBUTE_UNUSED)
1087 {
1088   if (((insn >> 10) & 0x1f) != ((insn >> 5) & 0x1f))
1089     *invalid = TRUE;
1090   return ((insn >> 5) & 0x1f);
1091 }
1092
1093 static unsigned
1094 insert_nps_bitop_ins_ext (unsigned insn ATTRIBUTE_UNUSED,
1095                           int value ATTRIBUTE_UNUSED,
1096                           const char **errmsg ATTRIBUTE_UNUSED)
1097 {
1098   if (value < 0 || value > 28)
1099     *errmsg = _("Value must be in the range 0 to 28");
1100   return insn | (value << 20);
1101 }
1102
1103 static int
1104 extract_nps_bitop_ins_ext (unsigned insn ATTRIBUTE_UNUSED,
1105                            bfd_boolean * invalid ATTRIBUTE_UNUSED)
1106 {
1107   int value = (insn >> 20) & 0x1f;
1108   if (value > 28)
1109     *invalid = TRUE;
1110   return value;
1111 }
1112
1113 #define MAKE_1BASED_INSERT_EXTRACT_FUNCS(NAME,SHIFT,UPPER,BITS)         \
1114 static unsigned                                                         \
1115 insert_nps_##NAME (unsigned insn ATTRIBUTE_UNUSED,                      \
1116                    int value ATTRIBUTE_UNUSED,                          \
1117                    const char **errmsg ATTRIBUTE_UNUSED)                \
1118 {                                                                       \
1119   if (value < 1 || value > UPPER)                                       \
1120     *errmsg = _("Value must be in the range 1 to " #UPPER);             \
1121   if (value == UPPER)                                                   \
1122     value = 0;                                                          \
1123   return insn | (value << SHIFT);                                       \
1124 }                                                                       \
1125                                                                         \
1126 static int                                                              \
1127 extract_nps_##NAME (unsigned insn ATTRIBUTE_UNUSED,                     \
1128                     bfd_boolean * invalid ATTRIBUTE_UNUSED)             \
1129 {                                                                       \
1130   int value = (insn >> SHIFT) & ((1 << BITS) - 1);                      \
1131   if (value == 0)                                                       \
1132     value = UPPER;                                                      \
1133   return value;                                                         \
1134 }
1135
1136 MAKE_1BASED_INSERT_EXTRACT_FUNCS(field_size, 6, 8, 3)
1137 MAKE_1BASED_INSERT_EXTRACT_FUNCS(shift_factor, 9, 8, 3)
1138 MAKE_1BASED_INSERT_EXTRACT_FUNCS(bits_to_scramble, 12, 8, 3)
1139 MAKE_1BASED_INSERT_EXTRACT_FUNCS(bdlen_max_len, 5, 256, 8)
1140
1141 static unsigned
1142 insert_nps_min_hofs (unsigned insn ATTRIBUTE_UNUSED,
1143                      int value ATTRIBUTE_UNUSED,
1144                      const char **errmsg ATTRIBUTE_UNUSED)
1145 {
1146   if (value < 0 || value > 240)
1147     *errmsg = _("Value must be in the range 0 to 240");
1148   if ((value % 16) != 0)
1149     *errmsg = _("Value must be a multiple of 16");
1150   value = value / 16;
1151   return insn | (value << 6);
1152 }
1153
1154 static int
1155 extract_nps_min_hofs (unsigned insn ATTRIBUTE_UNUSED,
1156                       bfd_boolean * invalid ATTRIBUTE_UNUSED)
1157 {
1158   int value = (insn >> 6) & 0xF;
1159   return value * 16;
1160 }
1161
1162 /* Include the generic extract/insert functions.  Order is important
1163    as some of the functions present in the .h may be disabled via
1164    defines.  */
1165 #include "arc-fxi.h"
1166
1167 /* The flag operands table.
1168
1169    The format of the table is
1170    NAME CODE BITS SHIFT FAVAIL.  */
1171 const struct arc_flag_operand arc_flag_operands[] =
1172 {
1173 #define F_NULL  0
1174   { 0, 0, 0, 0, 0},
1175 #define F_ALWAYS    (F_NULL + 1)
1176   { "al", 0, 0, 0, 0 },
1177 #define F_RA        (F_ALWAYS + 1)
1178   { "ra", 0, 0, 0, 0 },
1179 #define F_EQUAL     (F_RA + 1)
1180   { "eq", 1, 5, 0, 1 },
1181 #define F_ZERO      (F_EQUAL + 1)
1182   { "z",  1, 5, 0, 0 },
1183 #define F_NOTEQUAL  (F_ZERO + 1)
1184   { "ne", 2, 5, 0, 1 },
1185 #define F_NOTZERO   (F_NOTEQUAL + 1)
1186   { "nz", 2, 5, 0, 0 },
1187 #define F_POZITIVE  (F_NOTZERO + 1)
1188   { "p",  3, 5, 0, 1 },
1189 #define F_PL        (F_POZITIVE + 1)
1190   { "pl", 3, 5, 0, 0 },
1191 #define F_NEGATIVE  (F_PL + 1)
1192   { "n",  4, 5, 0, 1 },
1193 #define F_MINUS     (F_NEGATIVE + 1)
1194   { "mi", 4, 5, 0, 0 },
1195 #define F_CARRY     (F_MINUS + 1)
1196   { "c",  5, 5, 0, 1 },
1197 #define F_CARRYSET  (F_CARRY + 1)
1198   { "cs", 5, 5, 0, 0 },
1199 #define F_LOWER     (F_CARRYSET + 1)
1200   { "lo", 5, 5, 0, 0 },
1201 #define F_CARRYCLR  (F_LOWER + 1)
1202   { "cc", 6, 5, 0, 0 },
1203 #define F_NOTCARRY (F_CARRYCLR + 1)
1204   { "nc", 6, 5, 0, 1 },
1205 #define F_HIGHER   (F_NOTCARRY + 1)
1206   { "hs", 6, 5, 0, 0 },
1207 #define F_OVERFLOWSET (F_HIGHER + 1)
1208   { "vs", 7, 5, 0, 0 },
1209 #define F_OVERFLOW (F_OVERFLOWSET + 1)
1210   { "v",  7, 5, 0, 1 },
1211 #define F_NOTOVERFLOW (F_OVERFLOW + 1)
1212   { "nv", 8, 5, 0, 1 },
1213 #define F_OVERFLOWCLR (F_NOTOVERFLOW + 1)
1214   { "vc", 8, 5, 0, 0 },
1215 #define F_GT       (F_OVERFLOWCLR + 1)
1216   { "gt", 9, 5, 0, 1 },
1217 #define F_GE       (F_GT + 1)
1218   { "ge", 10, 5, 0, 1 },
1219 #define F_LT       (F_GE + 1)
1220   { "lt", 11, 5, 0, 1 },
1221 #define F_LE       (F_LT + 1)
1222   { "le", 12, 5, 0, 1 },
1223 #define F_HI       (F_LE + 1)
1224   { "hi", 13, 5, 0, 1 },
1225 #define F_LS       (F_HI + 1)
1226   { "ls", 14, 5, 0, 1 },
1227 #define F_PNZ      (F_LS + 1)
1228   { "pnz", 15, 5, 0, 1 },
1229
1230   /* FLAG.  */
1231 #define F_FLAG     (F_PNZ + 1)
1232   { "f",  1, 1, 15, 1 },
1233 #define F_FFAKE     (F_FLAG + 1)
1234   { "f",  0, 0, 0, 1 },
1235
1236   /* Delay slot.  */
1237 #define F_ND       (F_FFAKE + 1)
1238   { "nd", 0, 1, 5, 0 },
1239 #define F_D        (F_ND + 1)
1240   { "d",  1, 1, 5, 1 },
1241 #define F_DFAKE    (F_D + 1)
1242   { "d",  0, 0, 0, 1 },
1243
1244   /* Data size.  */
1245 #define F_SIZEB1   (F_DFAKE + 1)
1246   { "b", 1, 2, 1, 1 },
1247 #define F_SIZEB7   (F_SIZEB1 + 1)
1248   { "b", 1, 2, 7, 1 },
1249 #define F_SIZEB17  (F_SIZEB7 + 1)
1250   { "b", 1, 2, 17, 1 },
1251 #define F_SIZEW1   (F_SIZEB17 + 1)
1252   { "w", 2, 2, 1, 0 },
1253 #define F_SIZEW7   (F_SIZEW1 + 1)
1254   { "w", 2, 2, 7, 0 },
1255 #define F_SIZEW17  (F_SIZEW7 + 1)
1256   { "w", 2, 2, 17, 0 },
1257
1258   /* Sign extension.  */
1259 #define F_SIGN6   (F_SIZEW17 + 1)
1260   { "x", 1, 1, 6, 1 },
1261 #define F_SIGN16  (F_SIGN6 + 1)
1262   { "x", 1, 1, 16, 1 },
1263 #define F_SIGNX   (F_SIGN16 + 1)
1264   { "x", 0, 0, 0, 1 },
1265
1266   /* Address write-back modes.  */
1267 #define F_A3       (F_SIGNX + 1)
1268   { "a", 1, 2, 3, 0 },
1269 #define F_A9       (F_A3 + 1)
1270   { "a", 1, 2, 9, 0 },
1271 #define F_A22      (F_A9 + 1)
1272   { "a", 1, 2, 22, 0 },
1273 #define F_AW3      (F_A22 + 1)
1274   { "aw", 1, 2, 3, 1 },
1275 #define F_AW9      (F_AW3 + 1)
1276   { "aw", 1, 2, 9, 1 },
1277 #define F_AW22     (F_AW9 + 1)
1278   { "aw", 1, 2, 22, 1 },
1279 #define F_AB3      (F_AW22 + 1)
1280   { "ab", 2, 2, 3, 1 },
1281 #define F_AB9      (F_AB3 + 1)
1282   { "ab", 2, 2, 9, 1 },
1283 #define F_AB22     (F_AB9 + 1)
1284   { "ab", 2, 2, 22, 1 },
1285 #define F_AS3      (F_AB22 + 1)
1286   { "as", 3, 2, 3, 1 },
1287 #define F_AS9      (F_AS3 + 1)
1288   { "as", 3, 2, 9, 1 },
1289 #define F_AS22     (F_AS9 + 1)
1290   { "as", 3, 2, 22, 1 },
1291 #define F_ASFAKE   (F_AS22 + 1)
1292   { "as", 0, 0, 0, 1 },
1293
1294   /* Cache bypass.  */
1295 #define F_DI5     (F_ASFAKE + 1)
1296   { "di", 1, 1, 5, 1 },
1297 #define F_DI11    (F_DI5 + 1)
1298   { "di", 1, 1, 11, 1 },
1299 #define F_DI15    (F_DI11 + 1)
1300   { "di", 1, 1, 15, 1 },
1301
1302   /* ARCv2 specific.  */
1303 #define F_NT     (F_DI15 + 1)
1304   { "nt", 0, 1, 3, 1},
1305 #define F_T      (F_NT + 1)
1306   { "t", 1, 1, 3, 1},
1307 #define F_H1     (F_T + 1)
1308   { "h", 2, 2, 1, 1 },
1309 #define F_H7     (F_H1 + 1)
1310   { "h", 2, 2, 7, 1 },
1311 #define F_H17    (F_H7 + 1)
1312   { "h", 2, 2, 17, 1 },
1313
1314   /* Fake Flags.  */
1315 #define F_NE   (F_H17 + 1)
1316   { "ne", 0, 0, 0, 1 },
1317
1318   /* ARC NPS400 Support: See comment near head of file.  */
1319 #define F_NPS_CL (F_NE + 1)
1320   { "cl", 0, 0, 0, 1 },
1321
1322 #define F_NPS_FLAG (F_NPS_CL + 1)
1323   { "f", 1, 1, 20, 1 },
1324
1325 #define F_NPS_R     (F_NPS_FLAG + 1)
1326   { "r",  1, 1, 15, 1 },
1327
1328 #define F_NPS_RW     (F_NPS_R + 1)
1329   { "rw", 0, 1, 7, 1 },
1330
1331 #define F_NPS_RD     (F_NPS_RW + 1)
1332   { "rd", 1, 1, 7, 1 },
1333
1334 #define F_NPS_WFT     (F_NPS_RD + 1)
1335   { "wft", 0, 0, 0, 1 },
1336
1337 #define F_NPS_IE1     (F_NPS_WFT + 1)
1338   { "ie1", 1, 2, 8, 1 },
1339
1340 #define F_NPS_IE2     (F_NPS_IE1 + 1)
1341   { "ie2", 2, 2, 8, 1 },
1342
1343 #define F_NPS_IE12     (F_NPS_IE2 + 1)
1344   { "ie12", 3, 2, 8, 1 },
1345
1346 #define F_NPS_SYNC_RD     (F_NPS_IE12 + 1)
1347   { "rd", 0, 1, 6, 1 },
1348
1349 #define F_NPS_SYNC_WR     (F_NPS_SYNC_RD + 1)
1350   { "wr", 1, 1, 6, 1 },
1351
1352 #define F_NPS_HWS_OFF     (F_NPS_SYNC_WR + 1)
1353   { "off", 0, 0, 0, 1 },
1354
1355 #define F_NPS_HWS_RESTORE     (F_NPS_HWS_OFF + 1)
1356   { "restore", 0, 0, 0, 1 },
1357
1358 #define F_NPS_SX     (F_NPS_HWS_RESTORE + 1)
1359   { "sx",  1, 1, 14, 1 },
1360
1361 #define F_NPS_AR     (F_NPS_SX + 1)
1362   { "ar",  0, 1, 0, 1 },
1363
1364 #define F_NPS_AL     (F_NPS_AR + 1)
1365   { "al",  1, 1, 0, 1 },
1366
1367 #define F_NPS_S      (F_NPS_AL + 1)
1368   { "s",   0, 0, 0, 1 },
1369
1370 #define F_NPS_ZNCV_RD      (F_NPS_S + 1)
1371   { "rd",  0, 1, 15, 1 },
1372
1373 #define F_NPS_ZNCV_WR      (F_NPS_ZNCV_RD + 1)
1374   { "wr",  1, 1, 15, 1 },
1375 };
1376
1377 const unsigned arc_num_flag_operands = ARRAY_SIZE (arc_flag_operands);
1378
1379 /* Table of the flag classes.
1380
1381    The format of the table is
1382    CLASS {FLAG_CODE}.  */
1383 const struct arc_flag_class arc_flag_classes[] =
1384 {
1385 #define C_EMPTY     0
1386   { F_CLASS_NONE, { F_NULL } },
1387
1388 #define C_CC        (C_EMPTY + 1)
1389   { F_CLASS_OPTIONAL | F_CLASS_EXTEND | F_CLASS_COND,
1390     { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL,
1391       F_NOTZERO, F_POZITIVE, F_PL, F_NEGATIVE, F_MINUS,
1392       F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
1393       F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW,
1394       F_NOTOVERFLOW, F_OVERFLOWCLR, F_GT, F_GE, F_LT,
1395       F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
1396
1397 #define C_AA_ADDR3  (C_CC + 1)
1398 #define C_AA27      (C_CC + 1)
1399   { F_CLASS_OPTIONAL, { F_A3, F_AW3, F_AB3, F_AS3, F_NULL } },
1400 #define C_AA_ADDR9  (C_AA_ADDR3 + 1)
1401 #define C_AA21       (C_AA_ADDR3 + 1)
1402   { F_CLASS_OPTIONAL, { F_A9, F_AW9, F_AB9, F_AS9, F_NULL } },
1403 #define C_AA_ADDR22 (C_AA_ADDR9 + 1)
1404 #define C_AA8      (C_AA_ADDR9 + 1)
1405   { F_CLASS_OPTIONAL, { F_A22, F_AW22, F_AB22, F_AS22, F_NULL } },
1406
1407 #define C_F         (C_AA_ADDR22 + 1)
1408   { F_CLASS_OPTIONAL, { F_FLAG, F_NULL } },
1409 #define C_FHARD     (C_F + 1)
1410   { F_CLASS_OPTIONAL, { F_FFAKE, F_NULL } },
1411
1412 #define C_T         (C_FHARD + 1)
1413   { F_CLASS_OPTIONAL, { F_NT, F_T, F_NULL } },
1414 #define C_D         (C_T + 1)
1415   { F_CLASS_OPTIONAL, { F_ND, F_D, F_NULL } },
1416
1417 #define C_DHARD     (C_D + 1)
1418   { F_CLASS_OPTIONAL, { F_DFAKE, F_NULL } },
1419
1420 #define C_DI20      (C_DHARD + 1)
1421   { F_CLASS_OPTIONAL, { F_DI11, F_NULL }},
1422 #define C_DI16      (C_DI20 + 1)
1423   { F_CLASS_OPTIONAL, { F_DI15, F_NULL }},
1424 #define C_DI26      (C_DI16 + 1)
1425   { F_CLASS_OPTIONAL, { F_DI5, F_NULL }},
1426
1427 #define C_X25       (C_DI26 + 1)
1428   { F_CLASS_OPTIONAL, { F_SIGN6, F_NULL }},
1429 #define C_X15      (C_X25 + 1)
1430   { F_CLASS_OPTIONAL, { F_SIGN16, F_NULL }},
1431 #define C_XHARD    (C_X15 + 1)
1432 #define C_X        (C_X15 + 1)
1433   { F_CLASS_OPTIONAL, { F_SIGNX, F_NULL }},
1434
1435 #define C_ZZ13        (C_X + 1)
1436   { F_CLASS_OPTIONAL, { F_SIZEB17, F_SIZEW17, F_H17, F_NULL}},
1437 #define C_ZZ23        (C_ZZ13 + 1)
1438   { F_CLASS_OPTIONAL, { F_SIZEB7, F_SIZEW7, F_H7, F_NULL}},
1439 #define C_ZZ29        (C_ZZ23 + 1)
1440   { F_CLASS_OPTIONAL, { F_SIZEB1, F_SIZEW1, F_H1, F_NULL}},
1441
1442 #define C_AS        (C_ZZ29 + 1)
1443   { F_CLASS_OPTIONAL, { F_ASFAKE, F_NULL}},
1444
1445 #define C_NE        (C_AS + 1)
1446   { F_CLASS_OPTIONAL, { F_NE, F_NULL}},
1447
1448   /* ARC NPS400 Support: See comment near head of file.  */
1449 #define C_NPS_CL     (C_NE + 1)
1450   { F_CLASS_REQUIRED, { F_NPS_CL, F_NULL}},
1451
1452 #define C_NPS_F     (C_NPS_CL + 1)
1453   { F_CLASS_OPTIONAL, { F_NPS_FLAG, F_NULL}},
1454
1455 #define C_NPS_R     (C_NPS_F + 1)
1456   { F_CLASS_OPTIONAL, { F_NPS_R, F_NULL}},
1457
1458 #define C_NPS_SCHD_RW     (C_NPS_R + 1)
1459   { F_CLASS_REQUIRED, { F_NPS_RW, F_NPS_RD, F_NULL}},
1460
1461 #define C_NPS_SCHD_TRIG     (C_NPS_SCHD_RW + 1)
1462   { F_CLASS_REQUIRED, { F_NPS_WFT, F_NULL}},
1463
1464 #define C_NPS_SCHD_IE     (C_NPS_SCHD_TRIG + 1)
1465   { F_CLASS_OPTIONAL, { F_NPS_IE1, F_NPS_IE2, F_NPS_IE12, F_NULL}},
1466
1467 #define C_NPS_SYNC     (C_NPS_SCHD_IE + 1)
1468   { F_CLASS_REQUIRED, { F_NPS_SYNC_RD, F_NPS_SYNC_WR, F_NULL}},
1469
1470 #define C_NPS_HWS_OFF     (C_NPS_SYNC + 1)
1471   { F_CLASS_REQUIRED, { F_NPS_HWS_OFF, F_NULL}},
1472
1473 #define C_NPS_HWS_RESTORE     (C_NPS_HWS_OFF + 1)
1474   { F_CLASS_REQUIRED, { F_NPS_HWS_RESTORE, F_NULL}},
1475
1476 #define C_NPS_SX     (C_NPS_HWS_RESTORE + 1)
1477   { F_CLASS_OPTIONAL, { F_NPS_SX, F_NULL}},
1478
1479 #define C_NPS_AR_AL     (C_NPS_SX + 1)
1480   { F_CLASS_REQUIRED, { F_NPS_AR, F_NPS_AL, F_NULL}},
1481
1482 #define C_NPS_S    (C_NPS_AR_AL + 1)
1483   { F_CLASS_REQUIRED, { F_NPS_S, F_NULL}},
1484
1485 #define C_NPS_ZNCV    (C_NPS_S + 1)
1486   { F_CLASS_REQUIRED, { F_NPS_ZNCV_RD, F_NPS_ZNCV_WR, F_NULL}},
1487 };
1488
1489 const unsigned char flags_none[] = { 0 };
1490 const unsigned char flags_f[]    = { C_F };
1491 const unsigned char flags_cc[]   = { C_CC };
1492 const unsigned char flags_ccf[]  = { C_CC, C_F };
1493
1494 /* The operands table.
1495
1496    The format of the operands table is:
1497
1498    BITS SHIFT DEFAULT_RELOC FLAGS INSERT_FUN EXTRACT_FUN.  */
1499 const struct arc_operand arc_operands[] =
1500 {
1501   /* The fields are bits, shift, insert, extract, flags.  The zero
1502      index is used to indicate end-of-list.  */
1503 #define UNUSED          0
1504   { 0, 0, 0, 0, 0, 0 },
1505
1506 #define IGNORED         (UNUSED + 1)
1507   { 0, 0, 0, ARC_OPERAND_IGNORE | ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, 0, 0 },
1508
1509   /* The plain integer register fields.  Used by 32 bit
1510      instructions.  */
1511 #define RA              (IGNORED + 1)
1512   { 6, 0, 0, ARC_OPERAND_IR, 0, 0 },
1513 #define RB              (RA + 1)
1514   { 6, 12, 0, ARC_OPERAND_IR, insert_rb, extract_rb },
1515 #define RC              (RB + 1)
1516   { 6, 6, 0, ARC_OPERAND_IR, 0, 0 },
1517 #define RBdup           (RC + 1)
1518   { 6, 12, 0, ARC_OPERAND_IR | ARC_OPERAND_DUPLICATE, insert_rb, extract_rb },
1519
1520 #define RAD             (RBdup + 1)
1521   { 6, 0, 0, ARC_OPERAND_IR | ARC_OPERAND_TRUNCATE, insert_rad, 0 },
1522 #define RCD             (RAD + 1)
1523   { 6, 6, 0, ARC_OPERAND_IR | ARC_OPERAND_TRUNCATE, insert_rcd, 0 },
1524
1525   /* The plain integer register fields.  Used by short
1526      instructions.  */
1527 #define RA16            (RCD + 1)
1528 #define RA_S            (RCD + 1)
1529   { 4, 0, 0, ARC_OPERAND_IR, insert_ras, extract_ras },
1530 #define RB16            (RA16 + 1)
1531 #define RB_S            (RA16 + 1)
1532   { 4, 8, 0, ARC_OPERAND_IR, insert_rbs, extract_rbs },
1533 #define RB16dup         (RB16 + 1)
1534 #define RB_Sdup         (RB16 + 1)
1535   { 4, 8, 0, ARC_OPERAND_IR | ARC_OPERAND_DUPLICATE, insert_rbs, extract_rbs },
1536 #define RC16            (RB16dup + 1)
1537 #define RC_S            (RB16dup + 1)
1538   { 4, 5, 0, ARC_OPERAND_IR, insert_rcs, extract_rcs },
1539 #define R6H             (RC16 + 1)   /* 6bit register field 'h' used
1540                                         by V1 cpus.  */
1541   { 6, 5, 0, ARC_OPERAND_IR, insert_rhv1, extract_rhv1 },
1542 #define R5H             (R6H + 1)    /* 5bit register field 'h' used
1543                                         by V2 cpus.  */
1544 #define RH_S            (R6H + 1)    /* 5bit register field 'h' used
1545                                         by V2 cpus.  */
1546   { 5, 5, 0, ARC_OPERAND_IR, insert_rhv2, extract_rhv2 },
1547 #define R5Hdup          (R5H + 1)
1548 #define RH_Sdup         (R5H + 1)
1549   { 5, 5, 0, ARC_OPERAND_IR | ARC_OPERAND_DUPLICATE,
1550     insert_rhv2, extract_rhv2 },
1551
1552 #define RG              (R5Hdup + 1)
1553 #define G_S             (R5Hdup + 1)
1554   { 5, 5, 0, ARC_OPERAND_IR, insert_g_s, extract_g_s },
1555
1556   /* Fix registers.  */
1557 #define R0              (RG + 1)
1558 #define R0_S            (RG + 1)
1559   { 0, 0, 0, ARC_OPERAND_IR, insert_r0, extract_r0 },
1560 #define R1              (R0 + 1)
1561 #define R1_S            (R0 + 1)
1562   { 1, 0, 0, ARC_OPERAND_IR, insert_r1, extract_r1 },
1563 #define R2              (R1 + 1)
1564 #define R2_S            (R1 + 1)
1565   { 2, 0, 0, ARC_OPERAND_IR, insert_r2, extract_r2 },
1566 #define R3              (R2 + 1)
1567 #define R3_S            (R2 + 1)
1568   { 2, 0, 0, ARC_OPERAND_IR, insert_r3, extract_r3 },
1569 #define RSP             (R3 + 1)
1570 #define SP_S            (R3 + 1)
1571   { 5, 0, 0, ARC_OPERAND_IR, insert_sp, extract_sp },
1572 #define SPdup           (RSP + 1)
1573 #define SP_Sdup         (RSP + 1)
1574   { 5, 0, 0, ARC_OPERAND_IR | ARC_OPERAND_DUPLICATE, insert_sp, extract_sp },
1575 #define GP              (SPdup + 1)
1576 #define GP_S            (SPdup + 1)
1577   { 5, 0, 0, ARC_OPERAND_IR, insert_gp, extract_gp },
1578
1579 #define PCL_S           (GP + 1)
1580   { 1, 0, 0, ARC_OPERAND_IR | ARC_OPERAND_NCHK, insert_pcl, extract_pcl },
1581
1582 #define BLINK           (PCL_S + 1)
1583 #define BLINK_S         (PCL_S + 1)
1584   { 5, 0, 0, ARC_OPERAND_IR, insert_blink, extract_blink },
1585
1586 #define ILINK1          (BLINK + 1)
1587   { 5, 0, 0, ARC_OPERAND_IR, insert_ilink1, extract_ilink1 },
1588 #define ILINK2          (ILINK1 + 1)
1589   { 5, 0, 0, ARC_OPERAND_IR, insert_ilink2, extract_ilink2 },
1590
1591   /* Long immediate.  */
1592 #define LIMM            (ILINK2 + 1)
1593 #define LIMM_S          (ILINK2 + 1)
1594   { 32, 0, BFD_RELOC_ARC_32_ME, ARC_OPERAND_LIMM, insert_limm, 0 },
1595 #define LIMMdup         (LIMM + 1)
1596   { 32, 0, 0, ARC_OPERAND_LIMM | ARC_OPERAND_DUPLICATE, insert_limm, 0 },
1597
1598   /* Special operands.  */
1599 #define ZA              (LIMMdup + 1)
1600 #define ZB              (LIMMdup + 1)
1601 #define ZA_S            (LIMMdup + 1)
1602 #define ZB_S            (LIMMdup + 1)
1603 #define ZC_S            (LIMMdup + 1)
1604   { 0, 0, 0, ARC_OPERAND_UNSIGNED, insert_za, 0 },
1605
1606 #define RRANGE_EL       (ZA + 1)
1607   { 4, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK | ARC_OPERAND_TRUNCATE,
1608     insert_rrange, extract_rrange},
1609 #define FP_EL           (RRANGE_EL + 1)
1610   { 1, 0, 0, ARC_OPERAND_IR | ARC_OPERAND_IGNORE | ARC_OPERAND_NCHK,
1611     insert_fpel, extract_fpel },
1612 #define BLINK_EL        (FP_EL + 1)
1613   { 1, 0, 0, ARC_OPERAND_IR | ARC_OPERAND_IGNORE | ARC_OPERAND_NCHK,
1614     insert_blinkel, extract_blinkel },
1615 #define PCL_EL          (BLINK_EL + 1)
1616   { 1, 0, 0, ARC_OPERAND_IR | ARC_OPERAND_IGNORE | ARC_OPERAND_NCHK,
1617     insert_pclel, extract_pclel },
1618
1619   /* Fake operand to handle the T flag.  */
1620 #define BRAKET          (PCL_EL + 1)
1621 #define BRAKETdup       (PCL_EL + 1)
1622   { 0, 0, 0, ARC_OPERAND_FAKE | ARC_OPERAND_BRAKET, 0, 0 },
1623
1624   /* Fake operand to handle the T flag.  */
1625 #define FKT_T           (BRAKET + 1)
1626   { 1, 3, 0, ARC_OPERAND_FAKE, insert_Ybit, 0 },
1627   /* Fake operand to handle the T flag.  */
1628 #define FKT_NT          (FKT_T + 1)
1629   { 1, 3, 0, ARC_OPERAND_FAKE, insert_NYbit, 0 },
1630
1631   /* UIMM6_20 mask = 00000000000000000000111111000000.  */
1632 #define UIMM6_20       (FKT_NT + 1)
1633   {6, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm6_20, extract_uimm6_20},
1634
1635   /* SIMM12_20 mask = 00000000000000000000111111222222.  */
1636 #define SIMM12_20       (UIMM6_20 + 1)
1637   {12, 0, 0, ARC_OPERAND_SIGNED, insert_simm12_20, extract_simm12_20},
1638
1639   /* SIMM3_5_S mask = 0000011100000000.  */
1640 #define SIMM3_5_S       (SIMM12_20 + 1)
1641   {3, 0, 0, ARC_OPERAND_SIGNED | ARC_OPERAND_NCHK,
1642    insert_simm3s, extract_simm3s},
1643
1644   /* UIMM7_A32_11_S mask = 0000000000011111.  */
1645 #define UIMM7_A32_11_S       (SIMM3_5_S + 1)
1646   {7, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_ALIGNED32
1647    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_IGNORE, insert_uimm7_a32_11_s,
1648    extract_uimm7_a32_11_s},
1649
1650   /* UIMM7_9_S mask = 0000000001111111.  */
1651 #define UIMM7_9_S       (UIMM7_A32_11_S + 1)
1652   {7, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm7_9_s, extract_uimm7_9_s},
1653
1654   /* UIMM3_13_S mask = 0000000000000111.  */
1655 #define UIMM3_13_S       (UIMM7_9_S + 1)
1656   {3, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm3_13_s, extract_uimm3_13_s},
1657
1658   /* SIMM11_A32_7_S mask = 0000000111111111.  */
1659 #define SIMM11_A32_7_S       (UIMM3_13_S + 1)
1660   {11, 0, BFD_RELOC_ARC_SDA16_LD2, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED32
1661    | ARC_OPERAND_TRUNCATE, insert_simm11_a32_7_s, extract_simm11_a32_7_s},
1662
1663   /* UIMM6_13_S mask = 0000000002220111.  */
1664 #define UIMM6_13_S       (SIMM11_A32_7_S + 1)
1665   {6, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm6_13_s, extract_uimm6_13_s},
1666   /* UIMM5_11_S mask = 0000000000011111.  */
1667 #define UIMM5_11_S       (UIMM6_13_S + 1)
1668   {5, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_IGNORE, insert_uimm5_11_s,
1669    extract_uimm5_11_s},
1670
1671   /* SIMM9_A16_8 mask = 00000000111111102000000000000000.  */
1672 #define SIMM9_A16_8       (UIMM5_11_S + 1)
1673   {9, 0, -SIMM9_A16_8, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED16
1674    | ARC_OPERAND_PCREL | ARC_OPERAND_TRUNCATE, insert_simm9_a16_8,
1675    extract_simm9_a16_8},
1676
1677   /* UIMM6_8 mask = 00000000000000000000111111000000.    */
1678 #define UIMM6_8       (SIMM9_A16_8 + 1)
1679   {6, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm6_8, extract_uimm6_8},
1680
1681   /* SIMM21_A16_5 mask = 00000111111111102222222222000000.  */
1682 #define SIMM21_A16_5       (UIMM6_8 + 1)
1683   {21, 0, BFD_RELOC_ARC_S21H_PCREL, ARC_OPERAND_SIGNED
1684    | ARC_OPERAND_ALIGNED16 | ARC_OPERAND_TRUNCATE,
1685    insert_simm21_a16_5, extract_simm21_a16_5},
1686
1687   /* SIMM25_A16_5 mask = 00000111111111102222222222003333.  */
1688 #define SIMM25_A16_5       (SIMM21_A16_5 + 1)
1689   {25, 0, BFD_RELOC_ARC_S25H_PCREL, ARC_OPERAND_SIGNED
1690    | ARC_OPERAND_ALIGNED16 | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL,
1691    insert_simm25_a16_5, extract_simm25_a16_5},
1692
1693   /* SIMM10_A16_7_S mask = 0000000111111111.  */
1694 #define SIMM10_A16_7_S       (SIMM25_A16_5 + 1)
1695   {10, 0, -SIMM10_A16_7_S, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED16
1696    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_simm10_a16_7_s,
1697    extract_simm10_a16_7_s},
1698
1699 #define SIMM10_A16_7_Sbis    (SIMM10_A16_7_S + 1)
1700   {10, 0, -SIMM10_A16_7_Sbis, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED16
1701    | ARC_OPERAND_TRUNCATE, insert_simm10_a16_7_s, extract_simm10_a16_7_s},
1702
1703   /* SIMM7_A16_10_S mask = 0000000000111111.  */
1704 #define SIMM7_A16_10_S       (SIMM10_A16_7_Sbis + 1)
1705   {7, 0, -SIMM7_A16_10_S, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED16
1706    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_simm7_a16_10_s,
1707    extract_simm7_a16_10_s},
1708
1709   /* SIMM21_A32_5 mask = 00000111111111002222222222000000.  */
1710 #define SIMM21_A32_5       (SIMM7_A16_10_S + 1)
1711   {21, 0, BFD_RELOC_ARC_S21W_PCREL, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED32
1712    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_simm21_a32_5,
1713    extract_simm21_a32_5},
1714
1715   /* SIMM25_A32_5 mask = 00000111111111002222222222003333.  */
1716 #define SIMM25_A32_5       (SIMM21_A32_5 + 1)
1717   {25, 0, BFD_RELOC_ARC_S25W_PCREL, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED32
1718    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_simm25_a32_5,
1719    extract_simm25_a32_5},
1720
1721   /* SIMM13_A32_5_S mask = 0000011111111111.  */
1722 #define SIMM13_A32_5_S       (SIMM25_A32_5 + 1)
1723   {13, 0, BFD_RELOC_ARC_S13_PCREL, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED32
1724    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_simm13_a32_5_s,
1725    extract_simm13_a32_5_s},
1726
1727   /* SIMM8_A16_9_S mask = 0000000001111111.  */
1728 #define SIMM8_A16_9_S       (SIMM13_A32_5_S + 1)
1729   {8, 0, -SIMM8_A16_9_S, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED16
1730    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_simm8_a16_9_s,
1731    extract_simm8_a16_9_s},
1732
1733   /* UIMM3_23 mask = 00000000000000000000000111000000.  */
1734 #define UIMM3_23       (SIMM8_A16_9_S + 1)
1735   {3, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm3_23, extract_uimm3_23},
1736
1737   /* UIMM10_6_S mask = 0000001111111111.  */
1738 #define UIMM10_6_S       (UIMM3_23 + 1)
1739   {10, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm10_6_s, extract_uimm10_6_s},
1740
1741   /* UIMM6_11_S mask = 0000002200011110.  */
1742 #define UIMM6_11_S       (UIMM10_6_S + 1)
1743   {6, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm6_11_s, extract_uimm6_11_s},
1744
1745   /* SIMM9_8 mask = 00000000111111112000000000000000.    */
1746 #define SIMM9_8       (UIMM6_11_S + 1)
1747   {9, 0, BFD_RELOC_ARC_SDA_LDST, ARC_OPERAND_SIGNED | ARC_OPERAND_IGNORE,
1748    insert_simm9_8, extract_simm9_8},
1749
1750   /* UIMM10_A32_8_S mask = 0000000011111111.  */
1751 #define UIMM10_A32_8_S       (SIMM9_8 + 1)
1752   {10, 0, -UIMM10_A32_8_S, ARC_OPERAND_UNSIGNED | ARC_OPERAND_ALIGNED32
1753    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_uimm10_a32_8_s,
1754    extract_uimm10_a32_8_s},
1755
1756   /* SIMM9_7_S mask = 0000000111111111.  */
1757 #define SIMM9_7_S       (UIMM10_A32_8_S + 1)
1758   {9, 0, BFD_RELOC_ARC_SDA16_LD, ARC_OPERAND_SIGNED, insert_simm9_7_s,
1759    extract_simm9_7_s},
1760
1761   /* UIMM6_A16_11_S mask = 0000000000011111.  */
1762 #define UIMM6_A16_11_S       (SIMM9_7_S + 1)
1763   {6, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_ALIGNED16
1764    | ARC_OPERAND_TRUNCATE  | ARC_OPERAND_IGNORE, insert_uimm6_a16_11_s,
1765    extract_uimm6_a16_11_s},
1766
1767   /* UIMM5_A32_11_S mask = 0000020000011000.  */
1768 #define UIMM5_A32_11_S       (UIMM6_A16_11_S + 1)
1769   {5, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_ALIGNED32
1770    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_IGNORE, insert_uimm5_a32_11_s,
1771    extract_uimm5_a32_11_s},
1772
1773   /* SIMM11_A32_13_S mask = 0000022222200111.    */
1774 #define SIMM11_A32_13_S       (UIMM5_A32_11_S + 1)
1775   {11, 0, BFD_RELOC_ARC_SDA16_ST2, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED32
1776    | ARC_OPERAND_TRUNCATE, insert_simm11_a32_13_s, extract_simm11_a32_13_s},
1777
1778   /* UIMM7_13_S mask = 0000000022220111.  */
1779 #define UIMM7_13_S       (SIMM11_A32_13_S + 1)
1780   {7, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm7_13_s, extract_uimm7_13_s},
1781
1782   /* UIMM6_A16_21 mask = 00000000000000000000011111000000.  */
1783 #define UIMM6_A16_21       (UIMM7_13_S + 1)
1784   {6, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_ALIGNED16
1785    | ARC_OPERAND_TRUNCATE, insert_uimm6_a16_21, extract_uimm6_a16_21},
1786
1787   /* UIMM7_11_S mask = 0000022200011110.  */
1788 #define UIMM7_11_S       (UIMM6_A16_21 + 1)
1789   {7, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm7_11_s, extract_uimm7_11_s},
1790
1791   /* UIMM7_A16_20 mask = 00000000000000000000111111000000.  */
1792 #define UIMM7_A16_20       (UIMM7_11_S + 1)
1793   {7, 0, -UIMM7_A16_20, ARC_OPERAND_UNSIGNED | ARC_OPERAND_ALIGNED16
1794    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_uimm7_a16_20,
1795    extract_uimm7_a16_20},
1796
1797   /* SIMM13_A16_20 mask = 00000000000000000000111111222222.  */
1798 #define SIMM13_A16_20       (UIMM7_A16_20 + 1)
1799   {13, 0, -SIMM13_A16_20, ARC_OPERAND_SIGNED | ARC_OPERAND_ALIGNED16
1800    | ARC_OPERAND_TRUNCATE | ARC_OPERAND_PCREL, insert_simm13_a16_20,
1801    extract_simm13_a16_20},
1802
1803   /* UIMM8_8_S mask = 0000000011111111.  */
1804 #define UIMM8_8_S       (SIMM13_A16_20 + 1)
1805   {8, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm8_8_s, extract_uimm8_8_s},
1806
1807   /* W6 mask = 00000000000000000000111111000000.  */
1808 #define W6       (UIMM8_8_S + 1)
1809   {6, 0, 0, ARC_OPERAND_SIGNED, insert_w6, extract_w6},
1810
1811   /* UIMM6_5_S mask = 0000011111100000.  */
1812 #define UIMM6_5_S       (W6 + 1)
1813   {6, 0, 0, ARC_OPERAND_UNSIGNED, insert_uimm6_5_s, extract_uimm6_5_s},
1814
1815   /* ARC NPS400 Support: See comment near head of file.  */
1816 #define NPS_R_DST_3B    (UIMM6_5_S + 1)
1817   { 3, 24, 0, ARC_OPERAND_IR | ARC_OPERAND_NCHK, insert_nps_3bit_dst, extract_nps_3bit_dst },
1818
1819 #define NPS_R_SRC1_3B   (NPS_R_DST_3B + 1)
1820   { 3, 24, 0, ARC_OPERAND_IR | ARC_OPERAND_DUPLICATE | ARC_OPERAND_NCHK, insert_nps_3bit_dst, extract_nps_3bit_dst },
1821
1822 #define NPS_R_SRC2_3B   (NPS_R_SRC1_3B + 1)
1823   { 3, 21, 0, ARC_OPERAND_IR | ARC_OPERAND_NCHK, insert_nps_3bit_src2, extract_nps_3bit_src2 },
1824
1825 #define NPS_R_DST       (NPS_R_SRC2_3B + 1)
1826   { 6, 21, 0, ARC_OPERAND_IR, NULL, NULL },
1827
1828 #define NPS_R_SRC1      (NPS_R_DST + 1)
1829   { 6, 21, 0, ARC_OPERAND_IR | ARC_OPERAND_DUPLICATE, NULL, NULL },
1830
1831 #define NPS_BITOP_DST_POS       (NPS_R_SRC1 + 1)
1832   { 5, 5, 0, ARC_OPERAND_UNSIGNED, 0, 0 },
1833
1834 #define NPS_BITOP_SRC_POS       (NPS_BITOP_DST_POS + 1)
1835   { 5, 0, 0, ARC_OPERAND_UNSIGNED, 0, 0 },
1836
1837 #define NPS_BITOP_SIZE          (NPS_BITOP_SRC_POS + 1)
1838   { 5, 10, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_bitop_size, extract_nps_bitop_size },
1839
1840 #define NPS_BITOP_DST_POS_SZ    (NPS_BITOP_SIZE + 1)
1841   { 5, 0, 0, ARC_OPERAND_UNSIGNED, insert_nps_dst_pos_and_size, extract_nps_dst_pos_and_size },
1842
1843 #define NPS_BITOP_SIZE_2B       (NPS_BITOP_DST_POS_SZ + 1)
1844   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_bitop_size_2b, extract_nps_bitop_size_2b },
1845
1846 #define NPS_BITOP_UIMM8         (NPS_BITOP_SIZE_2B + 1)
1847   { 8, 0, 0, ARC_OPERAND_UNSIGNED, insert_nps_bitop_uimm8, extract_nps_bitop_uimm8 },
1848
1849 #define NPS_UIMM16              (NPS_BITOP_UIMM8 + 1)
1850   { 16, 0, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1851
1852 #define NPS_SIMM16              (NPS_UIMM16 + 1)
1853   { 16, 0, 0, ARC_OPERAND_SIGNED, NULL, NULL },
1854
1855 #define NPS_RFLT_UIMM6          (NPS_SIMM16 + 1)
1856   { 6, 6, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_rflt_uimm6, extract_nps_rflt_uimm6 },
1857
1858 #define NPS_XLDST_UIMM16        (NPS_RFLT_UIMM6 + 1)
1859   { 16, 0, BFD_RELOC_ARC_NPS_CMEM16, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_cmem_uimm16, extract_nps_cmem_uimm16 },
1860
1861 #define NPS_SRC2_POS           (NPS_XLDST_UIMM16 + 1)
1862   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_src2_pos, extract_nps_src2_pos },
1863
1864 #define NPS_SRC1_POS           (NPS_SRC2_POS + 1)
1865   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_src1_pos, extract_nps_src1_pos },
1866
1867 #define NPS_ADDB_SIZE          (NPS_SRC1_POS + 1)
1868   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_addb_size, extract_nps_addb_size },
1869
1870 #define NPS_ANDB_SIZE          (NPS_ADDB_SIZE + 1)
1871   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_andb_size, extract_nps_andb_size },
1872
1873 #define NPS_FXORB_SIZE         (NPS_ANDB_SIZE + 1)
1874   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_fxorb_size, extract_nps_fxorb_size },
1875
1876 #define NPS_WXORB_SIZE         (NPS_FXORB_SIZE + 1)
1877   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_wxorb_size, extract_nps_wxorb_size },
1878
1879 #define NPS_R_XLDST    (NPS_WXORB_SIZE + 1)
1880   { 6, 5, 0, ARC_OPERAND_IR, NULL, NULL },
1881
1882 #define NPS_DIV_UIMM4    (NPS_R_XLDST + 1)
1883   { 4, 5, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1884
1885 #define NPS_QCMP_SIZE         (NPS_DIV_UIMM4 + 1)
1886   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_qcmp_size, extract_nps_qcmp_size },
1887
1888 #define NPS_QCMP_M1         (NPS_QCMP_SIZE + 1)
1889   { 1, 14, 0, ARC_OPERAND_UNSIGNED, NULL, extract_nps_qcmp_m1 },
1890
1891 #define NPS_QCMP_M2         (NPS_QCMP_M1 + 1)
1892   { 1, 15, 0, ARC_OPERAND_UNSIGNED, NULL, extract_nps_qcmp_m2 },
1893
1894 #define NPS_QCMP_M3         (NPS_QCMP_M2 + 1)
1895   { 4, 5, 0, ARC_OPERAND_UNSIGNED, NULL, extract_nps_qcmp_m3 },
1896
1897 #define NPS_CALC_ENTRY_SIZE     (NPS_QCMP_M3 + 1)
1898   { 0, 0, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_calc_entry_size, extract_nps_calc_entry_size },
1899
1900 #define NPS_R_DST_3B_SHORT      (NPS_CALC_ENTRY_SIZE + 1)
1901   { 3, 8, 0, ARC_OPERAND_IR | ARC_OPERAND_NCHK, insert_nps_3bit_dst_short, extract_nps_3bit_dst_short },
1902
1903 #define NPS_R_SRC1_3B_SHORT     (NPS_R_DST_3B_SHORT + 1)
1904   { 3, 8, 0, ARC_OPERAND_IR | ARC_OPERAND_DUPLICATE | ARC_OPERAND_NCHK, insert_nps_3bit_dst_short, extract_nps_3bit_dst_short },
1905
1906 #define NPS_R_SRC2_3B_SHORT     (NPS_R_SRC1_3B_SHORT + 1)
1907   { 3, 5, 0, ARC_OPERAND_IR | ARC_OPERAND_NCHK, insert_nps_3bit_src2_short, extract_nps_3bit_src2_short },
1908
1909 #define NPS_BITOP_SIZE2         (NPS_R_SRC2_3B_SHORT + 1)
1910   { 5, 25, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_bitop2_size, extract_nps_bitop2_size },
1911
1912 #define NPS_BITOP_SIZE1         (NPS_BITOP_SIZE2 + 1)
1913   { 5, 20, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_bitop1_size, extract_nps_bitop1_size },
1914
1915 #define NPS_BITOP_DST_POS3_POS4         (NPS_BITOP_SIZE1 + 1)
1916   { 5, 0, 0, ARC_OPERAND_UNSIGNED, insert_nps_bitop_dst_pos3_pos4, extract_nps_bitop_dst_pos3_pos4 },
1917
1918 #define NPS_BITOP_DST_POS4              (NPS_BITOP_DST_POS3_POS4 + 1)
1919   { 5, 10, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1920
1921 #define NPS_BITOP_DST_POS3              (NPS_BITOP_DST_POS4 + 1)
1922   { 5, 5, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1923
1924 #define NPS_BITOP_DST_POS2              (NPS_BITOP_DST_POS3 + 1)
1925   { 5, 15, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1926
1927 #define NPS_BITOP_DST_POS1              (NPS_BITOP_DST_POS2 + 1)
1928   { 5, 10, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1929
1930 #define NPS_BITOP_SRC_POS4              (NPS_BITOP_DST_POS1 + 1)
1931   { 5, 0, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1932
1933 #define NPS_BITOP_SRC_POS3              (NPS_BITOP_SRC_POS4 + 1)
1934   { 5, 20, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1935
1936 #define NPS_BITOP_SRC_POS2              (NPS_BITOP_SRC_POS3 + 1)
1937   { 5, 5, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1938
1939 #define NPS_BITOP_SRC_POS1              (NPS_BITOP_SRC_POS2 + 1)
1940   { 5, 0, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1941
1942 #define NPS_BITOP_MOD4_MSB              (NPS_BITOP_SRC_POS1 + 1)
1943   { 2, 0, 0, ARC_OPERAND_UNSIGNED, insert_nps_bitop_mod4_msb, extract_nps_bitop_mod4_msb },
1944
1945 #define NPS_BITOP_MOD4_LSB              (NPS_BITOP_MOD4_MSB + 1)
1946   { 2, 0, 0, ARC_OPERAND_UNSIGNED, insert_nps_bitop_mod4_lsb, extract_nps_bitop_mod4_lsb },
1947
1948 #define NPS_BITOP_MOD3          (NPS_BITOP_MOD4_LSB + 1)
1949   { 2, 29, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1950
1951 #define NPS_BITOP_MOD2          (NPS_BITOP_MOD3 + 1)
1952   { 2, 27, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1953
1954 #define NPS_BITOP_MOD1          (NPS_BITOP_MOD2 + 1)
1955   { 2, 25, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1956
1957 #define NPS_BITOP_INS_EXT       (NPS_BITOP_MOD1 + 1)
1958   { 5, 20, 0, ARC_OPERAND_UNSIGNED, insert_nps_bitop_ins_ext, extract_nps_bitop_ins_ext },
1959
1960 #define NPS_FIELD_START_POS     (NPS_BITOP_INS_EXT + 1)
1961   { 3, 3, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1962
1963 #define NPS_FIELD_SIZE          (NPS_FIELD_START_POS + 1)
1964   { 3, 6, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_field_size, extract_nps_field_size },
1965
1966 #define NPS_SHIFT_FACTOR        (NPS_FIELD_SIZE + 1)
1967   { 3, 9, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_shift_factor, extract_nps_shift_factor },
1968
1969 #define NPS_BITS_TO_SCRAMBLE    (NPS_SHIFT_FACTOR + 1)
1970   { 3, 12, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_bits_to_scramble, extract_nps_bits_to_scramble },
1971
1972 #define NPS_SRC2_POS_5B         (NPS_BITS_TO_SCRAMBLE + 1)
1973   { 5, 5, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1974
1975 #define NPS_BDLEN_MAX_LEN       (NPS_SRC2_POS_5B + 1)
1976   { 8, 5, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_bdlen_max_len, extract_nps_bdlen_max_len },
1977
1978 #define NPS_MIN_HOFS       (NPS_BDLEN_MAX_LEN + 1)
1979   { 4, 6, 0, ARC_OPERAND_UNSIGNED | ARC_OPERAND_NCHK, insert_nps_min_hofs, extract_nps_min_hofs },
1980
1981 #define NPS_PSBC       (NPS_MIN_HOFS + 1)
1982   { 1, 11, 0, ARC_OPERAND_UNSIGNED, NULL, NULL },
1983 };
1984
1985 const unsigned arc_num_operands = ARRAY_SIZE (arc_operands);
1986
1987 const unsigned arc_Toperand = FKT_T;
1988 const unsigned arc_NToperand = FKT_NT;
1989
1990 const unsigned char arg_none[]           = { 0 };
1991 const unsigned char arg_32bit_rarbrc[]   = { RA, RB, RC };
1992 const unsigned char arg_32bit_zarbrc[]   = { ZA, RB, RC };
1993 const unsigned char arg_32bit_rbrbrc[]   = { RB, RBdup, RC };
1994 const unsigned char arg_32bit_rarbu6[]   = { RA, RB, UIMM6_20 };
1995 const unsigned char arg_32bit_zarbu6[]   = { ZA, RB, UIMM6_20 };
1996 const unsigned char arg_32bit_rbrbu6[]   = { RB, RBdup, UIMM6_20 };
1997 const unsigned char arg_32bit_rbrbs12[]  = { RB, RBdup, SIMM12_20 };
1998 const unsigned char arg_32bit_ralimmrc[] = { RA, LIMM, RC };
1999 const unsigned char arg_32bit_rarblimm[] = { RA, RB, LIMM };
2000 const unsigned char arg_32bit_zalimmrc[] = { ZA, LIMM, RC };
2001 const unsigned char arg_32bit_zarblimm[] = { ZA, RB, LIMM };
2002
2003 const unsigned char arg_32bit_rbrblimm[] = { RB, RBdup, LIMM };
2004 const unsigned char arg_32bit_ralimmu6[] = { RA, LIMM, UIMM6_20 };
2005 const unsigned char arg_32bit_zalimmu6[] = { ZA, LIMM, UIMM6_20 };
2006
2007 const unsigned char arg_32bit_zalimms12[]  = { ZA, LIMM, SIMM12_20 };
2008 const unsigned char arg_32bit_ralimmlimm[] = { RA, LIMM, LIMMdup };
2009 const unsigned char arg_32bit_zalimmlimm[] = { ZA, LIMM, LIMMdup };
2010
2011 const unsigned char arg_32bit_rbrc[]   = { RB, RC };
2012 const unsigned char arg_32bit_zarc[]   = { ZA, RC };
2013 const unsigned char arg_32bit_rbu6[]   = { RB, UIMM6_20 };
2014 const unsigned char arg_32bit_zau6[]   = { ZA, UIMM6_20 };
2015 const unsigned char arg_32bit_rblimm[] = { RB, LIMM };
2016 const unsigned char arg_32bit_zalimm[] = { ZA, LIMM };
2017
2018 const unsigned char arg_32bit_limmrc[]   = { LIMM, RC };
2019 const unsigned char arg_32bit_limmu6[]   = { LIMM, UIMM6_20 };
2020 const unsigned char arg_32bit_limms12[]  = { LIMM, SIMM12_20 };
2021 const unsigned char arg_32bit_limmlimm[] = { LIMM, LIMMdup };
2022
2023 const unsigned char arg_32bit_rc[]   = { RC };
2024 const unsigned char arg_32bit_u6[]   = { UIMM6_20 };
2025 const unsigned char arg_32bit_limm[] = { LIMM };
2026
2027 /* The opcode table.
2028
2029    The format of the opcode table is:
2030
2031    NAME OPCODE MASK CPU CLASS SUBCLASS { OPERANDS } { FLAGS }.
2032
2033    The table is organised such that, where possible, all instructions with
2034    the same mnemonic are together in a block.  When the assembler searches
2035    for a suitable instruction the entries are checked in table order, so
2036    more specific, or specialised cases should appear earlier in the table.
2037
2038    As an example, consider two instructions 'add a,b,u6' and 'add
2039    a,b,limm'.  The first takes a 6-bit immediate that is encoded within the
2040    32-bit instruction, while the second takes a 32-bit immediate that is
2041    encoded in a follow-on 32-bit, making the total instruction length
2042    64-bits.  In this case the u6 variant must appear first in the table, as
2043    all u6 immediates could also be encoded using the 'limm' extension,
2044    however, we want to use the shorter instruction wherever possible.
2045
2046    It is possible though to split instructions with the same mnemonic into
2047    multiple groups.  However, the instructions are still checked in table
2048    order, even across groups.  The only time that instructions with the
2049    same mnemonic should be split into different groups is when different
2050    variants of the instruction appear in different architectures, in which
2051    case, grouping all instructions from a particular architecture together
2052    might be preferable to merging the instruction into the main instruction
2053    table.
2054
2055    An example of this split instruction groups can be found with the 'sync'
2056    instruction.  The core arc architecture provides a 'sync' instruction,
2057    while the nps instruction set extension provides 'sync.rd' and
2058    'sync.wr'.  The rd/wr flags are instruction flags, not part of the
2059    mnemonic, so we end up with two groups for the sync instruction, the
2060    first within the core arc instruction table, and the second within the
2061    nps extension instructions.  */
2062 const struct arc_opcode arc_opcodes[] =
2063 {
2064 #include "arc-tbl.h"
2065 #include "arc-nps400-tbl.h"
2066 #include "arc-ext-tbl.h"
2067
2068   { NULL, 0, 0, 0, 0, 0, { 0 }, { 0 } }
2069 };
2070
2071 /* List with special cases instructions and the applicable flags.  */
2072 const struct arc_flag_special arc_flag_special_cases[] =
2073 {
2074   { "b", { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL, F_NOTZERO, F_POZITIVE,
2075            F_PL, F_NEGATIVE, F_MINUS, F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
2076            F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW, F_NOTOVERFLOW,
2077            F_OVERFLOWCLR, F_GT, F_GE, F_LT, F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
2078   { "bl", { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL, F_NOTZERO, F_POZITIVE,
2079             F_PL, F_NEGATIVE, F_MINUS, F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
2080             F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW, F_NOTOVERFLOW,
2081             F_OVERFLOWCLR, F_GT, F_GE, F_LT, F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
2082   { "br", { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL, F_NOTZERO, F_POZITIVE,
2083             F_PL, F_NEGATIVE, F_MINUS, F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
2084             F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW, F_NOTOVERFLOW,
2085             F_OVERFLOWCLR, F_GT, F_GE, F_LT, F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
2086   { "j", { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL, F_NOTZERO, F_POZITIVE,
2087            F_PL, F_NEGATIVE, F_MINUS, F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
2088            F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW, F_NOTOVERFLOW,
2089            F_OVERFLOWCLR, F_GT, F_GE, F_LT, F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
2090   { "jl", { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL, F_NOTZERO, F_POZITIVE,
2091             F_PL, F_NEGATIVE, F_MINUS, F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
2092             F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW, F_NOTOVERFLOW,
2093             F_OVERFLOWCLR, F_GT, F_GE, F_LT, F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
2094   { "lp", { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL, F_NOTZERO, F_POZITIVE,
2095             F_PL, F_NEGATIVE, F_MINUS, F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
2096             F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW, F_NOTOVERFLOW,
2097             F_OVERFLOWCLR, F_GT, F_GE, F_LT, F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
2098   { "set", { F_ALWAYS, F_RA, F_EQUAL, F_ZERO, F_NOTEQUAL, F_NOTZERO, F_POZITIVE,
2099              F_PL, F_NEGATIVE, F_MINUS, F_CARRY, F_CARRYSET, F_LOWER, F_CARRYCLR,
2100              F_NOTCARRY, F_HIGHER, F_OVERFLOWSET, F_OVERFLOW, F_NOTOVERFLOW,
2101              F_OVERFLOWCLR, F_GT, F_GE, F_LT, F_LE, F_HI, F_LS, F_PNZ, F_NULL } },
2102   { "ld", { F_SIZEB17, F_SIZEW17, F_H17, F_NULL } },
2103   { "st", { F_SIZEB1, F_SIZEW1, F_H1, F_NULL } }
2104 };
2105
2106 const unsigned arc_num_flag_special = ARRAY_SIZE (arc_flag_special_cases);
2107
2108 /* Relocations.  */
2109 const struct arc_reloc_equiv_tab arc_reloc_equiv[] =
2110 {
2111   { "sda", "ld", { F_ASFAKE, F_H1, F_NULL },
2112     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST1 },
2113   { "sda", "st", { F_ASFAKE, F_H1, F_NULL },
2114     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST1 },
2115   { "sda", "ld", { F_ASFAKE, F_SIZEW7, F_NULL },
2116     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST1 },
2117   { "sda", "st", { F_ASFAKE, F_SIZEW7, F_NULL },
2118     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST1 },
2119
2120   /* Next two entries will cover the undefined behavior ldb/stb with
2121      address scaling.  */
2122   { "sda", "ld", { F_ASFAKE, F_SIZEB7, F_NULL },
2123     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST },
2124   { "sda", "st", { F_ASFAKE, F_SIZEB7, F_NULL },
2125     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST},
2126
2127   { "sda", "ld", { F_ASFAKE, F_NULL },
2128     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST2 },
2129   { "sda", "st", { F_ASFAKE, F_NULL },
2130     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST2},
2131   { "sda", "ldd", { F_ASFAKE, F_NULL },
2132     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST2 },
2133   { "sda", "std", { F_ASFAKE, F_NULL },
2134     BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST2},
2135
2136   /* Short instructions.  */
2137   { "sda", 0, { F_NULL }, BFD_RELOC_ARC_SDA16_LD, BFD_RELOC_ARC_SDA16_LD },
2138   { "sda", 0, { F_NULL }, -SIMM10_A16_7_Sbis, BFD_RELOC_ARC_SDA16_LD1 },
2139   { "sda", 0, { F_NULL }, BFD_RELOC_ARC_SDA16_LD2, BFD_RELOC_ARC_SDA16_LD2 },
2140   { "sda", 0, { F_NULL }, BFD_RELOC_ARC_SDA16_ST2, BFD_RELOC_ARC_SDA16_ST2 },
2141
2142   { "sda", 0, { F_NULL }, BFD_RELOC_ARC_32_ME, BFD_RELOC_ARC_SDA32_ME },
2143   { "sda", 0, { F_NULL }, BFD_RELOC_ARC_SDA_LDST, BFD_RELOC_ARC_SDA_LDST },
2144
2145   { "plt", 0, { F_NULL }, BFD_RELOC_ARC_S25H_PCREL,
2146     BFD_RELOC_ARC_S25H_PCREL_PLT },
2147   { "plt", 0, { F_NULL }, BFD_RELOC_ARC_S21H_PCREL,
2148     BFD_RELOC_ARC_S21H_PCREL_PLT },
2149   { "plt", 0, { F_NULL }, BFD_RELOC_ARC_S25W_PCREL,
2150     BFD_RELOC_ARC_S25W_PCREL_PLT },
2151   { "plt", 0, { F_NULL }, BFD_RELOC_ARC_S21W_PCREL,
2152     BFD_RELOC_ARC_S21W_PCREL_PLT },
2153
2154   { "plt", 0, { F_NULL }, BFD_RELOC_ARC_32_ME, BFD_RELOC_ARC_PLT32 }
2155 };
2156
2157 const unsigned arc_num_equiv_tab = ARRAY_SIZE (arc_reloc_equiv);
2158
2159 const struct arc_pseudo_insn arc_pseudo_insns[] =
2160 {
2161   { "push", "st", ".aw", 5, { { RC, 0, 0, 0 }, { BRAKET, 1, 0, 1 },
2162                               { RB, 1, 28, 2 }, { SIMM9_8, 1, -4, 3 },
2163                               { BRAKETdup, 1, 0, 4} } },
2164   { "pop", "ld", ".ab", 5, { { RA, 0, 0, 0 }, { BRAKET, 1, 0, 1 },
2165                              { RB, 1, 28, 2 }, { SIMM9_8, 1, 4, 3 },
2166                              { BRAKETdup, 1, 0, 4} } },
2167
2168   { "brgt", "brlt", NULL, 3, { { RB, 0, 0, 1 }, { RC, 0, 0, 0 },
2169                                { SIMM9_A16_8, 0, 0, 2 } } },
2170   { "brgt", "brge", NULL, 3, { { RB, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2171                                { SIMM9_A16_8, 0, 0, 2 } } },
2172   { "brgt", "brlt", NULL, 3, { { RB, 0, 0, 1 }, { LIMM, 0, 0, 0 },
2173                                { SIMM9_A16_8, 0, 0, 2 } } },
2174   { "brgt", "brlt", NULL, 3, { { LIMM, 0, 0, 1 }, { RC, 0, 0, 0 },
2175                                { SIMM9_A16_8, 0, 0, 2 } } },
2176   { "brgt", "brge", NULL, 3, { { LIMM, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2177                                { SIMM9_A16_8, 0, 0, 2 } } },
2178
2179   { "brhi", "brlo", NULL, 3, { { RB, 0, 0, 1 }, { RC, 0, 0, 0 },
2180                                { SIMM9_A16_8, 0, 0, 2 } } },
2181   { "brhi", "brhs", NULL, 3, { { RB, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2182                                { SIMM9_A16_8, 0, 0, 2 } } },
2183   { "brhi", "brlo", NULL, 3, { { RB, 0, 0, 1 }, { LIMM, 0, 0, 0 },
2184                                { SIMM9_A16_8, 0, 0, 2 } } },
2185   { "brhi", "brlo", NULL, 3, { { LIMM, 0, 0, 1 }, { RC, 0, 0, 0 },
2186                                { SIMM9_A16_8, 0, 0, 2 } } },
2187   { "brhi", "brhs", NULL, 3, { { LIMM, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2188                                { SIMM9_A16_8, 0, 0, 2 } } },
2189
2190   { "brle", "brge", NULL, 3, { { RB, 0, 0, 1 }, { RC, 0, 0, 0 },
2191                                { SIMM9_A16_8, 0, 0, 2 } } },
2192   { "brle", "brlt", NULL, 3, { { RB, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2193                                { SIMM9_A16_8, 0, 0, 2 } } },
2194   { "brle", "brge", NULL, 3, { { RB, 0, 0, 1 }, { LIMM, 0, 0, 0 },
2195                                { SIMM9_A16_8, 0, 0, 2 } } },
2196   { "brle", "brge", NULL, 3, { { LIMM, 0, 0, 1 }, { RC, 0, 0, 0 },
2197                                { SIMM9_A16_8, 0, 0, 2 } } },
2198   { "brle", "brlt", NULL, 3, { { LIMM, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2199                                { SIMM9_A16_8, 0, 0, 2 } } },
2200
2201   { "brls", "brhs", NULL, 3, { { RB, 0, 0, 1 }, { RC, 0, 0, 0 },
2202                                { SIMM9_A16_8, 0, 0, 2 } } },
2203   { "brls", "brlo", NULL, 3, { { RB, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2204                                { SIMM9_A16_8, 0, 0, 2 } } },
2205   { "brls", "brhs", NULL, 3, { { RB, 0, 0, 1 }, { LIMM, 0, 0, 0 },
2206                                { SIMM9_A16_8, 0, 0, 2 } } },
2207   { "brls", "brhs", NULL, 3, { { LIMM, 0, 0, 1 }, { RC, 0, 0, 0 },
2208                                { SIMM9_A16_8, 0, 0, 2 } } },
2209   { "brls", "brlo", NULL, 3, { { LIMM, 0, 0, 0 }, { UIMM6_8, 0, 1, 1 },
2210                                { SIMM9_A16_8, 0, 0, 2 } } },
2211 };
2212
2213 const unsigned arc_num_pseudo_insn =
2214   sizeof (arc_pseudo_insns) / sizeof (*arc_pseudo_insns);
2215
2216 const struct arc_aux_reg arc_aux_regs[] =
2217 {
2218 #undef DEF
2219 #define DEF(ADDR, CPU, SUBCLASS, NAME)          \
2220   { ADDR, CPU, SUBCLASS, #NAME, sizeof (#NAME)-1 },
2221
2222 #include "arc-regs.h"
2223
2224 #undef DEF
2225 };
2226
2227 const unsigned arc_num_aux_regs = ARRAY_SIZE (arc_aux_regs);
2228
2229 /* NOTE: The order of this array MUST be consistent with 'enum
2230    arc_rlx_types' located in tc-arc.h!  */
2231 const struct arc_opcode arc_relax_opcodes[] =
2232 {
2233   { NULL, 0x0, 0x0, 0x0, ARITH, NONE, { UNUSED }, { 0 } },
2234
2235   /* bl_s s13 11111sssssssssss.  */
2236   { "bl_s", 0x0000F800, 0x0000F800, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2237     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, BRANCH, NONE,
2238     { SIMM13_A32_5_S }, { 0 }},
2239
2240   /* bl<.d> s25 00001sssssssss10SSSSSSSSSSNRtttt.  */
2241   { "bl", 0x08020000, 0xF8030000, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2242     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, BRANCH, NONE,
2243     { SIMM25_A32_5 }, { C_D }},
2244
2245   /* b_s s10 1111000sssssssss.  */
2246   { "b_s", 0x0000F000, 0x0000FE00, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2247     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, BRANCH, NONE,
2248     { SIMM10_A16_7_S }, { 0 }},
2249
2250   /* b<.d> s25 00000ssssssssss1SSSSSSSSSSNRtttt.  */
2251   { "b", 0x00010000, 0xF8010000, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2252     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, BRANCH, NONE,
2253     { SIMM25_A16_5 }, { C_D }},
2254
2255   /* add_s c,b,u3 01101bbbccc00uuu.  Wants UIMM3_13_S_PCREL.  */
2256   { "add_s", 0x00006800, 0x0000F818, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2257     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2258     { RC_S, RB_S, UIMM3_13_S }, { 0 }},
2259
2260   /* add<.f> a,b,u6 00100bbb01000000FBBBuuuuuuAAAAAA.  Wants
2261      UIMM6_20_PCREL.  */
2262   { "add", 0x20400000, 0xF8FF0000, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2263     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2264     { RA, RB, UIMM6_20 }, { C_F }},
2265
2266   /* add<.f> a,b,limm 00100bbb00000000FBBB111110AAAAAA.  */
2267   { "add", 0x20000F80, 0xF8FF0FC0, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2268     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2269     { RA, RB, LIMM }, { C_F }},
2270
2271   /* ld_s c,b,u7 10000bbbcccuuuuu.  Wants UIMM7_A32_11_S_PCREL.  */
2272   { "ld_s", 0x00008000, 0x0000F800, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2273     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2274     { RC_S, BRAKET, RB_S, UIMM7_A32_11_S, BRAKETdup }, { 0 }},
2275
2276   /* ld<.di><.aa><.x><zz> a,b,s9
2277      00010bbbssssssssSBBBDaaZZXAAAAAA.  Wants SIMM9_8_PCREL.  */
2278   { "ld", 0x10000000, 0xF8000000, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2279     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2280     { RA, BRAKET, RB, SIMM9_8, BRAKETdup },
2281     { C_ZZ23, C_DI20, C_AA21, C_X25 }},
2282
2283   /* ld<.di><.aa><.x><zz> a,b,limm 00100bbbaa110ZZXDBBB111110AAAAAA.  */
2284   { "ld", 0x20300F80, 0xF8380FC0, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2285     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2286     { RA, BRAKET, RB, LIMM, BRAKETdup },
2287     { C_ZZ13, C_DI16, C_AA8, C_X15 }},
2288
2289   /* mov_s b,u8 11011bbbuuuuuuuu.  Wants UIMM8_8_S_PCREL.  */
2290   { "mov_s", 0x0000D800, 0x0000F800, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2291     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2292     { RB_S, UIMM8_8_S }, { 0 }},
2293
2294   /* mov<.f> b,s12 00100bbb10001010FBBBssssssSSSSSS.  Wants
2295      SIMM12_20_PCREL.  */
2296   { "mov", 0x208A0000, 0xF8FF0000, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2297     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2298     { RB, SIMM12_20 }, { C_F }},
2299
2300   /* mov<.f> b,limm 00100bbb00001010FBBB111110RRRRRR.  */
2301   { "mov", 0x200A0F80, 0xF8FF0FC0, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2302     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2303     { RB, LIMM }, { C_F }},
2304
2305   /* sub_s c,b,u3 01101bbbccc01uuu.  UIMM3_13_S_PCREL.  */
2306   { "sub_s", 0x00006808, 0x0000F818, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2307     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2308     { RC_S, RB_S, UIMM3_13_S }, { 0 }},
2309
2310   /* sub<.f> a,b,u6 00100bbb01000010FBBBuuuuuuAAAAAA.
2311      UIMM6_20_PCREL.  */
2312   { "sub", 0x20420000, 0xF8FF0000, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2313     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2314     { RA, RB, UIMM6_20 }, { C_F }},
2315
2316   /* sub<.f> a,b,limm 00100bbb00000010FBBB111110AAAAAA.  */
2317   { "sub", 0x20020F80, 0xF8FF0FC0, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2318     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2319     { RA, RB, LIMM }, { C_F }},
2320
2321   /* mpy<.f> a,b,u6 00100bbb01011010FBBBuuuuuuAAAAAA.
2322      UIMM6_20_PCREL.  */
2323   { "mpy", 0x205A0000, 0xF8FF0000, ARC_OPCODE_ARC700 | ARC_OPCODE_ARCv2EM
2324     | ARC_OPCODE_ARCv2HS, ARITH, MPY6E, { RA, RB, UIMM6_20 }, { C_F }},
2325
2326   /* mpy<.f> a,b,limm 00100bbb00011010FBBB111110AAAAAA.  */
2327   { "mpy", 0x201A0F80, 0xF8FF0FC0, ARC_OPCODE_ARC700 | ARC_OPCODE_ARCv2EM
2328     | ARC_OPCODE_ARCv2HS, ARITH, MPY6E, { RA, RB, LIMM }, { C_F }},
2329
2330   /* mov<.f><.cc> b,u6 00100bbb11001010FBBBuuuuuu1QQQQQ.
2331      UIMM6_20_PCREL.  */
2332   { "mov", 0x20CA0020, 0xF8FF0020, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2333     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2334     { RB, UIMM6_20 }, { C_F, C_CC }},
2335
2336   /* mov<.f><.cc> b,limm 00100bbb11001010FBBB1111100QQQQQ.  */
2337   { "mov", 0x20CA0F80, 0xF8FF0FE0, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2338     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MEMORY, NONE,
2339     { RB, LIMM }, { C_F, C_CC }},
2340
2341   /* add<.f><.cc> b,b,u6 00100bbb11000000FBBBuuuuuu1QQQQQ.
2342      UIMM6_20_PCREL.  */
2343   { "add", 0x20C00020, 0xF8FF0020, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2344     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2345     { RB, RBdup, UIMM6_20 }, { C_F, C_CC }},
2346
2347   /* add<.f><.cc> b,b,limm 00100bbb11000000FBBB1111100QQQQQ.  */
2348   { "add", 0x20C00F80, 0xF8FF0FE0, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700
2349     | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE,
2350     { RB, RBdup, LIMM }, { C_F, C_CC }}
2351 };
2352
2353 const unsigned arc_num_relax_opcodes = ARRAY_SIZE (arc_relax_opcodes);
2354
2355 /* The following instructions are all either 48 or 64 bits long, and
2356    require special handling in the assembler and disassembler.
2357
2358    The first part of each ARC_LONG_OPCODE is the base ARC_OPCODE, this is
2359    either the 16 or 32 bit base instruction, and its opcode list will
2360    always end in a LIMM.
2361
2362    The rest of the ARC_LONG_OPCODE describes how to build the LIMM from the
2363    instruction operands.  There are therefore two lists of operands for
2364    each ARC_LONG_OPCODE, the second list contains operands that are merged
2365    into the limm template, in the same way that a standard 32-bit
2366    instruction is built.  This generated limm is then added to the list of
2367    tokens that is passed to the standard instruction encoder, along with
2368    the first list of operands (from the base arc_opcode).
2369
2370    The first list of operands then, describes how to build the base
2371    instruction, and includes the 32-bit limm that was previously generated
2372    as the last operand.
2373
2374    In most cases operands are either encoded into the base instruction or
2375    into the limm.  When this happens the operand slot will be filled with
2376    an operand identifier in one list, and will be IGNORED in the other
2377    list, this special operand value causes the operand to be ignored,
2378    without being encoded at this point.
2379
2380    However, in some cases, an operand is split between the base instruction
2381    and the 32-bit limm, in this case the operand slot will be filled in
2382    both operand lists (see mov4b for one example of this).   */
2383 const struct arc_long_opcode arc_long_opcodes[] =
2384   {
2385     /* mrgb - (48 bit instruction).  */
2386     { { "mrgb", 0x5803, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC1_3B_SHORT, NPS_R_SRC2_3B_SHORT, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { 0 }},
2387       0x00000000, 0x80000000, { IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_SRC_POS1, NPS_BITOP_SIZE1, NPS_BITOP_DST_POS2, NPS_BITOP_SRC_POS2, NPS_BITOP_SIZE2 }},
2388
2389     /* mrgb.cl - (48 bit instruction).  */
2390     { { "mrgb", 0x5803, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC1_3B_SHORT, NPS_R_SRC2_3B_SHORT, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { C_NPS_CL }},
2391       0x80000000, 0x80000000, { IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_SRC_POS1, NPS_BITOP_SIZE1, NPS_BITOP_DST_POS2, NPS_BITOP_SRC_POS2, NPS_BITOP_SIZE2 }},
2392
2393     /* mov2b - (48 bit instruction).  */
2394     { { "mov2b", 0x5800, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC1_3B_SHORT, NPS_R_SRC2_3B_SHORT,  IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { 0 }},
2395       0x00000000, 0x80000000, { IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2 }},
2396
2397     /* mov2b.cl - (48 bit instruction).  */
2398     { { "mov2b", 0x5800, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC2_3B_SHORT,  IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { C_NPS_CL }},
2399       0x80000000, 0x80000000, { IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2 }},
2400
2401     /* ext4 - (48 bit instruction).  */
2402     { { "ext4b", 0x5801, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC1_3B_SHORT, NPS_R_SRC2_3B_SHORT,  IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { 0 }},
2403       0x00000000, 0x80000000, { IGNORED, IGNORED, IGNORED, NPS_BITOP_INS_EXT, NPS_BITOP_SRC_POS1, NPS_BITOP_SRC_POS2, NPS_BITOP_DST_POS1, NPS_BITOP_DST_POS2 }},
2404
2405     /* ext4.cl - (48 bit instruction).  */
2406     { { "ext4b", 0x5801, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC2_3B_SHORT,  IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { C_NPS_CL }},
2407       0x80000000, 0x80000000, { IGNORED, IGNORED, NPS_BITOP_INS_EXT, NPS_BITOP_SRC_POS1, NPS_BITOP_SRC_POS2, NPS_BITOP_DST_POS1, NPS_BITOP_DST_POS2 }},
2408
2409     /* ins4 - (48 bit instruction).  */
2410     { { "ins4b", 0x5802, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC1_3B_SHORT, NPS_R_SRC2_3B_SHORT,  IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { 0 }},
2411       0x00000000, 0x80000000, { IGNORED, IGNORED, IGNORED, NPS_BITOP_SRC_POS1, NPS_BITOP_SRC_POS2, NPS_BITOP_DST_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_INS_EXT }},
2412
2413     /* ins4.cl - (48 bit instruction).  */
2414     { { "ins4b", 0x5802, 0xf81f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B_SHORT, NPS_R_SRC2_3B_SHORT,  IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, LIMM }, { C_NPS_CL }},
2415       0x80000000, 0x80000000, { IGNORED, IGNORED, NPS_BITOP_SRC_POS1, NPS_BITOP_SRC_POS2, NPS_BITOP_DST_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_INS_EXT }},
2416
2417     /* mov3b - (64 bit instruction).  */
2418     { { "mov3b", 0x58100000, 0xf81f801f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B, NPS_R_SRC1_3B, NPS_R_SRC2_3B, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS3_POS4, IGNORED, IGNORED, LIMM }, { 0 }},
2419       0x80000000, 0x80000000, { IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2, IGNORED, NPS_BITOP_MOD3, NPS_BITOP_SRC_POS3 }},
2420
2421     /* mov4b - (64 bit instruction).  */
2422     { { "mov4b", 0x58100000, 0xf81f0000, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B, NPS_R_SRC1_3B, NPS_R_SRC2_3B, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS3, IGNORED, IGNORED, NPS_BITOP_DST_POS4, NPS_BITOP_MOD4_LSB, NPS_BITOP_SRC_POS4, LIMM }, { 0 }},
2423       0x00000000, 0x00000000, { IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2, IGNORED, NPS_BITOP_MOD3, NPS_BITOP_SRC_POS3, IGNORED, NPS_BITOP_MOD4_MSB, IGNORED}},
2424
2425     /* mov3bcl - (64 bit instruction).  */
2426     { { "mov3bcl", 0x58110000, 0xf81f801f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B, NPS_R_SRC2_3B, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS3_POS4, IGNORED, IGNORED, LIMM }, { 0 }},
2427       0x80000000, 0x80000000, { IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2, IGNORED, NPS_BITOP_MOD3, NPS_BITOP_SRC_POS3 }},
2428
2429     /* mov4bcl - (64 bit instruction).  */
2430     { { "mov4bcl", 0x58110000, 0xf81f0000, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B, NPS_R_SRC2_3B, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS3, IGNORED, IGNORED, NPS_BITOP_DST_POS4, NPS_BITOP_MOD4_LSB, NPS_BITOP_SRC_POS4, LIMM }, { 0 }},
2431       0x00000000, 0x00000000, { IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2, IGNORED, NPS_BITOP_MOD3, NPS_BITOP_SRC_POS3, IGNORED, NPS_BITOP_MOD4_MSB, IGNORED}},
2432
2433     /* mov3b.cl - (64 bit instruction).  */
2434     { { "mov3b", 0x58110000, 0xf81f801f, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B, NPS_R_SRC2_3B, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS3_POS4, IGNORED, IGNORED, LIMM }, { C_NPS_CL }},
2435       0x80000000, 0x80000000, { IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2, IGNORED, NPS_BITOP_MOD3, NPS_BITOP_SRC_POS3 }},
2436
2437     /* mov4b.cl - (64 bit instruction).  */
2438     { { "mov4b", 0x58110000, 0xf81f0000, ARC_OPCODE_NPS400, BITOP, NONE, { NPS_R_DST_3B, NPS_R_SRC2_3B, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, IGNORED, NPS_BITOP_DST_POS3, IGNORED, IGNORED, NPS_BITOP_DST_POS4, NPS_BITOP_MOD4_LSB, NPS_BITOP_SRC_POS4, LIMM }, { C_NPS_CL }},
2439       0x00000000, 0x00000000, { IGNORED, IGNORED, NPS_BITOP_DST_POS1, NPS_BITOP_MOD1, NPS_BITOP_SRC_POS1, NPS_BITOP_DST_POS2, NPS_BITOP_MOD2, NPS_BITOP_SRC_POS2, IGNORED, NPS_BITOP_MOD3, NPS_BITOP_SRC_POS3, IGNORED, NPS_BITOP_MOD4_MSB, IGNORED}},
2440 };
2441
2442 const unsigned arc_num_long_opcodes = ARRAY_SIZE (arc_long_opcodes);