opcodes/ChangeLog

   1 2013-03-11  Sebastian Huber <sebastian.huber@embedded-brains.de>
   2
   3         * nios2-opc.c (nios2_builtin_opcodes): Add entry for rdprs.
   4
   5 2013-03-11  Sebastian Huber <sebastian.huber@embedded-brains.de>
   6
   7         * nios2-opc.c (nios2_builtin_regs): Add sstatus alias for ba register.
   8
   9 2013-03-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
  10
  11         * arm-dis.c (arm_opcodes): Add entries for CRC instructions.
  12         (thumb32_opcodes): Likewise.
  13         (print_insn_thumb32): Handle 'S' control char.
  14
  15 2013-03-08  Yann Sionneau  <yann.sionneau@gmail.com>
  16
  17         * lm32-desc.c: Regenerate.
  18
  19 2013-03-01  H.J. Lu  <hongjiu.lu@intel.com>
  20
  21         * i386-reg.tbl (riz): Add RegRex64.
  22         * i386-tbl.h: Regenerated.
  23
  24 2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
  25
  26         * aarch64-tbl.h (QL_I3SAMEW, QL_I3WWX): New macros.
  27         (aarch64_feature_crc): New static.
  28         (CRC): New macro.
  29         (aarch64_opcode_table): Add entries for the crc32b, crc32h, crc32w,
  30         crc32x, crc32cb, crc32ch, crc32cw and crc32cx instructions.
  31         * aarch64-asm-2.c: Re-generate.
  32         * aarch64-dis-2.c: Ditto.
  33         * aarch64-opc-2.c: Ditto.
  34
  35 2013-02-27  Alan Modra  <amodra@gmail.com>
  36
  37         * rl78-decode.opc (rl78_decode_opcode): Fix typo.
  38         * rl78-decode.c: Regenerate.
  39
  40 2013-02-25  Kaushik Phatak  <Kaushik.Phatak@kpitcummins.com>
  41
  42         * rl78-decode.opc: Fix encoding of DIVWU insn.
  43         * rl78-decode.c: Regenerate.
  44
  45 2013-02-19  H.J. Lu  <hongjiu.lu@intel.com>
  46
  47         PR gas/15159
  48         * i386-dis.c (rm_table): Add clac and stac to RM_0F01_REG_1.
  49
  50         * i386-gen.c (cpu_flag_init): Add CPU_SMAP_FLAGS.
  51         (cpu_flags): Add CpuSMAP.
  52
  53         * i386-opc.h (CpuSMAP): New.
  54         (i386_cpu_flags): Add cpusmap.
  55
  56         * i386-opc.tbl: Add clac and stac.
  57
  58         * i386-init.h: Regenerated.
  59         * i386-tbl.h: Likewise.
  60
  61 2013-02-15  Markos Chandras  <markos.chandras@imgtec.com>
  62
  63         * metag-dis.c: Initialize outf->bytes_per_chunk to 4
  64         which also makes the disassembler output be in little
  65         endian like it should be.
  66
  67 2013-02-14  Yufeng Zhang  <yufeng.zhang@arm.com>
  68
  69         * aarch64-opc.c (aarch64_prfops): Change unnamed operation 'name'
  70         fields to NULL.
  71         (aarch64_print_operand): Adjust the printing for AARCH64_OPND_PRFOP.
  72
  73 2013-02-13  Maciej W. Rozycki  <macro@codesourcery.com>
  74
  75         * mips-dis.c (is_compressed_mode_p): Only match symbols from the
  76         section disassembled.
  77
  78 2013-02-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
  79
  80         * arm-dis.c: Update strht pattern.
  81
  82 2013-02-09  Jürgen Urban  <JuergenUrban@gmx.de>
  83
  84         * mips-opc.c (mips_builtin_opcodes): Enable l.d and s.d macros for
  85         single-float.  Disable ll, lld, sc and scd for EE.  Disable the
  86         trunc.w.s macro for EE.
  87
  88 2013-02-06  Sandra Loosemore  <sandra@codesourcery.com>
  89             Andrew Jenner <andrew@codesourcery.com>
  90
  91         Based on patches from Altera Corporation.
  92
  93         * Makefile.am (TARGET_LIBOPCODES_CFILES): Add nios2-dis.c and
  94         nios2-opc.c.
  95         * Makefile.in: Regenerated.
  96         * configure.in: Add case for bfd_nios2_arch.
  97         * configure: Regenerated.
  98         * disassemble.c (ARCH_nios2): Define.
  99         (disassembler): Add case for bfd_arch_nios2.
 100         * nios2-dis.c: New file.
 101         * nios2-opc.c: New file.
 102
 103 2013-02-04  Alan Modra  <amodra@gmail.com>
 104
 105         * po/POTFILES.in: Regenerate.
 106         * rl78-decode.c: Regenerate.
 107         * rx-decode.c: Regenerate.
 108
 109 2013-01-30  Yufeng Zhang  <yufeng.zhang@arm.com>
 110
 111         * aarch64-tbl.h (aarch64_opcode_table): Flag sshll, sshll2, ushll and
 112         ushll2 with F_HAS_ALIAS.  Add entries for sxtl, sxtl2, uxtl and uxtl2.
 113         * aarch64-asm.c (convert_xtl_to_shll): New function.
 114         (convert_to_real): Handle OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2 by
 115         calling convert_xtl_to_shll.
 116         * aarch64-dis.c (convert_shll_to_xtl): New function.
 117         (convert_to_alias): Handle OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2 by
 118         calling convert_shll_to_xtl.
 119         * aarch64-gen.c: Update copyright year.
 120         * aarch64-asm-2.c: Re-generate.
 121         * aarch64-dis-2.c: Re-generate.
 122         * aarch64-opc-2.c: Re-generate.
 123
 124 2013-01-24  Nick Clifton  <nickc@redhat.com>
 125
 126         * v850-dis.c: Add support for e3v5 architecture.
 127         * v850-opc.c: Likewise.
 128
 129 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
 130
 131         * aarch64-asm.c (aarch64_ins_advsimd_imm_modified): Handle 8-bit MOVI.
 132         * aarch64-dis.c (aarch64_ext_advsimd_imm_modified): Likewise.
 133         * aarch64-opc.c (operand_general_constraint_met_p): For
 134         AARCH64_MOD_LSL, move the range check on the shift amount before the
 135         alignment check; change to call set_sft_amount_out_of_range_error
 136         instead of set_imm_out_of_range_error.
 137         * aarch64-tbl.h (QL_SIMD_IMM_B): Replace NIL with LSL.
 138         (aarch64_opcode_table): Remove the OP enumerator from the asimdimm
 139         8-bit MOVI entry; change the 2nd operand from SIMD_IMM to
 140         SIMD_IMM_SFT.
 141
 142 2013-01-16  H.J. Lu  <hongjiu.lu@intel.com>
 143
 144         * i386-gen.c (operand_type_init): Add OPERAND_TYPE_IMM32_64.
 145
 146         * i386-init.h: Regenerated.
 147         * i386-tbl.h: Likewise.
 148
 149 2013-01-15  Nick Clifton  <nickc@redhat.com>
 150
 151         * v850-dis.c (get_operand_value): Sign extend V850E_IMMEDIATE
 152         values.
 153         * v850-opc.c (IMM16LO): Add V850_OPERAND_SIGNED attribute.
 154
 155 2013-01-14  Will Newton <will.newton@imgtec.com>
 156
 157         * metag-dis.c (REG_WIDTH): Increase to 64.
 158
 159 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
 160
 161         * ppc-dis.c (ppc_opts): Add "power8", "pwr8" and "htm" entries.
 162         * ppc-opc.c (HTM_R, HTM_SI, XRTRB_MASK, XRTRARB_MASK, XRTLRARB_MASK,
 163         XRTARARB_MASK, XRTBFRARB_MASK, XRCL, POWER8, PPCHTM): New defines.
 164         (SH6): Update.
 165         <"tabort.", "tabortdc.", "tabortdci.", "tabortwc.",
 166         "tabortwci.", "tbegin.", "tcheck", "tend.", "trechkpt.",
 167         "treclaim.", "tsr.">: Add POWER8 HTM opcodes.
 168         <"tendall.", "tresume.", "tsuspend.">: Add POWER8 HTM extended opcodes.
 169
 170 2013-01-10  Will Newton <will.newton@imgtec.com>
 171
 172         * Makefile.am: Add Meta.
 173         * configure.in: Add Meta.
 174         * disassemble.c: Add Meta support.
 175         * metag-dis.c: New file.
 176         * Makefile.in: Regenerate.
 177         * configure: Regenerate.
 178
 179 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 180
 181         * cr16-dis.c (make_instruction): Rename to cr16_make_instruction.
 182         (match_opcode): Rename to cr16_match_opcode.
 183
 184 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
 185
 186         * mips-dis.c: Add names for CP0 registers of r5900.
 187         * mips-opc.c: Add M_SQ_AB and M_LQ_AB to support larger range for
 188         instructions sq and lq.
 189         Add support for MIPS r5900 CPU.
 190         Add support for 128 bit MMI (Multimedia Instructions).
 191         Add support for EE instructions (Emotion Engine).
 192         Disable unsupported floating point instructions (64 bit and
 193         undefined compare operations).
 194         Enable instructions of MIPS ISA IV which are supported by r5900.
 195         Disable 64 bit co processor instructions.
 196         Disable 64 bit multiplication and division instructions.
 197         Disable instructions for co-processor 2 and 3, because these are
 198         not supported (preparation for later VU0 support (Vector Unit)).
 199         Disable cvt.w.s because this behaves like trunc.w.s and the
 200         correct execution can't be ensured on r5900.
 201         Add trunc.w.s using the opcode encoding of cvt.w.s on r5900. This
 202         will confuse less developers and compilers.
 203
 204 2013-01-04  Yufeng Zhang  <yufeng.zhang@arm.com>
 205
 206         * aarch64-opc.c (aarch64_print_operand): Change to print
 207         AARCH64_OPND_IMM_MOV in hexadecimal in the instruction and in decimal
 208         in comment.
 209         * aarch64-tbl.h (aarch64_opcode_table): Remove the 'F_PSEUDO' flag
 210         from the opcode entries of OP_MOV_IMM_LOG, OP_MOV_IMM_WIDEN and
 211         OP_MOV_IMM_WIDE.
 212
 213 2013-01-04  Yufeng Zhang  <yufeng.zhang@arm.com>
 214
 215         * aarch64-opc.c (aarch64_prfops): Update to support PLIL1KEEP,
 216         PLIL1STRM, PLIL2KEEP, PLIL2STRM, PLIL3KEEP and PLIL3STRM.
 217
 218 2013-01-02  H.J. Lu  <hongjiu.lu@intel.com>
 219
 220         * i386-gen.c (process_copyright): Update copyright year to 2013.
 221
 222 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 223
 224         * cr16-dis.c (match_opcode,make_instruction): Remove static
 225         declaration.
 226         (dwordU,wordU): Moved typedefs to opcode/cr16.h
 227         (cr16_words,cr16_allWords,cr16_currInsn): Added prefix 'cr16_'.
 228
 229 For older changes see ChangeLog-2012
 230 \f
 231 Copyright (C) 2013 Free Software Foundation, Inc.
 232
 233 Copying and distribution of this file, with or without modification,
 234 are permitted in any medium without royalty provided the copyright
 235 notice and this notice are preserved.
 236
 237 Local Variables:
 238 mode: change-log
 239 left-margin: 8
 240 fill-column: 74
 241 version-control: never
 242 End: