opcodes/ChangeLog

   1 2017-04-25  Claudiu Zissulescu  <claziss@synopsys.com>
   2
   3         * arc-tbl.h: Reorder NOP entry to be before MOV instructions.
   4
   5 2017-04-25  Maciej W. Rozycki  <macro@imgtec.com>
   6
   7         * mips-dis.c (print_mips_disassembler_options): Add
   8         `no-aliases'.
   9
  10 2017-04-25  Maciej W. Rozycki  <macro@imgtec.com>
  11
  12         * mips16-opc.c (AL): New macro.
  13         (mips16_opcodes): Mark "nop", "la", "dla", and synthetic forms
  14         of "ld" and "lw" as aliases.
  15
  16 2017-04-24  Tamar Christina  <tamar.christina@arm.com>
  17
  18         * aarch64-opc.c (aarch64_logical_immediate_p): Update DEBUG_TRACE
  19         arguments.
  20
  21 2017-04-22  Alexander Fedotov  <alfedotov@gmail.com>
  22             Alan Modra  <amodra@gmail.com>
  23
  24         * ppc-opc.c (ELEV): Define.
  25         (vle_opcodes): Add se_rfgi and e_sc.
  26         (powerpc_opcodes): Enable lbdx, lhdx, lwdx, stbdx, sthdx, stwdx
  27         for E200Z4.
  28
  29 2017-04-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
  30
  31         * sparc-opc.c (sparc_opcodes): Mark RETT instructions as v6notv9.
  32
  33 2017-04-21  Nick Clifton  <nickc@redhat.com>
  34
  35         PR binutils/21380
  36         * aarch64-tbl.h (aarch64_opcode_table): Fix masks for LD1R, LD2R,
  37         LD3R and LD4R.
  38
  39 2017-04-13  Alan Modra  <amodra@gmail.com>
  40
  41         * epiphany-desc.c: Regenerate.
  42         * fr30-desc.c: Regenerate.
  43         * frv-desc.c: Regenerate.
  44         * ip2k-desc.c: Regenerate.
  45         * iq2000-desc.c: Regenerate.
  46         * lm32-desc.c: Regenerate.
  47         * m32c-desc.c: Regenerate.
  48         * m32r-desc.c: Regenerate.
  49         * mep-desc.c: Regenerate.
  50         * mt-desc.c: Regenerate.
  51         * or1k-desc.c: Regenerate.
  52         * xc16x-desc.c: Regenerate.
  53         * xstormy16-desc.c: Regenerate.
  54
  55 2017-04-11  Alan Modra  <amodra@gmail.com>
  56
  57         * ppc-dis.c (ppc_opts): Remove PPC_OPCODE_ALTIVEC2,
  58         PPC_OPCODE_VSX3, PPC_OPCODE_HTM and "htm".  Formatting.  Set
  59         PPC_OPCODE_TMR for e6500.
  60         * ppc-opc.c (PPCVEC2): Define as PPC_OPCODE_POWER8|PPC_OPCODE_E6500.
  61         (PPCVEC3): Define as PPC_OPCODE_POWER9.
  62         (PPCVSX2): Define as PPC_OPCODE_POWER8.
  63         (PPCVSX3): Define as PPC_OPCODE_POWER9.
  64         (PPCHTM): Define as PPC_OPCODE_POWER8.
  65         (powerpc_opcodes <mftmr, mttmr>): Remove now unnecessary E6500.
  66
  67 2017-04-10  Alan Modra  <amodra@gmail.com>
  68
  69         * ppc-dis.c (ppc_opts <476>): Remove PPC_OPCODE_440.
  70         * ppc-opc.c (MULHW): Add PPC_OPCODE_476.
  71         (powerpc_opcodes): Adjust PPC440, PPC464 and PPC476 insns to suit
  72         removal of PPC_OPCODE_440 from ppc476 cpu selection bits.
  73
  74 2017-04-09  Pip Cet  <pipcet@gmail.com>
  75
  76         * wasm32-dis.c (print_insn_wasm32): Avoid DECIMAL_DIG, specify
  77         appropriate floating-point precision directly.
  78
  79 2017-04-07  Alan Modra  <amodra@gmail.com>
  80
  81         * ppc-opc.c (powerpc_opcodes <mviwsplt, mvidsplt, lvexbx, lvepxl,
  82         lvexhx, lvepx, lvexwx, stvexbx, stvexhx, stvexwx, lvtrx, lvtlx,
  83         lvswx, stvfrx, stvflx, stvswx, lvsm, stvepxl, lvtrxl, stvepx,
  84         lvtlxl, lvswxl, stvfrxl, stvflxl, stvswxl>): Enable E6500 only
  85         vector instructions with E6500 not PPCVEC2.
  86
  87 2017-04-06  Pip Cet  <pipcet@gmail.com>
  88
  89         * Makefile.am: Add wasm32-dis.c.
  90         * configure.ac: Add wasm32-dis.c to wasm32 target.
  91         * disassemble.c: Add wasm32 disassembler code.
  92         * wasm32-dis.c: New file.
  93         * Makefile.in: Regenerate.
  94         * configure: Regenerate.
  95         * po/POTFILES.in: Regenerate.
  96         * po/opcodes.pot: Regenerate.
  97
  98 2017-04-05  Pedro Alves  <palves@redhat.com>
  99
 100         * arc-dis.c (parse_option, parse_disassembler_options): Constify.
 101         * arm-dis.c (parse_arm_disassembler_options): Constify.
 102         * ppc-dis.c (powerpc_init_dialect): Constify local.
 103         * vax-dis.c (parse_disassembler_options): Constify.
 104
 105 2017-04-03  Palmer Dabbelt  <palmer@dabbelt.com>
 106
 107         * riscv-dis.c (riscv_disassemble_insn): Change "_gp" to
 108         RISCV_GP_SYMBOL.
 109
 110 2017-03-30  Pip Cet  <pipcet@gmail.com>
 111
 112         * configure.ac: Add (empty) bfd_wasm32_arch target.
 113         * configure: Regenerate
 114         * po/opcodes.pot: Regenerate.
 115
 116 2017-03-29  Sheldon Lobo  <sheldon.lobo@oracle.com>
 117
 118         Add support for missing SPARC ASIs from UA2005, UA2007, OSA2011, &
 119         OSA2015.
 120         * opcodes/sparc-opc.c (asi_table): New ASIs.
 121
 122 2017-03-29  Alan Modra  <amodra@gmail.com>
 123
 124         * ppc-dis.c (ppc_opts): Set PPC_OPCODE_PPC for "any" flags.  Add
 125         "raw" option.
 126         (lookup_powerpc): Don't special case -1 dialect.  Handle
 127         PPC_OPCODE_RAW.
 128         (print_insn_powerpc): Mask out PPC_OPCODE_ANY on first
 129         lookup_powerpc call, pass it on second.
 130
 131 2017-03-27  Alan Modra  <amodra@gmail.com>
 132
 133         PR 21303
 134         * ppc-dis.c (struct ppc_mopt): Comment.
 135         (ppc_opts <e200z4>): Move PPC_OPCODE_VLE from .sticky to .cpu.
 136
 137 2017-03-27  Rinat Zelig  <rinat@mellanox.com>
 138
 139         * arc-nps400-tbl.h: Add Ultra Ip and Miscellaneous instructions format.
 140         * arc-opc.c: Add defines. e.g. F_NJ, F_NM , F_NO_T, F_NPS_SR,
 141         F_NPS_M, F_NPS_CORE, F_NPS_ALL.
 142         (insert_nps_misc_imm_offset): New function.
 143         (extract_nps_misc imm_offset): New function.
 144         (arc_num_flag_operands): Add F_NJ, F_NM, F_NO_T.
 145         (arc_flag_special_cases): Add F_NJ, F_NM, F_NO_T.
 146
 147 2017-03-21  Andreas Krebbel  <krebbel@linux.vnet.ibm.com>
 148
 149         * s390-mkopc.c (main): Remove vx2 check.
 150         * s390-opc.txt: Remove vx2 instruction flags.
 151
 152 2017-03-21  Rinat Zelig  <rinat@mellanox.com>
 153
 154         * arc-nps400-tbl.h: Add cp32/cp16 instructions format.
 155         * arc-opc.c: Add F_NPS_NA, NPS_DMA_IMM_ENTRY, NPS_DMA_IMM_OFFSET.
 156         (insert_nps_imm_offset): New function.
 157         (extract_nps_imm_offset): New function.
 158         (insert_nps_imm_entry): New function.
 159         (extract_nps_imm_entry): New function.
 160
 161 2017-03-17  Alan Modra  <amodra@gmail.com>
 162
 163         PR 21248
 164         * ppc-opc.c (powerpc_opcodes): Enable mfivor32, mfivor33,
 165         mtivor32, and mtivor33 for e6500.  Move mfibatl and mfibatu after
 166         those spr mnemonics they alias.  Similarly for mtibatl, mtibatu.
 167
 168 2017-03-14  Kito Cheng  <kito.cheng@gmail.com>
 169
 170         * riscv-opc.c (riscv_opcodes> <c.li>: Use the 'o' immediate encoding.
 171         <c.andi>: Likewise.
 172         <c.addiw> Likewise.
 173
 174 2017-03-14  Kito Cheng  <kito.cheng@gmail.com>
 175
 176         * riscv-opc.c (riscv_opcodes) <c.addi>: Use match_opcode.
 177
 178 2017-03-13  Andrew Waterman  <andrew@sifive.com>
 179
 180         * riscv-opc.c (riscv_opcodes) <srli/C>: Use match_opcode.
 181         <srl> Likewise.
 182         <srai> Likewise.
 183         <sra> Likewise.
 184
 185 2017-03-09  H.J. Lu  <hongjiu.lu@intel.com>
 186
 187         * i386-gen.c (opcode_modifiers): Replace S with Load.
 188         * i386-opc.h (S): Removed.
 189         (Load): New.
 190         (i386_opcode_modifier): Replace s with load.
 191         * i386-opc.tbl: Add {disp8}, {disp32}, {swap}, {vex2}, {vex3}
 192         and {evex}.  Replace S with Load.
 193         * i386-tbl.h: Regenerated.
 194
 195 2017-03-09  H.J. Lu  <hongjiu.lu@intel.com>
 196
 197         * i386-opc.tbl: Use CpuCET on rdsspq.
 198         * i386-tbl.h: Regenerated.
 199
 200 2017-03-08  Peter Bergner  <bergner@vnet.ibm.com>
 201
 202         * ppc-dis.c (ppc_opts) <altivec>: Do not use PPC_OPCODE_ALTIVEC2;
 203         <vsx>: Do not use PPC_OPCODE_VSX3;
 204
 205 2017-03-08  Peter Bergner  <bergner@vnet.ibm.com>
 206
 207         * ppc-opc.c (powerpc_opcodes) <lnia>: New extended mnemonic.
 208
 209 2017-03-06  H.J. Lu  <hongjiu.lu@intel.com>
 210
 211         * i386-dis.c (REG_0F1E_MOD_3): New enum.
 212         (MOD_0F1E_PREFIX_1): Likewise.
 213         (MOD_0F38F5_PREFIX_2): Likewise.
 214         (MOD_0F38F6_PREFIX_0): Likewise.
 215         (RM_0F1E_MOD_3_REG_7): Likewise.
 216         (PREFIX_MOD_0_0F01_REG_5): Likewise.
 217         (PREFIX_MOD_3_0F01_REG_5_RM_1): Likewise.
 218         (PREFIX_MOD_3_0F01_REG_5_RM_2): Likewise.
 219         (PREFIX_0F1E): Likewise.
 220         (PREFIX_MOD_0_0FAE_REG_5): Likewise.
 221         (PREFIX_0F38F5): Likewise.
 222         (dis386_twobyte): Use PREFIX_0F1E.
 223         (reg_table): Add REG_0F1E_MOD_3.
 224         (prefix_table): Add PREFIX_MOD_0_0F01_REG_5,
 225         PREFIX_MOD_3_0F01_REG_5_RM_1, PREFIX_MOD_3_0F01_REG_5_RM_2,
 226         PREFIX_0F1E, PREFIX_MOD_0_0FAE_REG_5 and PREFIX_0F38F5.  Update
 227         PREFIX_0FAE_REG_6 and PREFIX_0F38F6.
 228         (three_byte_table): Use PREFIX_0F38F5.
 229         (mod_table): Use PREFIX_MOD_0_0F01_REG_5, PREFIX_MOD_0_0FAE_REG_5.
 230         Add MOD_0F1E_PREFIX_1, MOD_0F38F5_PREFIX_2, MOD_0F38F6_PREFIX_0.
 231         (rm_table): Add MOD_0F38F5_PREFIX_2, MOD_0F38F6_PREFIX_0,
 232         RM_0F1E_MOD_3_REG_7.  Use PREFIX_MOD_3_0F01_REG_5_RM_1 and
 233         PREFIX_MOD_3_0F01_REG_5_RM_2.
 234         * i386-gen.c (cpu_flag_init): Add CPU_CET_FLAGS.
 235         (cpu_flags): Add CpuCET.
 236         * i386-opc.h (CpuCET): New enum.
 237         (CpuUnused): Commented out.
 238         (i386_cpu_flags): Add cpucet.
 239         * i386-opc.tbl: Add Intel CET instructions.
 240         * i386-init.h: Regenerated.
 241         * i386-tbl.h: Likewise.
 242
 243 2017-03-06  Alan Modra  <amodra@gmail.com>
 244
 245         PR 21124
 246         * ppc-opc.c (extract_esync, extract_ls, extract_ral, extract_ram)
 247         (extract_raq, extract_ras, extract_rbx): New functions.
 248         (powerpc_operands): Use opposite corresponding insert function.
 249         (Q_MASK): Define.
 250         (powerpc_opcodes): Apply Q_MASK to all quad insns with even
 251         register restriction.
 252
 253 2017-02-28  Peter Bergner  <bergner@vnet.ibm.com>
 254
 255         * disassemble.c Include "safe-ctype.h".
 256         (disassemble_init_for_target): Handle s390 init.
 257         (remove_whitespace_and_extra_commas): New function.
 258         (disassembler_options_cmp): Likewise.
 259         * arm-dis.c: Include "libiberty.h".
 260         (NUM_ELEM): Delete.
 261         (regnames): Use long disassembler style names.
 262         Add force-thumb and no-force-thumb options.
 263         (NUM_ARM_REGNAMES): Rename from this...
 264         (NUM_ARM_OPTIONS): ...to this.  Use ARRAY_SIZE.
 265         (get_arm_regname_num_options): Delete.
 266         (set_arm_regname_option): Likewise.
 267         (get_arm_regnames): Likewise.
 268         (parse_disassembler_options): Likewise.
 269         (parse_arm_disassembler_option): Rename from this...
 270         (parse_arm_disassembler_options): ...to this.  Make static.
 271         Use new FOR_EACH_DISASSEMBLER_OPTION macro to scan over options.
 272         (print_insn): Use parse_arm_disassembler_options.
 273         (disassembler_options_arm): New function.
 274         (print_arm_disassembler_options): Handle updated regnames.
 275         * ppc-dis.c: Include "libiberty.h".
 276         (ppc_opts): Add "32" and "64" entries.
 277         (ppc_parse_cpu): Use ARRAY_SIZE and disassembler_options_cmp.
 278         (powerpc_init_dialect): Add break to switch statement.
 279         Use new FOR_EACH_DISASSEMBLER_OPTION macro.
 280         (disassembler_options_powerpc): New function.
 281         (print_ppc_disassembler_options): Use ARRAY_SIZE.
 282         Remove printing of "32" and "64".
 283         * s390-dis.c: Include "libiberty.h".
 284         (init_flag): Remove unneeded variable.
 285         (struct s390_options_t): New structure type.
 286         (options): New structure.
 287         (init_disasm): Rename from this...
 288         (disassemble_init_s390): ...to this.  Add initializations for
 289         current_arch_mask and option_use_insn_len_bits_p.  Remove init_flag.
 290         (print_insn_s390): Delete call to init_disasm.
 291         (disassembler_options_s390): New function.
 292         (print_s390_disassembler_options): Print using information from
 293         struct 'options'.
 294         * po/opcodes.pot: Regenerate.
 295
 296 2017-02-28  Jan Beulich  <jbeulich@suse.com>
 297
 298         * i386-dis.c (PCMPESTR_Fixup): New.
 299         (VEX_W_0F3A60_P_2, VEX_W_0F3A61_P_2): Delete.
 300         (prefix_table): Use PCMPESTR_Fixup.
 301         (vex_len_table): Make VPCMPESTR{I,M} entries leaf ones and use
 302         PCMPESTR_Fixup.
 303         (vex_w_table): Delete VPCMPESTR{I,M} entries.
 304         * i386-opc.tbl (pcmpestri, pcmpestrm, vpcmpestri, vpcmpestrm):
 305         Split 64-bit and non-64-bit variants.
 306         * opcodes/i386-tbl.h: Re-generate.
 307
 308 2017-02-24  Richard Sandiford  <richard.sandiford@arm.com>
 309
 310         * aarch64-tbl.h (OP_SVE_HMH, OP_SVE_VMU_HSD, OP_SVE_VMVU_HSD)
 311         (OP_SVE_VMVV_HSD, OP_SVE_VMVVU_HSD, OP_SVE_VM_HSD, OP_SVE_VUVV_HSD)
 312         (OP_SVE_VUV_HSD, OP_SVE_VU_HSD, OP_SVE_VVVU_H, OP_SVE_VVVU_S)
 313         (OP_SVE_VVVU_HSD, OP_SVE_VVV_D, OP_SVE_VVV_D_H, OP_SVE_VVV_H)
 314         (OP_SVE_VVV_HSD, OP_SVE_VVV_S, OP_SVE_VVV_S_B, OP_SVE_VVV_SD_BH)
 315         (OP_SVE_VV_BHSDQ, OP_SVE_VV_HSD, OP_SVE_VZVV_HSD, OP_SVE_VZV_HSD)
 316         (OP_SVE_V_HSD): New macros.
 317         (OP_SVE_VMU_SD, OP_SVE_VMVU_SD, OP_SVE_VM_SD, OP_SVE_VUVV_SD)
 318         (OP_SVE_VU_SD, OP_SVE_VVVU_SD, OP_SVE_VVV_SD, OP_SVE_VZVV_SD)
 319         (OP_SVE_VZV_SD, OP_SVE_V_SD): Delete.
 320         (aarch64_opcode_table): Add new SVE instructions.
 321         (aarch64_opcode_table): Use imm_rotate{1,2} instead of imm_rotate
 322         for rotation operands.  Add new SVE operands.
 323         * aarch64-asm.h (ins_sve_addr_ri_s4): New inserter.
 324         (ins_sve_quad_index): Likewise.
 325         (ins_imm_rotate): Split into...
 326         (ins_imm_rotate1, ins_imm_rotate2): ...these two inserters.
 327         * aarch64-asm.c (aarch64_ins_imm_rotate): Split into...
 328         (aarch64_ins_imm_rotate1, aarch64_ins_imm_rotate2): ...these two
 329         functions.
 330         (aarch64_ins_sve_addr_ri_s4): New function.
 331         (aarch64_ins_sve_quad_index): Likewise.
 332         (do_misc_encoding): Handle "MOV Zn.Q, Qm".
 333         * aarch64-asm-2.c: Regenerate.
 334         * aarch64-dis.h (ext_sve_addr_ri_s4): New extractor.
 335         (ext_sve_quad_index): Likewise.
 336         (ext_imm_rotate): Split into...
 337         (ext_imm_rotate1, ext_imm_rotate2): ...these two extractors.
 338         * aarch64-dis.c (aarch64_ext_imm_rotate): Split into...
 339         (aarch64_ext_imm_rotate1, aarch64_ext_imm_rotate2): ...these two
 340         functions.
 341         (aarch64_ext_sve_addr_ri_s4): New function.
 342         (aarch64_ext_sve_quad_index): Likewise.
 343         (aarch64_ext_sve_index): Allow quad indices.
 344         (do_misc_decoding): Likewise.
 345         * aarch64-dis-2.c: Regenerate.
 346         * aarch64-opc.h (FLD_SVE_i3h, FLD_SVE_rot1, FLD_SVE_rot2): New
 347         aarch64_field_kinds.
 348         (OPD_F_OD_MASK): Widen by one bit.
 349         (OPD_F_NO_ZR): Bump accordingly.
 350         (get_operand_field_width): New function.
 351         * aarch64-opc.c (fields): Add new SVE fields.
 352         (operand_general_constraint_met_p): Handle new SVE operands.
 353         (aarch64_print_operand): Likewise.
 354         * aarch64-opc-2.c: Regenerate.
 355
 356 2017-02-24  Richard Sandiford  <richard.sandiford@arm.com>
 357
 358         * aarch64-tbl.h (aarch64_feature_simd_v8_3): Replace with...
 359         (aarch64_feature_compnum): ...this.
 360         (SIMD_V8_3): Replace with...
 361         (COMPNUM): ...this.
 362         (CNUM_INSN): New macro.
 363         (aarch64_opcode_table): Use it for the complex number instructions.
 364
 365 2017-02-24  Jan Beulich  <jbeulich@suse.com>
 366
 367         * i386-dis.c (reg_table): REG_F6/1 and REG_F7/1 decode as TEST.
 368
 369 2017-02-23  Sheldon Lobo <sheldon.lobo@oracle.com>
 370
 371         Add support for associating SPARC ASIs with an architecture level.
 372         * include/opcode/sparc.h (sparc_asi): New sparc_asi struct.
 373         * opcodes/sparc-opc.c (asi_table): Updated asi_table and encoding/
 374         decoding of SPARC ASIs.
 375
 376 2017-02-23  Jan Beulich  <jbeulich@suse.com>
 377
 378         * i386-dis.c (get_valid_dis386): Don't special case VEX opcode
 379         82. For 3-byte VEX only special case opcode 77 in VEX_0F space.
 380
 381 2017-02-21  Jan Beulich  <jbeulich@suse.com>
 382
 383         * aarch64-asm.c (convert_bfc_to_bfm): Copy operand 0 to operand
 384         1 (instead of to itself). Correct typo.
 385
 386 2017-02-14  Andrew Waterman  <andrew@sifive.com>
 387
 388         * riscv-opc.c (riscv_opcodes): Add sfence.vma instruction and
 389         pseudoinstructions.
 390
 391 2017-02-15  Richard Sandiford  <richard.sandiford@arm.com>
 392
 393         * aarch64-opc.c (aarch64_sys_regs): Add SVE registers.
 394         (aarch64_sys_reg_supported_p): Handle them.
 395
 396 2017-02-15  Claudiu Zissulescu  <claziss@synopsys.com>
 397
 398         * arc-opc.c (UIMM6_20R): Define.
 399         (SIMM12_20): Use above.
 400         (SIMM12_20R): Define.
 401         (SIMM3_5_S): Use above.
 402         (UIMM7_A32_11R_S): Define.
 403         (UIMM7_9_S): Use above.
 404         (UIMM3_13R_S): Define.
 405         (SIMM11_A32_7_S): Use above.
 406         (SIMM9_8R): Define.
 407         (UIMM10_A32_8_S): Use above.
 408         (UIMM8_8R_S): Define.
 409         (W6): Use above.
 410         (arc_relax_opcodes): Use all above defines.
 411
 412 2017-02-15  Vineet Gupta <vgupta@synopsys.com>
 413
 414         * arc-regs.h: Distinguish some of the registers different on
 415         ARC700 and HS38 cpus.
 416
 417 2017-02-14  Alan Modra  <amodra@gmail.com>
 418
 419         PR 21118
 420         * ppc-opc.c (powerpc_operands): Flag SPR, SPRG and TBR entries
 421         with PPC_OPERAND_SPR.  Flag PSQ and PSQM with PPC_OPERAND_GQR.
 422
 423 2017-02-11  Stafford Horne  <shorne@gmail.com>
 424             Alan Modra  <amodra@gmail.com>
 425
 426         * cgen-opc.c (cgen_lookup_insn): Delete buf and base_insn temps.
 427         Use insn_bytes_value and insn_int_value directly instead.  Don't
 428         free allocated memory until function exit.
 429
 430 2017-02-10  Nicholas Piggin  <npiggin@gmail.com>
 431
 432         * ppc-opc.c (powerpc_opcodes) <scv, rfscv>: New mnemonics.
 433
 434 2017-02-03  Nick Clifton  <nickc@redhat.com>
 435
 436         PR 21096
 437         * aarch64-opc.c (print_register_list): Ensure that the register
 438         list index will fir into the tb buffer.
 439         (print_register_offset_address): Likewise.
 440         * tic6x-dis.c (print_insn_tic6x): Increase size of func_unit_buf.
 441
 442 2017-01-27  Alexis Deruell  <alexis.deruelle@gmail.com>
 443
 444         PR 21056
 445         * tic6x-dis.c (print_insn_tic6x): Correct displaying of parallel
 446         instructions when the previous fetch packet ends with a 32-bit
 447         instruction.
 448
 449 2017-01-24  Dimitar Dimitrov  <dimitar@dinux.eu>
 450
 451         * pru-opc.c: Remove vague reference to a future GDB port.
 452
 453 2017-01-20  Nick Clifton  <nickc@redhat.com>
 454
 455         * po/ga.po: Updated Irish translation.
 456
 457 2017-01-18  Szabolcs Nagy  <szabolcs.nagy@arm.com>
 458
 459         * arm-dis.c (coprocessor_opcodes): Fix vcmla mask and disassembly.
 460
 461 2017-01-13  Yao Qi  <yao.qi@linaro.org>
 462
 463         * m68k-dis.c (match_insn_m68k): Extend comments.  Return -1
 464         if FETCH_DATA returns 0.
 465         (m68k_scan_mask): Likewise.
 466         (print_insn_m68k): Update code to handle -1 return value.
 467
 468 2017-01-13  Yao Qi  <yao.qi@linaro.org>
 469
 470         * m68k-dis.c (enum print_insn_arg_error): New.
 471         (NEXTBYTE): Replace -3 with
 472         PRINT_INSN_ARG_MEMORY_ERROR.
 473         (NEXTULONG): Likewise.
 474         (NEXTSINGLE): Likewise.
 475         (NEXTDOUBLE): Likewise.
 476         (NEXTDOUBLE): Likewise.
 477         (NEXTPACKED): Likewise.
 478         (FETCH_ARG): Likewise.
 479         (FETCH_DATA): Update comments.
 480         (print_insn_arg): Update comments. Replace magic numbers with
 481         enum.
 482         (match_insn_m68k): Likewise.
 483
 484 2017-01-12  Igor Tsimbalist  <igor.v.tsimbalist@intel.com>
 485
 486         * i386-dis.c (enum): Add PREFIX_EVEX_0F3855, EVEX_W_0F3855_P_2.
 487         * i386-dis-evex.h (evex_table): Updated.
 488         * i386-gen.c (cpu_flag_init): Add CPU_AVX512_VPOPCNTDQ_FLAGS,
 489         CPU_ANY_AVX512_VPOPCNTDQ_FLAGS. Update CPU_ANY_AVX512F_FLAGS.
 490         (cpu_flags): Add CpuAVX512_VPOPCNTDQ.
 491         * i386-opc.h (enum): (AVX512_VPOPCNTDQ): New.
 492         (i386_cpu_flags): Add cpuavx512_vpopcntdq.
 493         * i386-opc.tbl: Add Intel AVX512_VPOPCNTDQ instructions.
 494         * i386-init.h: Regenerate.
 495         * i386-tbl.h: Ditto.
 496
 497 2017-01-12  Yao Qi  <yao.qi@linaro.org>
 498
 499         * msp430-dis.c (msp430_singleoperand): Return -1 if
 500         msp430dis_opcode_signed returns false.
 501         (msp430_doubleoperand): Likewise.
 502         (msp430_branchinstr): Return -1 if
 503         msp430dis_opcode_unsigned returns false.
 504         (msp430x_calla_instr): Likewise.
 505         (print_insn_msp430): Likewise.
 506
 507 2017-01-05  Nick Clifton  <nickc@redhat.com>
 508
 509         PR 20946
 510         * frv-desc.c (lookup_mach_via_bfd_name): Return NULL if the name
 511         could not be matched.
 512         (frv_cgen_cpu_open): Allow for lookup_mach_via_bfd_name returning
 513         NULL.
 514
 515 2017-01-04  Szabolcs Nagy  <szabolcs.nagy@arm.com>
 516
 517         * aarch64-tbl.h (RCPC, RCPC_INSN): Define.
 518         (aarch64_opcode_table): Use RCPC_INSN.
 519
 520 2017-01-03  Kito Cheng  <kito.cheng@gmail.com>
 521
 522         * riscv-opc.c (riscv-opcodes): Add support for the "q" ISA
 523         extension.
 524         * riscv-opcodes/all-opcodes: Likewise.
 525
 526 2017-01-03  Dilyan Palauzov  <dilyan.palauzov@aegee.org>
 527
 528         * riscv-dis.c (print_insn_args): Add fall through comment.
 529
 530 2017-01-03  Nick Clifton  <nickc@redhat.com>
 531
 532         * po/sr.po: New Serbian translation.
 533         * configure.ac (ALL_LINGUAS): Add sr.
 534         * configure: Regenerate.
 535
 536 2017-01-02  Alan Modra  <amodra@gmail.com>
 537
 538         * epiphany-desc.h: Regenerate.
 539         * epiphany-opc.h: Regenerate.
 540         * fr30-desc.h: Regenerate.
 541         * fr30-opc.h: Regenerate.
 542         * frv-desc.h: Regenerate.
 543         * frv-opc.h: Regenerate.
 544         * ip2k-desc.h: Regenerate.
 545         * ip2k-opc.h: Regenerate.
 546         * iq2000-desc.h: Regenerate.
 547         * iq2000-opc.h: Regenerate.
 548         * lm32-desc.h: Regenerate.
 549         * lm32-opc.h: Regenerate.
 550         * m32c-desc.h: Regenerate.
 551         * m32c-opc.h: Regenerate.
 552         * m32r-desc.h: Regenerate.
 553         * m32r-opc.h: Regenerate.
 554         * mep-desc.h: Regenerate.
 555         * mep-opc.h: Regenerate.
 556         * mt-desc.h: Regenerate.
 557         * mt-opc.h: Regenerate.
 558         * or1k-desc.h: Regenerate.
 559         * or1k-opc.h: Regenerate.
 560         * xc16x-desc.h: Regenerate.
 561         * xc16x-opc.h: Regenerate.
 562         * xstormy16-desc.h: Regenerate.
 563         * xstormy16-opc.h: Regenerate.
 564
 565 2017-01-02  Alan Modra  <amodra@gmail.com>
 566
 567         Update year range in copyright notice of all files.
 568
 569 For older changes see ChangeLog-2016
 570 \f
 571 Copyright (C) 2017 Free Software Foundation, Inc.
 572
 573 Copying and distribution of this file, with or without modification,
 574 are permitted in any medium without royalty provided the copyright
 575 notice and this notice are preserved.
 576
 577 Local Variables:
 578 mode: change-log
 579 left-margin: 8
 580 fill-column: 74
 581 version-control: never
 582 End: