opcodes/ChangeLog

   1 2011-10-18  Jie Zhang  <jie@codesourcery.com>
   2             Julian Brown  <julian@codesourcery.com>
   3
   4         * arm-dis.c (print_insn_arm): Explicitly specify rotation if needed.
   5
   6 2011-10-10  Nick Clifton  <nickc@redhat.com>
   7
   8         * po/es.po: Updated Spanish translation.
   9         * po/fi.po: Updated Finnish translation.
  10
  11 2011-09-28  Jan Beulich  <jbeulich@suse.com>
  12
  13         * ppc-opc.c (insert_nbi, insert_rbx, FRAp, FRBp, FRSp, FRTp, NBI, RAX,
  14         RBX): New.
  15         (insert_bo, insert_boe): Reject bcctr with bit 2 in bo unset.
  16         (powerpc_opcodes): Use RAX for second and RBXC for third operand of
  17         lswx. Use NBI for third operand of lswi. Use FRTp for first operand of
  18         lfdp and lfdpx. Use FRSp for first operand of stfdp and stfdpx, and
  19         mark them as invalid on POWER7. Use FRTp, FRAp, and FRBp repsectively
  20         on DFP quad instructions.
  21
  22 2011-09-27  David S. Miller  <davem@davemloft.net>
  23
  24         * sparc-opc.c (sparc_opcodes): Fix random instruction to write
  25         to a float instead of an integer register.
  26
  27 2011-09-26  David S. Miller  <davem@davemloft.net>
  28
  29         * sparc-opc.c (sparc_opcodes): Add integer multiply-add
  30         instructions.
  31
  32 2011-09-21  David S. Miller  <davem@davemloft.net>
  33
  34         * sparc-opc.c (sparc_opcodes): Annotate table with HWCAP flag
  35         bits.  Fix "fchksm16" mnemonic.
  36
  37 2011-09-08  Mark Fortescue <mark@mtfhpc.demon.co.uk>
  38
  39         The changes below bring 'mov' and 'ticc' instructions into line
  40         with the V8 SPARC Architecture Manual.
  41         * sparc-opc.c (sparc_opcodes): Add entry for 'ticc imm + regrs1'.
  42         * sparc-opc.c (sparc_opcodes): Add alias entries for
  43         'mov regrs2,%asrX'; 'mov regrs2,%y'; 'mov regrs2,%prs';
  44         'mov regrs2,%wim' and 'mov regrs2,%tbr'.
  45         * sparc-opc.c (sparc_opcodes): Move/Change entries for
  46         'mov imm,%asrX'; 'mov imm,%y'; 'mov imm,%prs'; 'mov imm,%wim'
  47         and 'mov imm,%tbr'.
  48         * sparc-opc.c (sparc_opcodes): Add wr alias entries to match above
  49         mov aliases.
  50
  51         * sparc-opc.c (sparc_opcodes): Add entry for 'save simm13,regrs1,regrd'
  52         This has been reported as being accepted by the Sun assmebler.
  53
  54 2011-09-08  David S. Miller  <davem@davemloft.net>
  55
  56         * sparc-opc.c (pdistn): Destination is integer not float register.
  57
  58 2011-09-07  Andreas Schwab  <schwab@linux-m68k.org>
  59
  60         PR gas/13145
  61         * m68k-opc.c: Use "y" in moveml pattern for mcfisa_a.
  62
  63 2011-08-26  Nick Clifton  <nickc@redhat.com>
  64
  65         * po/es.po: Updated Spanish translation.
  66
  67 2011-08-22  Nick Clifton  <nickc@redhat.com>
  68
  69         * Makefile.am (CPUDIR): Redfine to point to top level cpu
  70         directory.
  71         (stamp-frv): Use CPUDIR.
  72         (stamp-iq2000): Likewise.
  73         (stamp-lm32): Likewise.
  74         (stamp-m32c): Likewise.
  75         (stamp-mt): Likewise.
  76         (stamp-xc16x): Likewise.
  77         * Makefile.in: Regenerate.
  78
  79 2011-08-09  Chao-ying Fu  <fu@mips.com>
  80             Maciej W. Rozycki  <macro@codesourcery.com>
  81
  82         * mips-dis.c (mips_arch_choices): Enable MCU for "mips32r2"
  83         and "mips64r2".
  84         (print_insn_args, print_insn_micromips): Handle MCU.
  85         * micromips-opc.c (MC): New macro.
  86         (micromips_opcodes): Add "aclr", "aset" and "iret".
  87         * mips-opc.c (MC): New macro.
  88         (mips_builtin_opcodes): Add "aclr", "aset" and "iret".
  89
  90 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
  91
  92         * micromips-opc.c (MOD_mb, MOD_mc, MOD_md): Remove macros.
  93         (MOD_me, MOD_mf, MOD_mg, MOD_mhi, MOD_mj, MOD_ml): Likewise.
  94         (MOD_mm, MOD_mn, MOD_mp, MOD_mq, MOD_sp): Likewise.
  95         (WR_mb, RD_mc, RD_md, WR_md, RD_me, RD_mf, WR_mf): New macros.
  96         (RD_mg, WR_mhi, RD_mj, WR_mj, RD_ml, RD_mmn): Likewise.
  97         (RD_mp, WR_mp, RD_mq, RD_sp, WR_sp): Likewise.
  98         (WR_s): Update macro.
  99         (micromips_opcodes): Update register use flags of: "addiu",
 100         "addiupc", "addiur1sp", "addiur2", "addius5", "addiusp", "addu",
 101         "and", "andi", "beq", "beqz", "bne", "bnez", "di", "ei", "j",
 102         "jalr", "jalrs", "jr", "jraddiusp", "jrc", "lbu", "lhu", "li",
 103         "lui", "lw", "lwm", "mfhi", "mflo", "move", "movep", "not",
 104         "nor", "or", "ori", "sb", "sh", "sll", "srl", "subu", "sw",
 105         "swm" and "xor" instructions.
 106
 107 2011-08-05  David S. Miller  <davem@davemloft.net>
 108
 109         * sparc-dis.c (v9a_ast_reg_names): Add "cps".
 110         (X_RS3): New macro.
 111         (print_insn_sparc): Handle '4', '5', and '(' format codes.
 112         Accept %asr numbers below 28.
 113         * sparc-opc.c (sparc_opcodes): Add entries for HPC and VIS3
 114         instructions.
 115
 116 2011-08-02  Quentin Neill  <quentin.neill@amd.com>
 117
 118         * i386-dis.c (xop_table): Remove spurious bextr insn.
 119
 120 2011-08-01  H.J. Lu  <hongjiu.lu@intel.com>
 121
 122         PR ld/13048
 123         * i386-dis.c (print_insn): Optimize info->mach check.
 124
 125 2011-08-01  H.J. Lu  <hongjiu.lu@intel.com>
 126
 127         PR gas/13046
 128         * i386-opc.tbl: Add Disp32S to 64bit call.
 129         * i386-tbl.h: Regenerated.
 130
 131 2011-07-24  Chao-ying Fu  <fu@mips.com>
 132             Maciej W. Rozycki  <macro@codesourcery.com>
 133
 134         * micromips-opc.c: New file.
 135         * mips-dis.c (micromips_to_32_reg_b_map): New array.
 136         (micromips_to_32_reg_c_map, micromips_to_32_reg_d_map): Likewise.
 137         (micromips_to_32_reg_e_map, micromips_to_32_reg_f_map): Likewise.
 138         (micromips_to_32_reg_g_map, micromips_to_32_reg_l_map): Likewise.
 139         (micromips_to_32_reg_q_map): Likewise.
 140         (micromips_imm_b_map, micromips_imm_c_map): Likewise.
 141         (micromips_ase): New variable.
 142         (is_micromips): New function.
 143         (set_default_mips_dis_options): Handle microMIPS ASE.
 144         (print_insn_micromips): New function.
 145         (is_compressed_mode_p): Likewise.
 146         (_print_insn_mips): Handle microMIPS instructions.
 147         * Makefile.am (CFILES): Add micromips-opc.c.
 148         * configure.in (bfd_mips_arch): Add micromips-opc.lo.
 149         * Makefile.in: Regenerate.
 150         * configure: Regenerate.
 151
 152         * mips-dis.c (micromips_to_32_reg_h_map): New variable.
 153         (micromips_to_32_reg_i_map): Likewise.
 154         (micromips_to_32_reg_m_map): Likewise.
 155         (micromips_to_32_reg_n_map): New macro.
 156
 157 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 158
 159         * mips-opc.c (NODS): New macro.
 160         (TRAP): Adjust for the rename of INSN_TRAP to INSN_NO_DELAY_SLOT.
 161         (DSP_VOLA): Likewise.
 162         (mips_builtin_opcodes): Add NODS annotation to "deret" and
 163         "eret". Replace INSN_SYNC with NODS throughout.  Use NODS in
 164         place of TRAP for "wait", "waiti" and "yield".
 165         * mips16-opc.c (NODS): New macro.
 166         (TRAP): Adjust for the rename of INSN_TRAP to INSN_NO_DELAY_SLOT.
 167         (mips16_opcodes):  Use NODS in place of TRAP for "jalrc", "jrc",
 168         "restore" and "save".
 169
 170 2011-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 171
 172         * configure.in: Handle bfd_k1om_arch.
 173         * configure: Regenerated.
 174
 175         * disassemble.c (disassembler): Handle bfd_k1om_arch.
 176
 177         * i386-dis.c (print_insn): Handle bfd_mach_k1om and
 178         bfd_mach_k1om_intel_syntax.
 179
 180         * i386-gen.c (cpu_flag_init): Set CPU_UNKNOWN_FLAGS to
 181         ~(CpuL1OM|CpuK1OM).  Add CPU_K1OM_FLAGS.
 182         (cpu_flags): Add CpuK1OM.
 183
 184         * i386-opc.h (CpuK1OM): New.
 185         (i386_cpu_flags): Add cpuk1om.
 186
 187         * i386-init.h: Regenerated.
 188         * i386-tbl.h: Likewise.
 189
 190 2011-07-12  Nick Clifton  <nickc@redhat.com>
 191
 192         * arm-dis.c (print_insn_arm): Revert previous, undocumented,
 193         accidental change.
 194
 195 2011-07-01  Nick Clifton  <nickc@redhat.com>
 196
 197         PR binutils/12329
 198         * avr-dis.c (avr_operand): Fix disassembly of ELPM, LPM and SPM
 199         insns using post-increment addressing.
 200
 201 2011-06-30  H.J. Lu  <hongjiu.lu@intel.com>
 202
 203         * i386-dis.c (vex_len_table): Update rorxS.
 204
 205 2011-06-30  H.J. Lu  <hongjiu.lu@intel.com>
 206
 207         AVX Programming Reference (June, 2011)
 208         * i386-dis.c (vex_len_table): Correct rorxS.
 209
 210         * i386-opc.tbl: Correct rorx.
 211         * i386-tbl.h: Regenerated.
 212
 213 2011-06-29  H.J. Lu  <hongjiu.lu@intel.com>
 214
 215         * tilegx-opc.c (find_opcode): Replace "index" with "i".
 216         * tilepro-opc.c (find_opcode): Likewise.
 217
 218 2011-06-29  Richard Sandiford  <rdsandiford@googlemail.com>
 219
 220         * mips16-opc.c (jalrc, jrc): Move earlier in file.
 221
 222 2011-06-21  H.J. Lu  <hongjiu.lu@intel.com>
 223
 224         * i386-dis.c (prefix_table): Re-indent PREFIX_VEX_0F388C and
 225         PREFIX_VEX_0F388E.
 226
 227 2011-06-17  Andreas Schwab  <schwab@redhat.com>
 228
 229         * Makefile.am (MAINTAINERCLEANFILES): Move s390-opc.tab ...
 230         (MOSTLYCLEANFILES): ... here.
 231         * Makefile.in: Regenerate.
 232
 233 2011-06-14  Alan Modra  <amodra@gmail.com>
 234
 235         * Makefile.in: Regenerate.
 236
 237 2011-06-13  Walter Lee  <walt@tilera.com>
 238
 239         * Makefile.am (TARGET_LIBOPCODES_CFILES): Add tilegx-dis.c,
 240         tilegx-opc.c, tilepro-dis.c, and tilepro-opc.c.
 241         * Makefile.in: Regenerate.
 242         * configure.in: Handle bfd_tilegx_arch and bfd_tilepro_arch.
 243         * configure: Regenerate.
 244         * disassemble.c (disassembler): Add ARCH_tilegx and ARCH_tilepro.
 245         * po/POTFILES.in: Regenerate.
 246         * tilegx-dis.c: New file.
 247         * tilegx-opc.c: New file.
 248         * tilepro-dis.c: New file.
 249         * tilepro-opc.c: New file.
 250
 251 2011-06-10  H.J. Lu  <hongjiu.lu@intel.com>
 252
 253         AVX Programming Reference (June, 2011)
 254         * i386-dis.c (XMGatherQ): New.
 255         * i386-dis.c (EXxmm_mb): New.
 256         (EXxmm_mb): Likewise.
 257         (EXxmm_mw): Likewise.
 258         (EXxmm_md): Likewise.
 259         (EXxmm_mq): Likewise.
 260         (EXxmmdw): Likewise.
 261         (EXxmmqd): Likewise.
 262         (VexGatherQ): Likewise.
 263         (MVexVSIBDWpX): Likewise.
 264         (MVexVSIBQWpX): Likewise.
 265         (xmm_mb_mode): Likewise.
 266         (xmm_mw_mode): Likewise.
 267         (xmm_md_mode): Likewise.
 268         (xmm_mq_mode): Likewise.
 269         (xmmdw_mode): Likewise.
 270         (xmmqd_mode): Likewise.
 271         (ymmxmm_mode): Likewise.
 272         (vex_vsib_d_w_dq_mode): Likewise.
 273         (vex_vsib_q_w_dq_mode): Likewise.
 274         (MOD_VEX_0F385A_PREFIX_2): Likewise.
 275         (MOD_VEX_0F388C_PREFIX_2): Likewise.
 276         (MOD_VEX_0F388E_PREFIX_2): Likewise.
 277         (PREFIX_0F3882): Likewise.
 278         (PREFIX_VEX_0F3816): Likewise.
 279         (PREFIX_VEX_0F3836): Likewise.
 280         (PREFIX_VEX_0F3845): Likewise.
 281         (PREFIX_VEX_0F3846): Likewise.
 282         (PREFIX_VEX_0F3847): Likewise.
 283         (PREFIX_VEX_0F3858): Likewise.
 284         (PREFIX_VEX_0F3859): Likewise.
 285         (PREFIX_VEX_0F385A): Likewise.
 286         (PREFIX_VEX_0F3878): Likewise.
 287         (PREFIX_VEX_0F3879): Likewise.
 288         (PREFIX_VEX_0F388C): Likewise.
 289         (PREFIX_VEX_0F388E): Likewise.
 290         (PREFIX_VEX_0F3890..PREFIX_VEX_0F3893): Likewise.
 291         (PREFIX_VEX_0F38F5): Likewise.
 292         (PREFIX_VEX_0F38F6): Likewise.
 293         (PREFIX_VEX_0F3A00): Likewise.
 294         (PREFIX_VEX_0F3A01): Likewise.
 295         (PREFIX_VEX_0F3A02): Likewise.
 296         (PREFIX_VEX_0F3A38): Likewise.
 297         (PREFIX_VEX_0F3A39): Likewise.
 298         (PREFIX_VEX_0F3A46): Likewise.
 299         (PREFIX_VEX_0F3AF0): Likewise.
 300         (VEX_LEN_0F3816_P_2): Likewise.
 301         (VEX_LEN_0F3819_P_2): Likewise.
 302         (VEX_LEN_0F3836_P_2): Likewise.
 303         (VEX_LEN_0F385A_P_2_M_0): Likewise.
 304         (VEX_LEN_0F38F5_P_0): Likewise.
 305         (VEX_LEN_0F38F5_P_1): Likewise.
 306         (VEX_LEN_0F38F5_P_3): Likewise.
 307         (VEX_LEN_0F38F6_P_3): Likewise.
 308         (VEX_LEN_0F38F7_P_1): Likewise.
 309         (VEX_LEN_0F38F7_P_2): Likewise.
 310         (VEX_LEN_0F38F7_P_3): Likewise.
 311         (VEX_LEN_0F3A00_P_2): Likewise.
 312         (VEX_LEN_0F3A01_P_2): Likewise.
 313         (VEX_LEN_0F3A38_P_2): Likewise.
 314         (VEX_LEN_0F3A39_P_2): Likewise.
 315         (VEX_LEN_0F3A46_P_2): Likewise.
 316         (VEX_LEN_0F3AF0_P_3): Likewise.
 317         (VEX_W_0F3816_P_2): Likewise.
 318         (VEX_W_0F3818_P_2): Likewise.
 319         (VEX_W_0F3819_P_2): Likewise.
 320         (VEX_W_0F3836_P_2): Likewise.
 321         (VEX_W_0F3846_P_2): Likewise.
 322         (VEX_W_0F3858_P_2): Likewise.
 323         (VEX_W_0F3859_P_2): Likewise.
 324         (VEX_W_0F385A_P_2_M_0): Likewise.
 325         (VEX_W_0F3878_P_2): Likewise.
 326         (VEX_W_0F3879_P_2): Likewise.
 327         (VEX_W_0F3A00_P_2): Likewise.
 328         (VEX_W_0F3A01_P_2): Likewise.
 329         (VEX_W_0F3A02_P_2): Likewise.
 330         (VEX_W_0F3A38_P_2): Likewise.
 331         (VEX_W_0F3A39_P_2): Likewise.
 332         (VEX_W_0F3A46_P_2): Likewise.
 333         (MOD_VEX_0F3818_PREFIX_2): Removed.
 334         (MOD_VEX_0F3819_PREFIX_2): Likewise.
 335         (VEX_LEN_0F60_P_2..VEX_LEN_0F6D_P_2): Likewise.
 336         (VEX_LEN_0F70_P_1..VEX_LEN_0F76_P_2): Likewise.
 337         (VEX_LEN_0FD1_P_2..VEX_LEN_0FD5_P_2): Likewise.
 338         (VEX_LEN_0FD7_P_2_M_1..VEX_LEN_0F3819_P_2_M_0): Likewise.
 339         (VEX_LEN_0F381C_P_2..VEX_LEN_0F3840_P_2): Likewise.
 340         (VEX_LEN_0F3A0E_P_2): Likewise.
 341         (VEX_LEN_0F3A0F_P_2): Likewise.
 342         (VEX_LEN_0F3A42_P_2): Likewise.
 343         (VEX_LEN_0F3A4C_P_2): Likewise.
 344         (VEX_W_0F3818_P_2_M_0): Likewise.
 345         (VEX_W_0F3819_P_2_M_0): Likewise.
 346         (prefix_table): Updated.
 347         (three_byte_table): Likewise.
 348         (vex_table): Likewise.
 349         (vex_len_table): Likewise.
 350         (vex_w_table): Likewise.
 351         (mod_table): Likewise.
 352         (putop): Handle "LW".
 353         (intel_operand_size): Handle xmm_mb_mode, xmm_mw_mode,
 354         xmm_md_mode, xmm_mq_mode, xmmdw_mode, xmmqd_mode, ymmxmm_mode,
 355         vex_vsib_d_w_dq_mode, vex_vsib_q_w_dq_mode.
 356         (OP_EX): Likewise.
 357         (OP_E_memory): Handle vex_vsib_d_w_dq_mode and
 358         vex_vsib_q_w_dq_mode.
 359         (OP_XMM): Handle vex_vsib_q_w_dq_mode.
 360         (OP_VEX): Likewise.
 361
 362         * i386-gen.c (cpu_flag_init): Add CpuAVX2 to CPU_ANY_SSE_FLAGS
 363         and CPU_ANY_AVX_FLAGS.  Add CPU_BMI2_FLAGS, CPU_LZCNT_FLAGS,
 364         CPU_INVPCID_FLAGS and CPU_AVX2_FLAGS.
 365         (cpu_flags): Add CpuAVX2, CpuBMI2, CpuLZCNT and CpuINVPCID.
 366         (opcode_modifiers): Add VecSIB.
 367
 368         * i386-opc.h (CpuAVX2): New.
 369         (CpuBMI2): Likewise.
 370         (CpuLZCNT): Likewise.
 371         (CpuINVPCID): Likewise.
 372         (VecSIB128): Likewise.
 373         (VecSIB256): Likewise.
 374         (VecSIB): Likewise.
 375         (i386_cpu_flags): Add cpuavx2, cpubmi2, cpulzcnt and cpuinvpcid.
 376         (i386_opcode_modifier): Add vecsib.
 377
 378         * i386-opc.tbl: Add invpcid, AVX2 and BMI2 instructions.
 379         * i386-init.h: Regenerated.
 380         * i386-tbl.h: Likewise.
 381
 382 2011-06-03  Quentin Neill  <quentin.neill@amd.com>
 383
 384         * i386-gen.c (cpu_flag_init): Add CpuF16C to CPU_BDVER2_FLAGS.
 385         * i386-init.h: Regenerated.
 386
 387 2011-06-03  Nick Clifton  <nickc@redhat.com>
 388
 389         PR binutils/12752
 390         * arm-dis.c (print_insn_coprocessor): Use bfd_vma type for
 391         computing address offsets.
 392         (print_arm_address): Likewise.
 393         (print_insn_arm): Likewise.
 394         (print_insn_thumb16): Likewise.
 395         (print_insn_thumb32): Likewise.
 396
 397 2011-06-02  Jie Zhang <jie@codesourcery.com>
 398             Nathan Sidwell <nathan@codesourcery.com>
 399             Maciej Rozycki <macro@codesourcery.com>
 400
 401         * arm-dis.c (print_insn_coprocessor): Explicitly print #-0
 402         as address offset.
 403         (print_arm_address): Likewise. Elide positive #0 appropriately.
 404         (print_insn_arm): Likewise.
 405
 406 2011-06-02  Nick Clifton  <nickc@redhat.com>
 407
 408         PR gas/12752
 409         * arm-dis.c (print_insn_thumb32): Do not sign extend  addresses
 410         passed to print_address_func.
 411
 412 2011-06-02  Nick Clifton  <nickc@redhat.com>
 413
 414         * arm-dis.c: Fix spelling mistakes.
 415         * op/opcodes.pot: Regenerate.
 416
 417 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 418
 419         * s390-opc.c: Replace S390_OPERAND_REG_EVEN with
 420         S390_OPERAND_REG_PAIR.  Fix INSTR_RRF_0UFEF instruction type.
 421         * s390-opc.txt: Fix cxr instruction type.
 422
 423 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 424
 425         * s390-opc.c: Add new instruction types marking register pair
 426         operands.
 427         * s390-opc.txt: Match instructions having register pair operands
 428         to the new instruction types.
 429
 430 2011-05-19  Nick Clifton  <nickc@redhat.com>
 431
 432         * v850-opc.c (cmpf.[sd]): Reverse the order of the reg1 and reg2
 433         operands.
 434
 435 2011-05-10  Quentin Neill  <quentin.neill@amd.com>
 436
 437         * i386-gen.c (cpu_flag_init): Add new CPU_BDVER2_FLAGS.
 438         * i386-init.h: Regenerated.
 439
 440 2011-04-27  Nick Clifton  <nickc@redhat.com>
 441
 442         * po/da.po: Updated Danish translation.
 443
 444 2011-04-26  Anton Blanchard  <anton@samba.org>
 445
 446         * ppc-opc.c: (powerpc_opcodes): Enable icswx for POWER7.
 447
 448 2011-04-21  DJ Delorie  <dj@redhat.com>
 449
 450         * rx-decode.opc (rx_decode_opcode): Set the syntax for multi-byte NOPs.
 451         * rx-decode.c: Regenerate.
 452
 453 2011-04-20  H.J. Lu  <hongjiu.lu@intel.com>
 454
 455         * i386-init.h: Regenerated.
 456
 457 2011-04-19  Quentin Neill  <quentin.neill@amd.com>
 458
 459         * i386-gen.c (cpu_flag_init): Remove 3dnow and 3dnowa bits
 460         from bdver1 flags.
 461
 462 2011-04-13  Nick Clifton  <nickc@redhat.com>
 463
 464         * v850-dis.c (disassemble): Always print a closing square brace if
 465         an opening square brace was printed.
 466
 467 2011-04-12  Nick Clifton  <nickc@redhat.com>
 468
 469         PR binutils/12534
 470         * arm-dis.c (thumb32_opcodes): Add %L suffix to LDRD and STRD insn
 471         patterns.
 472         (print_insn_thumb32): Handle %L.
 473
 474 2011-04-11  Julian Brown  <julian@codesourcery.com>
 475
 476         * arm-dis.c (psr_name): Fix typo for BASEPRI_MAX.
 477         (print_insn_thumb32): Add APSR bitmask support.
 478
 479 2011-04-07  Paul Carroll<pcarroll@codesourcery.com>
 480
 481         * arm-dis.c (print_insn): init vars moved into private_data structure.
 482
 483 2011-03-24  Mike Frysinger  <vapier@gentoo.org>
 484
 485         * bfin-dis.c (decode_dsp32mac_0): Move MM zeroing down to MAC0 logic.
 486
 487 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 488
 489         * avr-dis.c (avr_operand): Add opcode_str parameter. Check for
 490         post-increment to support LPM Z+ instruction. Add support for 'E'
 491         constraint for DES instruction.
 492         (print_insn_avr): Adjust calls to avr_operand. Rename variable.
 493
 494 2011-03-14  Richard Sandiford  <richard.sandiford@linaro.org>
 495
 496         * arm-dis.c (get_sym_code_type): Treat STT_GNU_IFUNCs as code.
 497
 498 2011-03-14  Richard Sandiford  <richard.sandiford@linaro.org>
 499
 500         * arm-dis.c (get_sym_code_type): Don't check for STT_ARM_TFUNC.
 501         Use branch types instead.
 502         (print_insn): Likewise.
 503
 504 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 505
 506         * mips-opc.c (mips_builtin_opcodes): Correct register use
 507         annotation of "alnv.ps".
 508
 509 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 510
 511         * mips-opc.c (mips_builtin_opcodes): Add "pref" macro.
 512
 513 2011-02-22  Mike Frysinger  <vapier@gentoo.org>
 514
 515         * bfin-dis.c (OUTS): Remove p NULL check and txt NUL check.
 516
 517 2011-02-22  Mike Frysinger  <vapier@gentoo.org>
 518
 519         * bfin-dis.c (print_insn_bfin): Change outf->fprintf_func to OUTS.
 520
 521 2011-02-19  Mike Frysinger  <vapier@gentoo.org>
 522
 523         * bfin-dis.c (saved_state): Mark static.  Change a[01]x to ax[] and
 524         a[01]w to aw[].  Delete ac0, ac0_copy, ac1, an, aq, av0, av0s, av1,
 525         av1s, az, cc, v, v_copy, vs, rnd_mod, v_internal, pc, ticks, insts,
 526         exception, end_of_registers, msize, memory, bfd_mach.
 527         (CCREG, PCREG, A0XREG, A0WREG, A1XREG, A1WREG, LC0REG, LT0REG,
 528         LB0REG, LC1REG, LT1REG, LB1REG): Delete
 529         (AXREG, AWREG, LCREG, LTREG, LBREG): Define.
 530         (get_allreg): Change to new defines.  Fallback to abort().
 531
 532 2011-02-14  Mike Frysinger  <vapier@gentoo.org>
 533
 534         * bfin-dis.c: Add whitespace/parenthesis where needed.
 535
 536 2011-02-14  Mike Frysinger  <vapier@gentoo.org>
 537
 538         * bfin-dis.c (decode_LoopSetup_0): Return when reg is greater
 539         than 7.
 540
 541 2011-02-13  Ralf Wildenhues  <Ralf.Wildenhues@gmx.de>
 542
 543         * configure: Regenerate.
 544
 545 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 546
 547         * bfin-dis.c (decode_dsp32alu_0): Fix typo with A1 reg.
 548
 549 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 550
 551         * bfin-dis.c (decode_dsp32mult_0): Add 1 to dst for mac1.  Output
 552         dregs only when P is set, and dregs_lo otherwise.
 553
 554 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 555
 556         * bfin-dis.c (decode_dsp32alu_0): Delete BYTEOP2M code.
 557
 558 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 559
 560         * bfin-dis.c (decode_pseudoDEBUG_0): Add space after PRNT.
 561
 562 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 563
 564         * bfin-dis.c (machine_registers): Delete REG_GP.
 565         (reg_names): Delete "GP".
 566         (decode_allregs): Change REG_GP to REG_LASTREG.
 567
 568 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 569
 570         * bfin-dis.c (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2,
 571         M_IH, M_IU): Delete.
 572
 573 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 574
 575         * bfin-dis.c (reg_names): Add const.
 576         (decode_dregs_lo, decode_dregs_hi, decode_dregs, decode_dregs_byte,
 577         decode_pregs, decode_iregs, decode_mregs, decode_dpregs, decode_gregs,
 578         decode_regs, decode_regs_lo, decode_regs_hi, decode_statbits,
 579         decode_counters, decode_allregs): Likewise.
 580
 581 2011-02-09  Michael Snyder  <msnyder@vmware.com>
 582
 583         * i386-dis.c (OP_J): Parenthesize expression to prevent
 584         truncated addresses.
 585         (print_insn): Fix indentation off-by-one.
 586
 587 2011-02-01  Nick Clifton  <nickc@redhat.com>
 588
 589         * po/da.po: Updated Danish translation.
 590
 591 2011-01-21  Dave Murphy  <davem@devkitpro.org>
 592
 593         * ppc-opc.c (NON32, NO371): Remove PPC_OPCODE_PPCPS.
 594
 595 2011-01-18  H.J. Lu  <hongjiu.lu@intel.com>
 596
 597         * i386-dis.c (sIbT): New.
 598         (b_T_mode): Likewise.
 599         (dis386): Replace sIb with sIbT on "pushT".
 600         (x86_64_table): Replace sIb with Ib on "aam" and "aad".
 601         (OP_sI): Handle b_T_mode.  Properly sign-extend byte.
 602
 603 2011-01-18  Jan Kratochvil  <jan.kratochvil@redhat.com>
 604
 605         * i386-init.h: Regenerated.
 606         * i386-tbl.h: Regenerated
 607
 608 2011-01-17  Quentin Neill  <quentin.neill@amd.com>
 609
 610         * i386-dis.c (REG_XOP_TBM_01): New.
 611         (REG_XOP_TBM_02): New.
 612         (reg_table): Add REG_XOP_TBM_01 and REG_XOP_TBM_02 tables.
 613         (xop_table): Redirect to REG_XOP_TBM_01 and REG_XOP_TBM_02
 614         entries, and add bextr instruction.
 615
 616         * i386-gen.c (cpu_flag_init): Add CPU_TBM_FLAGS, CpuTBM.
 617         (cpu_flags): Add CpuTBM.
 618
 619         * i386-opc.h (CpuTBM) New.
 620         (i386_cpu_flags): Add bit cputbm.
 621
 622         * i386-opc.tbl: Add bextr, blcfill, blci, blcic, blcmsk,
 623         blcs, blsfill, blsic, t1mskc, and tzmsk.
 624
 625 2011-01-12  DJ Delorie  <dj@redhat.com>
 626
 627         * rx-dis.c (print_insn_rx): Support RX_Operand_TwoReg.
 628
 629 2011-01-11  Mingjie Xing  <mingjie.xing@gmail.com>
 630
 631         * mips-dis.c (print_insn_args): Adjust the value to print the real
 632         offset for "+c" argument.
 633
 634 2011-01-10  Nick Clifton  <nickc@redhat.com>
 635
 636         * po/da.po: Updated Danish translation.
 637
 638 2011-01-05  Nathan Sidwell  <nathan@codesourcery.com>
 639
 640         * arm-dis.c (thumb32_opcodes): BLX must have bit zero clear.
 641
 642 2011-01-04  H.J. Lu  <hongjiu.lu@intel.com>
 643
 644         * i386-dis.c (REG_VEX_38F3): New.
 645         (PREFIX_0FBC): Likewise.
 646         (PREFIX_VEX_38F2): Likewise.
 647         (PREFIX_VEX_38F3_REG_1): Likewise.
 648         (PREFIX_VEX_38F3_REG_2): Likewise.
 649         (PREFIX_VEX_38F3_REG_3): Likewise.
 650         (PREFIX_VEX_38F7): Likewise.
 651         (VEX_LEN_38F2_P_0): Likewise.
 652         (VEX_LEN_38F3_R_1_P_0): Likewise.
 653         (VEX_LEN_38F3_R_2_P_0): Likewise.
 654         (VEX_LEN_38F3_R_3_P_0): Likewise.
 655         (VEX_LEN_38F7_P_0): Likewise.
 656         (dis386_twobyte): Use PREFIX_0FBC.
 657         (reg_table): Add REG_VEX_38F3.
 658         (prefix_table): Add PREFIX_0FBC, PREFIX_VEX_38F2,
 659         PREFIX_VEX_38F3_REG_1, PREFIX_VEX_38F3_REG_2,
 660         PREFIX_VEX_38F3_REG_3 and PREFIX_VEX_38F7.
 661         (vex_table): Use PREFIX_VEX_38F2, REG_VEX_38F3 and
 662         PREFIX_VEX_38F7.
 663         (vex_len_table): Add VEX_LEN_38F2_P_0, VEX_LEN_38F3_R_1_P_0,
 664         VEX_LEN_38F3_R_2_P_0, VEX_LEN_38F3_R_3_P_0 and
 665         VEX_LEN_38F7_P_0.
 666
 667         * i386-gen.c (cpu_flag_init): Add CPU_BMI_FLAGS.
 668         (cpu_flags): Add CpuBMI.
 669
 670         * i386-opc.h (CpuBMI): New.
 671         (i386_cpu_flags): Add cpubmi.
 672
 673         * i386-opc.tbl: Add andn, bextr, blsi, blsmsk, blsr and tzcnt.
 674         * i386-init.h: Regenerated.
 675         * i386-tbl.h: Likewise.
 676
 677 2011-01-04  H.J. Lu  <hongjiu.lu@intel.com>
 678
 679         * i386-dis.c (VexGdq): New.
 680         (OP_VEX): Handle dq_mode.
 681
 682 2011-01-01  H.J. Lu  <hongjiu.lu@intel.com>
 683
 684         * i386-gen.c (process_copyright): Update copyright to 2011.
 685
 686 For older changes see ChangeLog-2010
 687 \f
 688 Local Variables:
 689 mode: change-log
 690 left-margin: 8
 691 fill-column: 74
 692 version-control: never
 693 End: