* Makefile.am: Run "make dep-am".
[external/binutils.git] / opcodes / ChangeLog
1 2006-06-05  Alan Modra  <amodra@bigpond.net.au>
2
3         * Makefile.am: Run "make dep-am".
4         * Makefile.in: Regenerate.
5         * config.in: Regenerate.
6
7 2006-05-31  Daniel Jacobowitz  <dan@codesourcery.com>
8
9         * Makefile.am (INCLUDES): Use @INCINTL@.
10         * acinclude.m4: Include new gettext macros.
11         * configure.in: Use ZW_GNU_GETTEXT_SISTER_DIR and AM_PO_SUBDIRS.
12         Remove local code for po/Makefile.
13         * Makefile.in, aclocal.m4, configure: Regenerated.
14
15 2006-05-30  Nick Clifton  <nickc@redhat.com>
16
17         * po/es.po: Updated Spanish translation.
18
19 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
20
21         * m68k-opc.c (m68k_opcodes): Fix the masks of the Coldfire fmovemd
22         and fmovem entries.  Put register list entries before immediate
23         mask entries.  Use "l" rather than "L" in the fmovem entries.
24         * m68k-dis.c (match_insn_m68k): Remove the PRIV argument and work it
25         out from INFO.
26         (m68k_scan_mask): New function, split out from...
27         (print_insn_m68k): ...here.  If no architecture has been set,
28         first try printing an m680x0 instruction, then try a Coldfire one.
29
30 2006-05-24  Nick Clifton  <nickc@redhat.com>
31
32         * po/ga.po: Updated Irish translation.
33
34 2006-05-22  Nick Clifton  <nickc@redhat.com>
35
36         * crx-dis.c (EXTRACT): Make macro work on 64-bit hosts.
37
38 2006-05-22  Nick Clifton  <nickc@redhat.com>
39
40         * po/nl.po: Updated translation.
41
42 2006-05-18  Alan Modra  <amodra@bigpond.net.au>
43
44         * avr-dis.c: Formatting fix.
45
46 2006-05-14  Thiemo Seufer  <ths@mips.com>
47
48         * mips16-opc.c (I1, I32, I64): New shortcut defines.
49         (mips16_opcodes): Change membership of instructions to their
50         lowest baseline ISA.
51
52 2006-05-09  H.J. Lu  <hongjiu.lu@intel.com>
53
54         * i386-dis.c (grps): Update sgdt/sidt for 64bit.
55
56 2006-05-05  Julian Brown  <julian@codesourcery.com>
57
58         * arm-dis.c (coprocessor_opcodes): Don't interpret fldmx/fstmx as
59         vldm/vstm.
60
61 2006-05-05  Thiemo Seufer  <ths@mips.com>
62             David Ung  <davidu@mips.com>
63
64         * mips-opc.c: Add macro for cache instruction.
65
66 2006-05-04  Thiemo Seufer  <ths@mips.com>
67             Nigel Stephens  <nigel@mips.com>
68             David Ung  <davidu@mips.com>
69
70         * mips-dis.c (mips_arch_choices): Add smartmips instruction
71         decoding to MIPS32 and MIPS32R2.  Limit DSP decoding to release
72         2 ISAs.  Add MIPS3D decoding to MIPS32R2.  Add MT decoding to
73         MIPS64R2.
74         * mips-opc.c: fix random typos in comments.
75         (INSN_SMARTMIPS): New defines.
76         (mips_builtin_opcodes): Add paired single support for MIPS32R2.
77         Move bc3f, bc3fl, bc3t, bc3tl downwards.  Move flushi, flushd,
78         flushid, wb upwards.  Move cfc3, ctc3 downwards.  Rework the
79         FP_S and FP_D flags to denote single and double register
80         accesses separately.  Move dmfc3, dmtc3, mfc3, mtc3 downwards.
81         Allow jr.hb and jalr.hb for release 1 ISAs.  Allow luxc1, suxc1
82         for MIPS32R2.  Add SmartMIPS instructions.  Add two-argument
83         variants of bc2f, bc2fl, bc2t, bc2tl.  Add mfhc2, mthc2 to
84         release 2 ISAs.
85         * mips16-opc.c (mips16_opcodes): Add sdbbp instruction.
86
87 2006-05-03  Thiemo Seufer  <ths@mips.com>
88
89         * mips-opc.c (mips_builtin_opcodes): Fix mftr argument order.
90
91 2006-05-02  Thiemo Seufer  <ths@mips.com>
92             Nigel Stephens  <nigel@mips.com>
93             David Ung  <davidu@mips.com>
94
95         * mips-dis.c (print_insn_args): Force mips16 to odd addresses.
96         (print_mips16_insn_arg): Force mips16 to odd addresses.
97
98 2006-04-30  Thiemo Seufer  <ths@mips.com>
99             David Ung  <davidu@mips.com>
100
101         * mips-opc.c (mips_builtin_opcodes): Add udi instructions
102         "udi0" to "udi15".
103         * mips-dis.c (print_insn_args): Adds udi argument handling.
104
105 2006-04-28  James E Wilson  <wilson@specifix.com>
106
107         * m68k-dis.c (match_insn_m68k): Restore fprintf_func before printing
108         error message.
109
110 2006-04-28  Thiemo Seufer  <ths@mips.com>
111             David Ung  <davidu@mips.com>
112             Nigel Stephens  <nigel@mips.com>
113
114         * mips-dis.c (mips_cp0sel_names_mips3264r2): Add MT register
115         names.
116
117 2006-04-28  Thiemo Seufer  <ths@mips.com>
118             Nigel Stephens  <nigel@mips.com>
119             David Ung  <davidu@mips.com>
120
121         * mips-dis.c (print_insn_args): Add mips_opcode argument.
122         (print_insn_mips):  Adjust print_insn_args call.
123
124 2006-04-28  Thiemo Seufer  <ths@mips.com>
125             Nigel Stephens  <nigel@mips.com>
126
127         * mips-dis.c (print_insn_args): Print $fcc only for FP
128         instructions, use $cc elsewise.
129
130 2006-04-28  Thiemo Seufer  <ths@mips.com>
131             Nigel Stephens  <nigel@mips.com>
132
133         * opcodes/mips-dis.c (mips16_to_32_reg_map, mips16_reg_names):
134         Map MIPS16 registers to O32 names.
135         (print_mips16_insn_arg): Use mips16_reg_names.
136
137 2006-04-26  Julian Brown  <julian@codesourcery.com>
138
139         * arm-dis.c (print_insn_neon): Disassemble floating-point constant
140         VMOV.
141
142 2006-04-26  Nathan Sidwell  <nathan@codesourcery.com>
143             Julian Brown  <julian@codesourcery.com>
144
145         * opcodes/arm-dis.c (coprocessor_opcodes): Add %A, %B, %k, convert
146         %<code>[zy] into %[zy]<code>.  Expand meaning of %<bitfield>['`?].
147         Add unified load/store instruction names.
148         (neon_opcode_table): New.
149         (arm_opcodes): Expand meaning of %<bitfield>['`?].
150         (arm_decode_bitfield): New.
151         (print_insn_coprocessor): Add pc argument. Add %A & %B specifiers.
152         Use arm_decode_bitfield and adjust numeric specifiers. Adjust %z & %y.
153         (print_insn_neon): New.
154         (print_insn_arm): Adjust print_insn_coprocessor call. Call
155         print_insn_neon. Use arm_decode_bitfield and adjust numeric specifiers.
156         (print_insn_thumb32): Likewise.
157
158 2006-04-19  Alan Modra  <amodra@bigpond.net.au>
159
160         * Makefile.am: Run "make dep-am".
161         * Makefile.in: Regenerate.
162
163 2006-04-19  Alan Modra  <amodra@bigpond.net.au>
164
165         * avr-dis.c (avr_operand): Warning fix.
166
167         * configure: Regenerate.
168
169 2006-04-16  Daniel Jacobowitz  <dan@codesourcery.com>
170
171         * po/POTFILES.in: Regenerated.
172
173 2006-04-12   Hochstein  <hochstein@algo.informatik.tu-darmstadt.de>
174
175         PR binutils/2454
176         * avr-dis.c (avr_operand): Arrange for a comment to appear before
177         the symolic form of an address, so that the output of objdump -d
178         can be reassembled.
179
180 2006-04-10  DJ Delorie  <dj@redhat.com>
181
182         * m32c-asm.c: Regenerate.
183
184 2006-04-06  Carlos O'Donell  <carlos@codesourcery.com>
185
186         * Makefile.am: Add install-html target.
187         * Makefile.in: Regenerate.
188
189 2006-04-06  Nick Clifton  <nickc@redhat.com>
190
191         * po/vi/po: Updated Vietnamese translation.
192
193 2006-03-31  Paul Koning  <ni1d@arrl.net>
194
195         * pdp11-opc.c (pdp11_opcodes): Fix opcode for SEC instruction.
196
197 2006-03-16  Bernd Schmidt  <bernd.schmidt@analog.com>
198
199         * bfin-dis.c (decode_dsp32shiftimm_0): Simplify and correct the
200         logic to identify halfword shifts.
201
202 2006-03-16  Paul Brook  <paul@codesourcery.com>
203
204         * arm-dis.c (arm_opcodes): Rename swi to svc.
205         (thumb_opcodes): Ditto.
206
207 2006-03-13  DJ Delorie  <dj@redhat.com>
208
209         * m32c-asm.c: Regenerate.
210         * m32c-desc.c: Likewise.
211         * m32c-desc.h: Likewise.
212         * m32c-dis.c: Likewise.
213         * m32c-ibld.c: Likewise.
214         * m32c-opc.c: Likewise.
215         * m32c-opc.h: Likewise.
216
217 2006-03-10  DJ Delorie  <dj@redhat.com>
218
219         * m32c-desc.c: Regenerate with mul.l, mulu.l.
220         * m32c-opc.c: Likewise.
221         * m32c-opc.h: Likewise.
222
223
224 2006-03-09  Nick Clifton  <nickc@redhat.com>
225
226         * po/sv.po: Updated Swedish translation.
227
228 2006-03-07  H.J. Lu  <hongjiu.lu@intel.com>
229
230         PR binutils/2428
231         * i386-dis.c (REP_Fixup): New function.
232         (AL): Remove duplicate.
233         (Xbr): New.
234         (Xvr): Likewise.
235         (Ybr): Likewise.
236         (Yvr): Likewise.
237         (indirDXr): Likewise.
238         (ALr): Likewise.
239         (eAXr): Likewise.
240         (dis386): Updated entries of ins, outs, movs, lods and stos.
241
242 2006-03-05  Nick Clifton  <nickc@redhat.com>
243
244         * cgen-ibld.in (insert_normal): Cope with attempts to insert a
245         signed 32-bit value into an unsigned 32-bit field when the host is
246         a 64-bit machine.
247         * fr30-ibld.c: Regenerate.
248         * frv-ibld.c: Regenerate.
249         * ip2k-ibld.c: Regenerate.
250         * iq2000-asm.c: Regenerate.
251         * iq2000-ibld.c: Regenerate.
252         * m32c-ibld.c: Regenerate.
253         * m32r-ibld.c: Regenerate.
254         * openrisc-ibld.c: Regenerate.
255         * xc16x-ibld.c: Regenerate.
256         * xstormy16-ibld.c: Regenerate.
257
258 2006-03-03 Shrirang Khisti <shrirangk@kpitcummins.com)
259
260         * xc16x-asm.c: Regenerate.
261         * xc16x-dis.c: Regenerate.
262
263 2006-02-27  Carlos O'Donell  <carlos@codesourcery.com>
264
265         * po/Make-in: Add html target.
266
267 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
268
269         * i386-dis.c (IS_3BYTE_OPCODE): New for 3-byte opcodes used by
270         Intel Merom New Instructions.
271         (THREE_BYTE_0): Likewise.
272         (THREE_BYTE_1): Likewise.
273         (three_byte_table): Likewise.
274         (dis386_twobyte): Use THREE_BYTE_0 for entry 0x38. Use
275         THREE_BYTE_1 for entry 0x3a.
276         (twobyte_has_modrm): Updated.
277         (twobyte_uses_SSE_prefix): Likewise.
278         (print_insn): Handle 3-byte opcodes used by Intel Merom New
279         Instructions.
280
281 2006-02-24  David S. Miller  <davem@sunset.davemloft.net>
282
283         * sparc-dis.c (v9_priv_reg_names): Add "gl" entry.
284         (v9_hpriv_reg_names): New table.
285         (print_insn_sparc): Allow values up to 16 for '?' and '!'.
286         New cases '$' and '%' for read/write hyperprivileged register.
287         * sparc-opc.c (sparc_opcodes): Add new entries for UA2005
288         window handling and rdhpr/wrhpr instructions.
289         
290 2006-02-24  DJ Delorie  <dj@redhat.com>
291
292         * m32c-desc.c: Regenerate with linker relaxation attributes.
293         * m32c-desc.h: Likewise.
294         * m32c-dis.c: Likewise.
295         * m32c-opc.c: Likewise.
296
297 2006-02-24  Paul Brook  <paul@codesourcery.com>
298
299         * arm-dis.c (arm_opcodes): Add V7 instructions.
300         (thumb32_opcodes): Ditto.  Handle V7M MSR/MRS variants.
301         (print_arm_address): New function.
302         (print_insn_arm): Use it.  Add 'P' and 'U' cases.
303         (psr_name): New function.
304         (print_insn_thumb32): Add 'U', 'C' and 'D' cases.
305
306 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
307
308         * ia64-opc-i.c (bXc): New.
309         (mXc): Likewise.
310         (OpX2TaTbYaXcC): Likewise.
311         (TF). Likewise.
312         (TFCM). Likewise.
313         (ia64_opcodes_i): Add instructions for tf.
314
315         * ia64-opc.h (IMMU5b): New.
316
317         * ia64-asmtab.c: Regenerated.
318
319 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
320
321         * ia64-gen.c: Update copyright years.
322         * ia64-opc-b.c: Likewise.
323
324 2006-02-22  H.J. Lu  <hongjiu.lu@intel.com>
325
326         * ia64-gen.c (lookup_regindex): Handle ".vm".
327         (print_dependency_table): Handle '\"'.
328
329         * ia64-ic.tbl: Updated from SDM 2.2.
330         * ia64-raw.tbl: Likewise.
331         * ia64-waw.tbl: Likewise.
332         * ia64-asmtab.c: Regenerated.
333
334         * ia64-opc-b.c (ia64_opcodes_b): Add vmsw.0 and vmsw.1.
335
336 2006-02-17  Shrirang Khisti  <shrirangk@kpitcummins.com>
337             Anil Paranjape   <anilp1@kpitcummins.com>
338             Shilin Shakti    <shilins@kpitcummins.com>
339
340         * xc16x-desc.h: New file
341         * xc16x-desc.c: New file
342         * xc16x-opc.h: New file 
343         * xc16x-opc.c: New file
344         * xc16x-ibld.c: New file
345         * xc16x-asm.c: New file
346         * xc16x-dis.c: New file
347         * Makefile.am: Entries for xc16x 
348         * Makefile.in: Regenerate 
349         * cofigure.in: Add xc16x target information.
350         * configure: Regenerate.
351         * disassemble.c: Add xc16x target information.
352
353 2006-02-11  H.J. Lu  <hongjiu.lu@intel.com>
354
355         * i386-dis.c (dis386_twobyte): Use "movZ" for debug register
356         moves.
357
358 2006-02-11  H.J. Lu  <hongjiu.lu@intel.com>
359
360         * i386-dis.c ('Z'): Add a new macro.
361         (dis386_twobyte): Use "movZ" for control register moves.
362
363 2006-02-10  Nick Clifton  <nickc@redhat.com>
364
365         * iq2000-asm.c: Regenerate.
366
367 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
368
369         * m68k-dis.c (print_insn_m68k): Use bfd_m68k_mach_to_features.
370
371 2006-01-26  David Ung  <davidu@mips.com>
372
373         * mips-opc.c: Add I33 masks to these MIPS32R2 instructions: prefx,
374         ceil.l.d, ceil.l.s, cvt.d.l, cvt.l.d, cvt.l.s, cvt.s.l, floor.l.d,
375         floor.l.s, ldxc1, lwxc1, madd.d, madd.s, msub.d, msub.s, nmadd.d,
376         nmadd.s, nmsub.d, nmsub.s, recip.d, recip.s, round.l.d, rsqrt.d,
377         rsqrt.s, sdxc1, swxc1, trunc.l.d, trunc.l.s.
378
379 2006-01-18  Arnold Metselaar  <arnoldm@sourceware.org>
380
381         * z80-dis.c (struct buffer, prt_d, prt_d_n, arit_d, ld_r_d,
382         ld_d_r, pref_xd_cb): Use signed char to hold data to be
383         disassembled.   
384         * z80-dis.c (TXTSIZ): Increase buffer size to 24, this fixes
385         buffer overflows when disassembling instructions like
386         ld (ix+123),0x23
387         * z80-dis.c (opc_ind, pref_xd_cb): Suppress '+' in an indexed
388         operand, if the offset is negative.
389
390 2006-01-17  Arnold Metselaar  <arnoldm@sourceware.org>
391
392         * z80-dis.c (struct buffer, prt_d, prt_d_n, pref_xd_cb): Use
393         unsigned char to hold data to be disassembled.
394
395 2006-01-17  Andreas Schwab  <schwab@suse.de>
396
397         PR binutils/1486
398         * disassemble.c (disassemble_init_for_target): Set
399         disassembler_needs_relocs for bfd_arch_arm.
400
401 2006-01-16  Paul Brook  <paul@codesourcery.com>
402
403         * m68k-opc.c (m68k_opcodes): Fix opcodes for ColdFire f?abss,
404         f?add?, and f?sub? instructions.
405
406 2006-01-16  Nick Clifton  <nickc@redhat.com>
407
408         * po/zh_CN.po: New Chinese (simplified) translation.
409         * configure.in (ALL_LINGUAS): Add "zh_CH".
410         * configure: Regenerate.
411
412 2006-01-05  Paul Brook  <paul@codesourcery.com>
413
414         * m68k-opc.c (m68k_opcodes): Add missing ColdFire fdsqrtd entry.
415
416 2006-01-06  DJ Delorie  <dj@redhat.com>
417
418         * m32c-desc.c: Regenerate.
419         * m32c-opc.c: Regenerate.
420         * m32c-opc.h: Regenerate.
421
422 2006-01-03  DJ Delorie  <dj@redhat.com>
423
424         * cgen-ibld.in (extract_normal): Avoid memory range errors.
425         * m32c-ibld.c: Regenerated.
426
427 For older changes see ChangeLog-2005
428 \f
429 Local Variables:
430 mode: change-log
431 left-margin: 8
432 fill-column: 74
433 version-control: never
434 End: